一種陣列基板及其制造方法和顯示面板的制作方法
【專利摘要】本發(fā)明公開了一種陣列基板及其制造方法和顯示面板，其中所述陣列基板包括：多條數(shù)據(jù)線和多條第一柵極線，其中數(shù)據(jù)線與第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元；多條與數(shù)據(jù)線平行設置的第二柵極線，其中，不同的第二柵極線分別與不同的第一柵極線電連接；第一薄膜晶體管和第二薄膜晶體管，其中第一薄膜晶體管的第一極與其柵極和第二極設置在第二柵極線的兩側，且第二柵極線在有源層上的投影與第一薄膜晶體管的有源層部分交疊，第二薄膜晶體管的柵極、第一極、第二極和有源層設置在第二柵極線的同一側，其中，第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。本發(fā)明提供的技術方案可以實現(xiàn)Zig-zag結構。
【專利說明】一種陣列基板及其制造方法和顯示面板

【技術領域】
[0001]本發(fā)明涉及顯示【技術領域】，尤其涉及一種陣列基板及其制造方法和顯示面板。

【背景技術】
[0002]隨著顯示技術的發(fā)展，液晶顯示面板的應用越來越廣泛，且顯示效果不斷地得到改善。
[0003]現(xiàn)有技術中，采用Zig-zag(之字形)結構的陣列基板能夠以列反轉的方式實現(xiàn)點反轉的效果，從而在顯示時可以降低功耗。圖1a是現(xiàn)有技術的Zig-zag結構的陣列基板結構示意圖。如圖1a所示，陣列基板包括多條數(shù)據(jù)線11、多條柵極線12以及多條數(shù)據(jù)線11和多條柵極線12絕緣交叉限定的多個像素單元13，其中，每個像素單元13包括薄膜晶體管131和與其電連接的像素電極132 ;且第一行的薄膜晶體管131與其左側相鄰的數(shù)據(jù)線11電連接，第二行的薄膜晶體管131與其右側相鄰的數(shù)據(jù)線電連接11，第三行的薄膜晶體管131也與其左側相鄰的數(shù)據(jù)線11電連接，也就是說，奇數(shù)行的薄膜晶體管131與其左側相鄰的數(shù)據(jù)線11電連接，偶數(shù)行的薄膜晶體管131與其右側相鄰的數(shù)據(jù)線11電連接，上述薄膜晶體管131與數(shù)據(jù)線11的電連接方式即實現(xiàn)了 Zig-zag結構。
[0004]在圖1a中用“ + ”號表示數(shù)據(jù)信號的極性為正，用“一”號表示數(shù)據(jù)信號的極性為負，其中，數(shù)據(jù)信號的極性由數(shù)據(jù)信號的電壓與公共電壓的電壓差決定，當該電壓差大于O時，極性為正，反之極性為負。通過圖1a中每條數(shù)據(jù)線11所加的數(shù)據(jù)信號的極性以及每個像素電極132所得到的數(shù)據(jù)信號的極性可知，圖1a所示Zig-zag結構的陣列基板能夠以列反轉的方式實現(xiàn)點反轉的效果。
[0005]目前，設置在顯示面板的邊框區(qū)域中的柵極驅動電路占了邊框區(qū)域很大的面積。為了進一步縮小顯示面板的邊框區(qū)域，可以將柵極驅動電路設置在顯示面板的臺階區(qū)域，然而這需要在顯示面板的顯示區(qū)域設置額外的走線將柵極驅動電路產(chǎn)生的掃描信號提供給柵極線。
[0006]圖1b是現(xiàn)有技術的無邊框設計的陣列基板的結構示意圖。如圖1b所示，陣列基板包括多條數(shù)據(jù)線21、多條與數(shù)據(jù)線平行設置的第一柵極線22、多條第二柵極線23以及由多條數(shù)據(jù)線21和多條第二柵極線23絕緣交叉限定的多個像素單元24，其中，每個像素單元24包括薄膜晶體管241和與其電連接的像素電極242。在圖1b中，第一柵極線22與數(shù)據(jù)線21以及薄膜晶體管241的源極和漏極設置在同一層，且每條第一柵極線22僅與一條第二柵極線23通過過孔25電連接。
[0007]在圖1b中，所有薄膜晶體管241均與其左側相鄰的數(shù)據(jù)線21電連接，如果要實現(xiàn)Zig-zag結構，需要奇數(shù)行或者偶數(shù)行的薄膜晶體管241與其右側相鄰的數(shù)據(jù)線21電連接，但是在薄膜晶體管241和與其右側相鄰的數(shù)據(jù)線21之間設置有第一柵極線22，且薄膜晶體管241的源極與第一柵極線22設置在同一層，因此，奇數(shù)行或者偶數(shù)行的薄膜晶體管241無法與其右側相鄰的數(shù)據(jù)線21直接進行電連接，從而使無邊框設計的陣列基板無法直接實現(xiàn)Zig-zag結構。


【發(fā)明內容】

[0008]有鑒于此，本發(fā)明實施例提供一種，以解決現(xiàn)有技術中的無邊框設計的陣列基板無法直接實現(xiàn)Zig-zag結構的技術問題。
[0009]本發(fā)明實施例提供一種陣列基板，包括:
[0010]多條數(shù)據(jù)線和多條第一柵極線，所述數(shù)據(jù)線與所述第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元；
[0011]多條與所述數(shù)據(jù)線平行設置的第二柵極線，其中，不同的所述第二柵極線分別與不同的所述第一柵極線電連接；
[0012]所述第一像素單元中設置有第一薄膜晶體管，所述第二像素單元中設置有第二薄膜晶體管，所述第一薄膜晶體管和第二薄膜晶體管包括柵極、第二極、第一極和有源層，其中所述第二柵極線和所述數(shù)據(jù)線與所述第一極和第二極所在的金屬層同層設置；
[0013]所述第一薄膜晶體管的第一極與其柵極和第二極設置在所述第二柵極線的兩側，且所述第二柵極線在所述有源層上的投影與所述第一薄膜晶體管的有源層部分交疊，所述第二薄膜晶體管的柵極、第一極、第二極和有源層設置在所述第二柵極線的同一側，其中，所述第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。
[0014]本發(fā)明實施例還提供一種顯示面板，包括上述第一方面所述的陣列基板。
[0015]本發(fā)明實施例還提供一種陣列基板的制造方法，包括:
[0016]形成多條數(shù)據(jù)線和多條第一柵極線，其中，所述數(shù)據(jù)線與所述第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元；
[0017]形成多條與所述數(shù)據(jù)線平行的第二柵極線，其中，不同的所述第二柵極線分別與不同的所述第一柵極線電連接；
[0018]在所述第一像素單元中形成第一薄膜晶體管和在所述第二像素單元中形成第二薄膜晶體管，其中所述第一薄膜晶體管和第二薄膜晶體管包括柵極、第二極、第一極和有源層，所述第一極和第二極所在的金屬層與所述第二柵極線和所述數(shù)據(jù)線形成在同層，所述第一薄膜晶體管的第一極與其柵極和第二極形成在所述第二柵極線的兩側，且所述第二柵極線與所述第一薄膜晶體管的有源層部分交疊，所述第二薄膜晶體管的柵極、第一極、第二極和有源層形成在所述第二柵極線的同一側，其中，所述第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。
[0019]本發(fā)明實施例提供的陣列基板及其制造方法和顯示面板，通過在陣列基板中設置第一薄膜晶體管和第二薄膜晶體管，其中將第一薄膜晶體管的第一極與其柵極和第二極設置在第二柵極線的兩側，將第二薄膜晶體管的柵極、第一極、第二極和有源層設置在第二柵極線的同一側，且第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接，這樣如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線之間設置有第二柵極線，則可以將該薄膜晶體管設置成第一薄膜晶體管，即使第二柵極線和數(shù)據(jù)線與第一極和第二極所在的金屬層同層設置，第一薄膜晶體管的第一極也可以與相應的數(shù)據(jù)線電連接；如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線之間未設置有第二柵極線，則可以將該薄膜晶體管設置成第二薄膜晶體管，第二薄膜晶體管的第一極可以直接與相應的數(shù)據(jù)線電連接，因此，上述陣列基板可以實現(xiàn)Zig-zag結構。

【專利附圖】

【附圖說明】
[0020]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0021]圖1a是現(xiàn)有技術的Zig-zag結構的陣列基板結構示意圖；
[0022]圖1b是現(xiàn)有技術的無邊框設計的陣列基板的結構示意圖；
[0023]圖2是本發(fā)明實施例提供的一種陣列基板的結構示意圖；
[0024]圖3是本發(fā)明實施例提供的另一種陣列基板的結構示意圖；
[0025]圖4a是圖2中沿A1-A2方向的剖面示意圖；
[0026]圖4b是圖2中沿B1-B2方向的剖面示意圖；
[0027]圖4c是圖2中沿C1-C2方向的剖面示意圖；
[0028]圖5是本發(fā)明實施例提供的又一種陣列基板的結構示意圖；
[0029]圖6a是圖5中沿A3-A4方向的剖面示意圖；
[0030]圖6b是圖5中沿B3-B4方向的剖面示意圖；
[0031]圖6c是圖5中沿C3-C4方向的剖面示意圖；
[0032]圖7是本發(fā)明實施例提供的又一種陣列基板的結構示意圖；
[0033]圖8是本發(fā)明實施例提供的一種顯示面板的結構示意圖；
[0034]圖9是本發(fā)明實施例提供的一種陣列基板的制造方法的流程示意圖。

【具體實施方式】
[0035]下面結合附圖和實施例對本發(fā)明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部內容。
[0036]本發(fā)明實施例提供一種陣列基板。圖2是本發(fā)明實施例提供的一種陣列基板的結構示意圖。如圖2所示，所述陣列基板包括:多條數(shù)據(jù)線31和多條第一柵極線32，所述數(shù)據(jù)線31與所述第一柵極線32絕緣交叉限定多個第一像素單元33和多個第二像素單元34 ;多條與所述數(shù)據(jù)線31平行設置的第二柵極線35，其中，不同的所述第二柵極線35分別與不同的所述第一柵極線32電連接；所述第一像素單元33中設置有第一薄膜晶體管331，所述第二像素單元中34設置有第二薄膜晶體管341，所述第一薄膜晶體管331和第二薄膜晶體管341包括柵極(對應于圖中第一薄膜晶體管的柵極331a和第二薄膜晶體管的柵極341a)、第二極(對應于圖中第一薄膜晶體管的第二極331b和第二薄膜晶體管的第二極341b)、第一極(對應于圖中第一薄膜晶體管的第一極331c和第二薄膜晶體管的第一極341c)和有源層(對應于圖中第一薄膜晶體管的有源層331d和第二薄膜晶體管的有源層341d)，其中所述第二柵極線35和所述數(shù)據(jù)線31與所述第一極和第二極所在的金屬層同層設置(在圖中用相同的陰影圖形表示同層設置)；所述第一薄膜晶體管331的第一極331c與其柵極331a和第二極331b設置在所述第二柵極線35的兩側，且所述第二柵極線35在所述有源層上的投影與所述第一薄膜晶體管331的有源層331d部分交疊，所述第二薄膜晶體管341的柵極341a、第一極341c、第二極341b和有源層341d設置在所述第二柵極線35的同一側，其中，所述第一薄膜晶體管331和第二薄膜晶體管341的第一極分別與靠近其的數(shù)據(jù)線31電連接。
[0037]需要說明的是，在陣列基板中，對于上述的薄膜晶體管(包括第一薄膜晶體管和第二薄膜晶體管)，如果其第一極為源極，則相應地其第二極為漏極；反之，如果其第一極為漏極，則相應地其第二極為源極。關于薄膜晶體管的第一極和第二極，在實際制造陣列基板時，可以根據(jù)實際工藝條件進行具體設定，在本發(fā)明中不作限定。
[0038]具體地，不同的第二柵極線35與不同的第一柵極線32電連接，可以理解為:一條第二柵極線35僅與一條第一柵極線32電連接，且通過第二柵極線35給第一柵極線32提供掃描信號。通過現(xiàn)有技術部分的描述可知，本發(fā)明的技術方案提供的陣列基板可以為無邊框的陣列基板。
[0039]此外，在圖2中，第一薄膜晶體管331的第二極331b和第一極331c與有源層331d通過第一過孔36實現(xiàn)電連接，第二薄膜晶體管341的第二極341b和第一極341c與有源層341d通過第一過孔36實現(xiàn)電連接；第二柵極線35與第一柵極線32通過第二過孔37實現(xiàn)電連接；每個第一薄膜晶體管331的第二極331b和與該第一薄膜晶體管331位于同一個第一像素單元33中的第一像素電極332電連接，每個第二薄膜晶體管341的第二極341b和與該第二薄膜晶體管341位于同一個第二像素單元34中的第二像素電極342電連接。
[0040]通過將第一薄膜晶體管331的第一極331c與其柵極331a和第二極331b設置在第二柵極線35的兩側，將第二薄膜晶體管341的柵極341a、第一極341c、第二極341b和有源層341d設置在第二柵極線35的同一側，且第一薄膜晶體管331和第二薄膜晶體管341的第一極分別與靠近其的數(shù)據(jù)線31電連接，這樣如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線31之間設置有第二柵極線35，則可以將該薄膜晶體管設置成第一薄膜晶體管331，即使第二柵極線35和數(shù)據(jù)線31與第一極和第二極所在的金屬層同層設置，第一薄膜晶體管331的第一極331c也可以與相應的數(shù)據(jù)線331電連接；如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線31之間未設置有第二柵極線35，則可以將該薄膜晶體管設置成第二薄膜晶體管341，第二薄膜晶體管341的第一極341c可以直接與相應的數(shù)據(jù)線31電連接，因此，上述無邊框的陣列基板可以實現(xiàn)奇數(shù)行(或者偶數(shù)行)的薄膜晶體管(可以為第一薄膜晶體管或第二薄膜晶體管)與其左側相鄰的數(shù)據(jù)線電連接且偶數(shù)行(或者奇數(shù)行)的薄膜晶體管(可以為第二薄膜晶體管或第一薄膜晶體管)與其右側相鄰的數(shù)據(jù)線電連接，這樣就實現(xiàn)了 Zig-zag結構。
[0041]在圖2中，多個第一像素單元33依次排列構成第一像素單元行，多個第二像素單元34依次排列構成第二像素單元行，第一像素單元行和第二像素單元行交替設置。具體地，在圖2中，第一行的像素單元均為第二像素單元34，因此，第一行的像素單元構成第二像素單元行；第二行的像素單元均為第一像素單元33，因此，第二行的像素單元構成第一像素單元行。
[0042]需要說明的是，在圖2中僅給出了一個第一像素單元行和一個第二像素單元行，然而在陣列基板中所有像素單元的排布，可以通過交替設置上述第一像素單元行和第二像素單元行來實現(xiàn)。由于在圖2中，第一像素單元行中的第一薄膜晶體管331的第一極331c與該第一極331c右側相鄰的數(shù)據(jù)線31電連接，第二像素單元行的第二薄膜晶體管341的第一極341c與該第一極341c左側相鄰的數(shù)據(jù)線31電連接，因此，圖2所示的陣列基板可以實現(xiàn)Zig-zag結構。
[0043]在圖2中，第一像素單元行中的第一薄膜晶體管331的第一極331c與該第一極331c右側相鄰的數(shù)據(jù)線31電連接，第二像素單元行的第二薄膜晶體管341的第一極341c與該第一極341c左側相鄰的數(shù)據(jù)線31電連接，這僅是實現(xiàn)Zig-zag結構的一個具體示例。在另一個具體示例中，如圖3所示，第一像素單元行中的第一薄膜晶體管331的第一極331c與該第一極331c左側相鄰的數(shù)據(jù)線31電連接，第二像素單元行的第二薄膜晶體管341的第一極341c與該第一極341c右側相鄰的數(shù)據(jù)線31電連接。
[0044]圖4a是圖2中沿A1-A2方向的剖面示意圖。需要說明的是，圖4a是在圖2中沿A1-A2方向對第一薄膜晶體管所在位置進行截取的剖面示意圖，因此，所得的陣列基板的結構包括第一薄膜晶體管的結構?；诖?，如圖4a所示，陣列基板還包括基板301、緩沖層302、柵極絕緣層303、層間絕緣層304和鈍化層305 ;緩沖層302設置在基板301上，第一薄膜晶體管的有源層331d設置在緩沖層302上，柵極絕緣層303設置在有源層331d上，第一薄膜晶體管的柵極331a設置在柵極絕緣層303上，層間絕緣層304設置在第一薄膜晶體管的柵極331a上，第一薄膜晶體管的第一極331c和第二極331b與數(shù)據(jù)線31和第二柵極線35設置在同一層，且設置在層間絕緣層304上，其中，第一薄膜晶體管的柵極331a和第二極331b與其第一極331c設置在第二柵極線35的兩側，且第一薄膜晶體管的第一極331c與數(shù)據(jù)線31電連接；鈍化層305覆蓋在第一薄膜晶體管的第一極331c和第二極331b、數(shù)據(jù)線31和第二柵極線35上，在鈍化層305上設置第一像素電極332且第一像素電極332與第一薄膜晶體管的第二極331b電連接，其中，第一薄膜晶體管的第一極331c和第二極331b分別通過設置在層間絕緣層304和柵極絕緣層303中的第一過孔36與有源層331d電連接，且用于實現(xiàn)第一薄膜晶體管的第一極331c與有源層331d電連接的第一過孔36和用于實現(xiàn)第一薄膜晶體管的第二極331b與有源層331d電連接的第一過孔36設置在第一薄膜晶體管的柵極331a相對的兩側。
[0045]圖4b是圖2中沿B1-B2方向的剖面示意圖。需要說明的是，圖4b是在圖2中沿B1-B2方向對第二薄膜晶體管所在位置進行截取的剖面示意圖，因此，所得的陣列基板的結構包括第二薄膜晶體管的結構?；诖耍鐖D4b所示，陣列基板同樣還包括基板301、緩沖層302、柵極絕緣層303、層間絕緣層304和鈍化層305 ;緩沖層302設置在基板301上，第二薄膜晶體管的有源層341d設置在緩沖層302上，柵極絕緣層303設置在有源層341d上，第二薄膜晶體管的柵極341a設置在柵極絕緣層303上，層間絕緣層304設置在第二薄膜晶體管的柵極341a上，第二薄膜晶體管的第一極341c和第二極341b與數(shù)據(jù)線31設置在同一層，且設置在層間絕緣層304上，且第二薄膜晶體管的第一極341c與數(shù)據(jù)線31電連接；鈍化層305覆蓋在第二薄膜晶體管的第一極341c和第二極341b和數(shù)據(jù)線31上，在鈍化層305上設置第二像素電極342且第二像素電極342與第二薄膜晶體管的第二極341b電連接，其中，第二薄膜晶體管的第一極341c和第二極341b分別通過設置在層間絕緣層304和柵極絕緣層303中的第一過孔36與有源層341d電連接，且用于實現(xiàn)第二薄膜晶體管的第一極341c與有源層341d電連接的第一過孔36和用于實現(xiàn)第二薄膜晶體管的第二極341b與有源層341d電連接的第一過孔36設置在第二薄膜晶體管的柵極341a相對的兩側。
[0046]圖4c是圖2中沿C1-C2方向的剖面示意圖。圖4c所示，第一柵極線32設置在基板301上，在第一柵極線32上的層間絕緣層304中設置有一個第二過孔37，第一柵極線32通過第二過孔37與第二柵極線35電連接。
[0047]在上述實施例中，由于第一薄膜晶體管的有源層331d位于其柵極331a的下方，第二薄膜晶體管的有源層341d位于其柵極341a的下方，因此，上述第一薄膜晶體管331和第二薄膜晶體管341采用了頂柵結構。在本發(fā)明實施例的另一個具體示例中，第一薄膜晶體管和第二薄膜晶體管也可以采用底柵結構，即第一薄膜晶體管的有源層位于其柵極的上方，第二薄膜晶體管的有源層位于其柵極的上方。
[0048]如圖5所述，陣列基板包括:多條數(shù)據(jù)線41和多條第一柵極線42，數(shù)據(jù)線41與第一柵極線42絕緣交叉限定多個第一像素單元43和多個第二像素單元44 ;多條與數(shù)據(jù)線41平行設置的第二柵極線45，其中，一條第二柵極線35僅與一條第一柵極線42電連接；第一像素單元43中設置有第一薄膜晶體管431，第二像素單元中44設置有第二薄膜晶體管441，第一薄膜晶體管431和第二薄膜晶體管441包括柵極(對應于圖中第一薄膜晶體管的柵極分別對應431a和第二薄膜晶體管的柵極441a)、第二極(對應于圖中分別對應第一薄膜晶體管的第二極431b和第二薄膜晶體管的第二極441b)、第一極(對應于圖中分別對應第一薄膜晶體管的第一極431c和第二薄膜晶體管的第一極441c)和有源層(對應于圖中分別對應第一薄膜晶體管的有源層431d和第二薄膜晶體管的有源層441d)，其中所述第二柵極線45和數(shù)據(jù)線41與第一極和第二極所在的金屬層同層設置(在圖中用相同的陰影圖形表示同層設置)；第一薄膜晶體管431的第一極431c與其柵極431a和第二極431b設置在第二柵極線45的兩側，且第二柵極線45在有源層上的投影與第一薄膜晶體管431的有源層431d部分交疊，第二薄膜晶體管441的柵極441a、第一極441c、第二極441b和有源層441d設置在所述第二柵極線45的同一側，其中，第一薄膜晶體管431和第二薄膜晶體管441的第一極分別與相鄰的數(shù)據(jù)線31電連接。
[0049]在圖5中，第一薄膜晶體管431的第二極431b和第一極431c與有源層431d通過第三過孔46實現(xiàn)電連接，第二薄膜晶體管441的第二極441b和第一極441c與有源層441d通過第三過孔46實現(xiàn)電連接；第二柵極線45與第一柵極線42通過第四過孔47實現(xiàn)電連接；每個第一薄膜晶體管431的第二極431b和與該第一薄膜晶體管431位于同一個第一像素單元43中的第一像素電極432電連接，每個第二薄膜晶體管441的第二極441b和與該第二薄膜晶體管441位于同一個第二像素單元44中的第二像素電極442電連接。且在圖5中第一薄膜晶體管的有源層431d位于其柵極431a的上方，第二薄膜晶體管的有源層441d位于其柵極441a的下方，因此，圖5中的第一薄膜晶體管431和第二薄膜晶體管441采用了底柵的結構。
[0050]需要說明的是，由于圖5所示的陣列基板和圖2所示的陣列基板在原理上是相同的，因此，關于圖5所示的陣列基板能夠實現(xiàn)Zig-zag結構的解釋說明，具體請參考圖2所示的陣列基板能夠實現(xiàn)Zig-zag結構的相關解釋說明，在此不再贅述。
[0051]圖6a是圖5中沿A3-A4方向的剖面示意圖。需要說明的是，圖6a是在圖5中沿A3-A4方向對第一薄膜晶體管所在位置進行截取的剖面示意圖，因此，所得的陣列基板的結構包括第一薄膜晶體管的結構。基于此，如圖6a所示，陣列基板還包括基板401、柵極絕緣層402、刻蝕阻擋層403和鈍化層404;第一薄膜晶體管的柵極431a設置在基板401上，柵極絕緣層402設置在第一薄膜晶體管的柵極431a上，第一薄膜晶體管的有源層431d設置在柵極絕緣層402上，刻蝕阻擋層403設置在有源層431d上，第一薄膜晶體管的第一極431c和第二極431b與數(shù)據(jù)線41和第二柵極線45設置在同一層，且均設置在刻蝕阻擋層403上，其中，第一薄膜晶體管的柵極431a和第二極431b與其第一極431c設置在第二柵極線45的兩側，且第一薄膜晶體管的第一極431c與數(shù)據(jù)線41電連接；鈍化層404覆蓋在第一薄膜晶體管的第一極431c和第二極431b、數(shù)據(jù)線41和第二柵極線45上，在鈍化層404上設置第一像素電極432且第一像素電極432與第一薄膜晶體管的第二極431b電連接，其中，第一薄膜晶體管的第一極431c和第二極431b分別通過設置在刻蝕阻擋層403中的第三過孔46與有源層431d電連接，且用于實現(xiàn)第一薄膜晶體管的第一極431c與有源層431d電連接的第三過孔46和用于實現(xiàn)第一薄膜晶體管的第二極431b與有源層431d電連接的第三過孔46設置在第一薄膜晶體管的柵極431a相對的兩側。
[0052]圖6b是圖5中沿B3-B4方向的剖面示意圖。需要說明的是，圖6b是在圖5中沿B3-B4方向對第二薄膜晶體管所在位置進行截取的剖面示意圖，因此，所得的陣列基板的結構包括第二薄膜晶體管的結構。基于此，如圖6b所示，陣列基板同樣還包括基板401、柵極絕緣層402、刻蝕阻擋層403和鈍化層404;第二薄膜晶體管的柵極441a設置在基板401上，柵極絕緣層402設置在第二薄膜晶體管的柵極441a上，第二薄膜晶體管的有源層441d設置在柵極絕緣層402上，刻蝕阻擋層403設置在有源層441d上，第二薄膜晶體管的第一極441c和第二極441b與數(shù)據(jù)線41設置在同一層，且均設置在刻蝕阻擋層403上，且第二薄膜晶體管的第一極441c與數(shù)據(jù)線41電連接；鈍化層404覆蓋在第二薄膜晶體管的第一極441c和第二極441b和數(shù)據(jù)線41上，在鈍化層404上設置第二像素電極442且第二像素電極442與第二薄膜晶體管的第二極441b電連接，其中，第二薄膜晶體管的第一極441c和第二極441b分別通過設置在刻蝕阻擋層403中的第三過孔46與有源層441d電連接，且用于實現(xiàn)第二薄膜晶體管的第一極441c與有源層441d電連接的第三過孔46和用于實現(xiàn)第二薄膜晶體管的第二極441b與有源層441d電連接的第三過孔46設置在第二薄膜晶體管的柵極441a相對的兩側。
[0053]通過圖6a和圖6b的對比可知，由于在第一薄膜晶體管的柵極431a和第一極431c之間設置有第二柵極線45，而在第二薄膜晶體管的柵極441a和第一極441c之間未設置第二柵極線45，因此，第一薄膜晶體管的有源層431d比第二薄膜晶體管的有源層441d長一些，這樣會減低第一薄膜晶體管的導電性能。優(yōu)選為，第二柵極線45在有源層上的投影與第一薄膜晶體管的有源層431d的交疊區(qū)域為摻雜區(qū)域。通過對第二柵極線45在有源層上的投影與第一薄膜晶體管的有源層431d的交疊區(qū)域進行摻雜，可以保證第一薄膜晶體管在其有源層431d增長后的導電性能。
[0054]圖6c是圖5中沿C3-C4方向的剖面示意圖。圖6c所示，第一柵極線42設置在基板401上，在第一柵極線42上的刻蝕阻擋層403中設置有一個第四過孔47，第一柵極線42通過第四過孔47與第二柵極線45電連接。
[0055]在本發(fā)明實施例中，如圖2、圖3和圖5所示，第二柵極線和數(shù)據(jù)線交替設置。具體地，在設計陣列基板時，最好是將每個像素單元的開口區(qū)的大小設計成相等，這樣可以保證陣列基板顯示畫面的質量。上述通過將第二柵極線35和數(shù)據(jù)線31交替設置，可以很容易實現(xiàn)每個像素單元的開口區(qū)的大小相等，從而可以保證陣列基板顯示畫面的質量。
[0056]在圖2、圖3和圖5中，多條第二柵極線的長度相等，這僅是本發(fā)明的一些具體示例。然而，在另一個具體示例中，多條第二柵極線的長度也可以不相等。如上所述，第二柵極線的作用是為與其電連接的第一柵極線提供掃描信號。例如在圖2中，如果掃描信號從圖中下方輸入到第二柵極線35，則圖中第二柵極線35的有效部分(即能夠實現(xiàn)為與其電連接的第一柵極線提供掃描信號)為從第二柵極線35下方的一端到該第二柵極線35與第一柵極線32實現(xiàn)電連接的第二通孔37之間的部分，除此之外的剩余部分對于第二柵極線35與第一柵極線32的電連接不起作用，并且剩余部分可以和數(shù)據(jù)線31或者和該第二柵極線35未電連接的第一柵極線32之間形成電容，從而增大陣列基板的功耗，因此，可以將圖2中第二柵極線35的剩余部分去掉，這樣所有第二柵極線的長度不再相等，從而可以降低陣列基板的功耗。
[0057]在上述各實施例中，有源層可以為氧化物半導體層或者低溫多晶硅層。如果有源層為氧化物半導體層，則相應的第一薄膜晶體管和第二薄膜晶體管為氧化物半導體薄膜晶體管；如果有源層為低溫多晶硅層，則相應的第一薄膜晶體管和第二薄膜晶體管為低溫多晶娃薄膜晶體管(Low Temperature Poly-silicon Thin-Film Transistor，簡稱 LTPSTFT) ο
[0058]在本發(fā)明實施例中，如圖7所示，所述陣列基板50包括顯示區(qū)51和位于顯示區(qū)51一側(在圖中為下側)的臺階區(qū)52，像素單元511設置在顯示區(qū)51內，所述臺階區(qū)52設置有柵極驅動電路521和數(shù)據(jù)驅動電路522。其中，陣列基板50為上述各實施例所述的陣列基板，像素單元511可以為第一像素單元或者第二像素單元。通過將柵極驅動電路521和數(shù)據(jù)驅動電路522設置在陣列基板50的臺階區(qū)52，這樣可以減小原先用于設置柵極驅動電路和數(shù)據(jù)驅動電路的邊框區(qū)，從而可以有利于陣列基板實現(xiàn)無邊框化。
[0059]本發(fā)明實施例還提供一種顯示面板。圖8是本發(fā)明實施例提供的一種顯示面板的結構示意圖。如圖8所示，所述顯示面板包括陣列基板61、與陣列基板61相對設置的彩膜基板62以及位于陣列基板61和彩膜基板62之間的液晶層63，其中，所述液晶層63包括多個液晶分子631，所述陣列基板61為上述實施例中所述的陣列基板。
[0060]需要說明的是，上述顯示面板可以具有觸控功能，也可以不具有觸控功能，在實際制作時，可以根據(jù)具體的需要進行選擇和設計。其中，觸控功能可以為電磁觸控功能、電容觸控功能或者電磁電容觸控功能等。
[0061]本發(fā)明實施例還提供一種陣列基板的制造方法。圖9是本發(fā)明實施例提供的一種陣列基板的制造方法的流程示意圖。如圖9所示，所述陣列基板的制造方法包括:
[0062]步驟71、形成多條數(shù)據(jù)線和多條第一柵極線，其中，數(shù)據(jù)線與第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元；
[0063]步驟72、形成多條與數(shù)據(jù)線平行的第二柵極線，其中，不同的第二柵極線分別與不同的第一柵極線電連接；
[0064]具體地，不同的第二柵極線分別與不同的第一柵極線電連接，可以理解為，一條第二柵極線僅與一條第一柵極線電連接，這樣一條第二柵極線僅為一條第一柵極線提供掃描信號。
[0065]步驟73、在第一像素單元中形成第一薄膜晶體管和在第二像素單元中形成第二薄膜晶體管，其中第一薄膜晶體管和第二薄膜晶體管包括柵極、第二極、第一極和有源層，且第一極和第二極所在的金屬層與第二柵極線和數(shù)據(jù)線形成在同層，以及第一薄膜晶體管的第一極與其柵極和第二極形成在第二柵極線的兩側，且第二柵極線與第一薄膜晶體管的有源層部分交疊，第二薄膜晶體管的柵極、第一極、第二極和有源層形成在所述第二柵極線的同一側，其中，第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。
[0066]在本步驟中形成的有源層可以為氧化物半導體層或者低溫多晶硅層。如果有源層為氧化物半導體層，則相應的第一薄膜晶體管和第二薄膜晶體管為氧化物半導體薄膜晶體管；如果有源層為低溫多晶硅層，則相應的第一薄膜晶體管和第二薄膜晶體管為低溫多晶硅薄膜晶體管(LTPS TFT)。
[0067]需要說明的是，對于制造陣列基板的上述步驟71至步驟73，可以根據(jù)實際制造工藝過程進行相應的調整，在此不作限定。
[0068]進一步地，上述第一薄膜晶體管和所述第二薄膜晶體管的制造方法可以包括以下步驟:提供一基板；在基板上形成緩沖層；在緩沖層上形成有源層；在有源層上形成柵極絕緣層；在所述柵極絕緣層上形成柵極；在柵極上形成層間絕緣層；在層間絕緣層上形成第一極和第二極；在第一極和第二極上形成鈍化層。
[0069]需要說明的是，上述形成的各膜層結構，可以采用現(xiàn)有的制造工藝來得到，在此不作限定。
[0070]其中，在柵極上形成層間絕緣層的步驟之后，第一薄膜晶體管的制造方法還可以包括:在層間絕緣層和柵極絕緣層中形成第一過孔和在層間絕緣層中形成第二過孔，其中，第一過孔形成在柵極相對的兩側，第二過孔形成在第一過孔與柵極之間；在第一過孔周邊的層間絕緣層上形成第一極和第二極，以及在第二過孔周邊的層間絕緣層上形成第二柵極線，其中第一極和第二極分別通過第一過孔與有源層電連接，第二柵極線通過第二過孔與第一柵極線電連接。
[0071]在柵極上形成層間絕緣層的步驟之后，第二薄膜晶體管的制造方法還可以包括:在層間絕緣層和柵極絕緣層中形成第一過孔，其中，第一過孔形成在柵極相對的兩側；在第一過孔周邊的層間絕緣層上形成第一極和第二極，其中第一極和第二極分別通過第一過孔與有源層電連接。
[0072]通過上述步驟制造的第一薄膜晶體管和第二薄膜晶體管的有源層位于柵極的下方，因此，所制得的第一薄膜晶體管和第二薄膜晶體管均采用了頂柵結構。上述步驟所制得的第一薄膜晶體管的結構請參考圖4a所給出的第一薄膜晶體管的結構，所制得的第二薄膜晶體管的結構請參考圖4b所給出的第二薄膜晶體管的結構，在此不再一一給出。
[0073]第一薄膜晶體管和第二薄膜晶體管除了可以采用頂柵結構外，也可以采用底柵結構。對于采用底柵結構的第一薄膜晶體管和第二薄膜晶體管，相應的制造方法可以包括:提供一基板；在基板上形成柵極；在柵極上形成柵極絕緣層在柵極絕緣層上形成有源層；在有源層上形成刻蝕阻擋層；在刻蝕阻擋層上形成第一極和第二極；在第一極和第二極上形成鈍化層。
[0074]需要說明的是，上述形成的各膜層結構，可以采用現(xiàn)有的制造工藝來得到，在此不作限定。
[0075]其中，在有源層上形成刻蝕阻擋層的步驟之后，第一薄膜晶體管的制造方法還可以包括:在刻蝕阻擋層中形成第三過孔和第四過孔，其中，第三過孔形成在柵極相對的兩偵牝第四過孔形成在第三過孔與柵極之間；在第三過孔周邊的刻蝕阻擋層上形成第一極和第二極，以及在第二過孔周邊的刻蝕阻擋層上形成第二柵極線，其中第一極和第二極分別通過第三過孔與有源層電連接，第二柵極線通過第四過孔與第一柵極線電連接。且對于第一薄膜晶體管的有源層，第二柵極線在有源層上的投影與第一薄膜晶體管的有源層的交疊區(qū)域為摻雜區(qū)域。
[0076]在有源層上形成刻蝕阻擋層的步驟之后，第二薄膜晶體管的制造方法還可以包括:在刻蝕阻擋層中形成第三過孔，其中，第三過孔形成在柵極相對的兩側；在第三過孔周邊的刻蝕阻擋層上形成第一極和第二極，其中第一極和第二極分別通過第三過孔與有源層電連接。
[0077]通過上述步驟制造的第一薄膜晶體管和第二薄膜晶體管的有源層位于柵極的上方，因此，所制得的第一薄膜晶體管和第二薄膜晶體管均采用了底柵結構。上述步驟所制得的第一薄膜晶體管的結構請參考圖6a所給出的第一薄膜晶體管的結構，所制得的第二薄膜晶體管的結構請參考圖6b所給出的第二薄膜晶體管的結構，在此不再一一給出。
[0078]本發(fā)明實施例提供的陣列基板及其制造方法和顯示面板，通過在陣列基板中設置第一薄膜晶體管和第二薄膜晶體管，其中將第一薄膜晶體管的第一極與其柵極和第二極設置在第二柵極線的兩側，將第二薄膜晶體管的柵極、第一極、第二極和有源層設置在第二柵極線的同一側，且第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接，這樣如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線之間設置有第二柵極線，則可以將該薄膜晶體管設置成第一薄膜晶體管，即使第二柵極線和數(shù)據(jù)線與第一極和第二極所在的金屬層同層設置，第一薄膜晶體管的第一極也可以與相應的數(shù)據(jù)線電連接；如果薄膜晶體管和與其第一極電連接的數(shù)據(jù)線之間未設置有第二柵極線，則可以將該薄膜晶體管設置成第二薄膜晶體管，第二薄膜晶體管的第一極可以直接與相應的數(shù)據(jù)線電連接，因此，上述陣列基板可以實現(xiàn)Zig-zag結構。
[0079]注意，上述僅為本發(fā)明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權利要求范圍決定。
【權利要求】
1.一種陣列基板，其特征在于，包括: 多條數(shù)據(jù)線和多條第一柵極線，所述數(shù)據(jù)線與所述第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元； 多條與所述數(shù)據(jù)線平行設置的第二柵極線，其中，不同的所述第二柵極線分別與不同的所述第一柵極線電連接； 所述第一像素單元中設置有第一薄膜晶體管，所述第二像素單元中設置有第二薄膜晶體管，所述第一薄膜晶體管和第二薄膜晶體管包括柵極、第二極、第一極和有源層，其中所述第二柵極線和所述數(shù)據(jù)線與所述第一極和第二極所在的金屬層同層設置； 所述第一薄膜晶體管的第一極與其柵極和第二極設置在所述第二柵極線的兩側，且所述第二柵極線在所述有源層上的投影與所述第一薄膜晶體管的有源層部分交疊，所述第二薄膜晶體管的柵極、第一極、第二極和有源層設置在所述第二柵極線的同一側，其中，所述第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。
2.根據(jù)權利要求1所述的陣列基板，其特征在于，多個所述第一像素單元依次排列構成第一像素單元行，多個所述第二像素單元依次排列構成第二像素單元行，所述第一像素單元行和第二像素單元行交替設置。
3.根據(jù)權利要求1或2所述的陣列基板，其特征在于，所述陣列基板包括顯示區(qū)和位于所述顯示區(qū)一側的臺階區(qū)，所述像素單元設置在所述顯示區(qū)內，所述臺階區(qū)設置有柵極驅動電路和數(shù)據(jù)驅動電路。
4.根據(jù)權利要求1所述的陣列基板，其特征在于，所述多條第二柵極線的長度不相等。
5.根據(jù)權利要求1或2所述的陣列基板，其特征在于，所述陣列基板還包括基板、緩沖層、柵極絕緣層、層間絕緣層和鈍化層； 所述緩沖層設置在所述基板上，所述有源層設置在所述緩沖層上，所述柵極絕緣層設置在所述有源層上，所述柵極設置在所述柵極絕緣層上，所述層間絕緣層設置在所述柵極上，所述第一極和第二極設置在所述層間絕緣層上，所述鈍化層覆蓋在所述第一極和第二極上，其中，所述第一極和第二極分別通過設置在所述層間絕緣層和所述柵極絕緣層中的第一過孔與所述有源層電連接。
6.根據(jù)權利要求5所述的陣列基板，其特征在于，在每條所述第一柵極線上的所述層間絕緣層中設置有一個第二過孔，所述第一柵極線通過所述第二過孔與所述第二柵極線電連接。
7.根據(jù)權利要求1或2所述的陣列基板，其特征在于，所述陣列基板還包括基板、柵極絕緣層、刻蝕阻擋層和鈍化層； 所述柵極設置在所述基板上，所述柵極絕緣層設置在所述柵極上，所述有源層設置在所述柵極絕緣層上，所述刻蝕阻擋層設置在所述有源層上，所述第一極和第二極設置在所述刻蝕阻擋層上，所述鈍化層覆蓋在所述第一極和第二極上，其中，所述第一極和第二極分別通過設置在所述刻蝕阻擋層中的第三過孔與所述有源層電連接。
8.根據(jù)權利要求7所述的陣列基板，其特征在于，在每條所述第一柵極線上的所述刻蝕阻擋層中設置有一個第四過孔，所述第一柵極線通過所述第四過孔與所述第二柵極線電連接。
9.根據(jù)權利要求7所述的陣列基板，其特征在于，所述第二柵極線在有源層上的投影與所述第一薄膜晶體管的有源層的交疊區(qū)域為摻雜區(qū)域。
10.根據(jù)權利要求1或2所述的陣列基板，其特征在于，所述第二柵極線和所述數(shù)據(jù)線交替設置。
11.根據(jù)權利要求1所述的陣列基板，其特征在于，所述有源層為氧化物半導體層或者低溫多晶娃層。
12.—種顯示面板，其特征在于，包括如權利要求1-11中任一項所述的陣列基板。
13.一種陣列基板的制造方法，其特征在于，包括: 形成多條數(shù)據(jù)線和多條第一柵極線，其中，所述數(shù)據(jù)線與所述第一柵極線絕緣交叉限定多個第一像素單元和多個第二像素單元； 形成多條與所述數(shù)據(jù)線平行的第二柵極線，其中，不同的所述第二柵極線分別與不同的所述第一柵極線電連接； 在所述第一像素單元中形成第一薄膜晶體管和在所述第二像素單元中形成第二薄膜晶體管，其中所述第一薄膜晶體管和第二薄膜晶體管包括柵極、第二極、第一極和有源層，所述第一極和第二極所在的金屬層與所述第二柵極線和所述數(shù)據(jù)線形成在同層，所述第一薄膜晶體管的第一極與其柵極和第二極形成在所述第二柵極線的兩側，且所述第二柵極線與所述第一薄膜晶體管的有源層部分交疊，所述第二薄膜晶體管的柵極、第一極、第二極和有源層形成在所述第二柵極線的同一側，其中，所述第一薄膜晶體管和第二薄膜晶體管的第一極分別與靠近其的數(shù)據(jù)線電連接。
14.根據(jù)權利要求13所述的制造方法，其特征在于，形成所述第一薄膜晶體管和所述第二薄膜晶體管包括: 提供一基板，并在所述基板上形成緩沖層； 在所述緩沖層上形成所述有源層； 在所述有源層上形成柵極絕緣層以及在所述柵極絕緣層上形成所述柵極； 在所述柵極上形成層間絕緣層以及在所述層間絕緣層上形成所述第一極和第二極； 在所述第一極和第二極上形成鈍化層。
15.根據(jù)權利要求14所述的制造方法，其特征在于，所述制造方法還包括:在所述層間絕緣層和柵極絕緣層中形成第一過孔和在層間絕緣層中形成第二過孔，其中，所述第一極和第二極分別通過所述第一過孔與所述有源層電連接，所述第一柵極線通過所述第二過孔與所述第二柵極線電連接。
16.根據(jù)權利要求13所述的制造方法，其特征在于，形成所述第一薄膜晶體管和所述第二薄膜晶體管包括: 提供一基板，并在所述基板上形成柵極； 在所述柵極上形成柵極絕緣層以及在所述柵極絕緣層上形成所述有源層； 在所述有源層上形成刻蝕阻擋層以及在所述刻蝕阻擋層上形成所述第一極和第二極； 在所述第一極和第二極上形成鈍化層。
17.根據(jù)權利要求16所述的制造方法，其特征在于，所述制造方法還包括:在所述刻蝕阻擋層中形成第三過孔和第四過孔，其中，所述第一極和第二極分別通過所述第三過孔與所述有源層電連接，所述第一柵極線通過所述第四過孔與所述第二柵極線電連接。
18.根據(jù)權利要求16所述的制造方法，其特征在于，所述第二柵極線在有源層上的投影與所述第一薄膜晶體管的有源層的交疊區(qū)域為摻雜區(qū)域。
19.根據(jù)權利要求13所述的制造方法，其特征在于，所述有源層為氧化物半導體層或者低溫多晶硅層。
【文檔編號】H01L27/12GK104505391SQ201410831424
【公開日】2015年4月8日 申請日期:2014年12月23日 優(yōu)先權日:2014年12月23日
【發(fā)明者】樓均輝, 龔華, 馬俊超, 吳勇 申請人:上海天馬微電子有限公司, 天馬微電子股份有限公司