一種基于半導(dǎo)體基板的3d封裝裝置制造方法
【專利摘要】本實(shí)用新型公開了一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板和金線，所述載體基板的下表面設(shè)有引腳焊球，所述載體基板的上表面由下至上依次設(shè)有第一粘貼層、第一芯片、第二粘貼層、用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板、第三粘貼層以及第二芯片，所述載體基板的上表面還設(shè)有第一綁線焊盤，隔層基板的上表面設(shè)有第二綁線焊盤；通過利用金線進(jìn)而分別使第一綁線焊盤與第一芯片之間、第一芯片與第二綁線焊盤之間以及第二綁線焊盤與第二芯片之間進(jìn)行互連。本實(shí)用新型具有體積小、芯片之間互連性密度高、易于實(shí)現(xiàn)等優(yōu)點(diǎn)。本實(shí)用新型作為一種基于半導(dǎo)體基板的3D封裝裝置廣泛應(yīng)用于芯片封裝的領(lǐng)域中。
【專利說明】一種基于半導(dǎo)體基板的3D封裝裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及芯片封裝技術(shù)，尤其涉及一種基于半導(dǎo)體基板的3D封裝裝置。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品向小型化、高密度化、高集成度和多功能化的方向迅速發(fā)展，芯片的封裝要求也越來越高了，高集成度、多功能、小尺寸、結(jié)構(gòu)復(fù)雜的芯片封裝裝置日漸增多。然而，行業(yè)目前常用的芯片封裝結(jié)構(gòu)，其分別具有不同的缺點(diǎn):1、第一種常用的芯片封裝結(jié)構(gòu)為多個(gè)芯片粘貼在同一個(gè)平面，但這一方案卻占據(jù)水平方向上較多的面積，并不符合器件小尺寸的發(fā)展趨勢(shì)；2、第二種常用的芯片封裝結(jié)構(gòu)為芯片之間通過一個(gè)硅隔層粘貼在一起進(jìn)而形成豎直方向的結(jié)構(gòu)，但這一方案卻會(huì)導(dǎo)致芯片之間直接互連密度小，并且使大部分引腳互連至載體基板上，大大增加載體基板的負(fù)擔(dān)以及增加載體基板的電路設(shè)計(jì)難度；3、第三種常用的芯片封裝結(jié)構(gòu)為在芯片上種植微焊球作為芯片之間的互連引腳，這樣就能夠提高各個(gè)芯片之間的直接互連密度，但是這種方案的技術(shù)要求高，制造難度大，并且成本投資花費(fèi)高。由此可知，人們應(yīng)該盡快實(shí)用新型一種芯片的封裝結(jié)構(gòu)，從而能夠同時(shí)滿足器件尺寸小、芯片之間的互連性高以及易于實(shí)現(xiàn)等要求。
實(shí)用新型內(nèi)容
[0003]為了解決上述技術(shù)問題，本實(shí)用新型的目的是提供一種基于半導(dǎo)體基板的3D封
[0004]本實(shí)用新型所采用的技術(shù)方案是:一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板和金線，所述載體基板的下表面設(shè)有引腳焊球，所述載體基板的上表面分別設(shè)有第一綁線焊盤以及第一粘貼層，所述第一粘貼層的上表面設(shè)有第一芯片，所述第一芯片的上表面設(shè)有第二粘貼層，所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板，所述隔層基板的上表面分別設(shè)有第二綁線焊盤以及第三粘貼層，所述第三粘貼層的上表面設(shè)有第二芯片；
[0005]所述第一綁線焊盤通過金線進(jìn)而與第一芯片進(jìn)行連接，所述第一芯片通過金線進(jìn)而與第二綁線焊盤進(jìn)行連接，所述第二綁線焊盤通過金線進(jìn)而與第二芯片進(jìn)行連接。
[0006]進(jìn)一步，所述的第二芯片通過金線進(jìn)而與第一綁線焊盤進(jìn)行連接。
[0007]進(jìn)一步，所述載體基板的上表面還設(shè)有銅層，而所述的第一粘貼層設(shè)置在銅層的上表面。
[0008]進(jìn)一步，所述載體基板的上表面還設(shè)有油墨層，而所述的第一粘貼層設(shè)置在油墨層的上表面。
[0009]進(jìn)一步，所述的銅層上設(shè)有過孔。
[0010]進(jìn)一步，所述的第一粘貼層、第二粘貼層以及第三粘貼層均為銀膠層、樹脂膠層或
膠膜層。
[0011]本實(shí)用新型的有益效果是:由于本實(shí)用新型的封裝裝置采用了隔層基板來實(shí)現(xiàn)芯片之間的互連以及隔離，因此，本實(shí)用新型的封裝裝置不僅能夠形成豎直方向的結(jié)構(gòu)，使裝置的體積更小，而且還能夠提高芯片之間的直接互連性密度、提高芯片封裝裝置的集成度、減少載體基板的負(fù)擔(dān)以及降低載體基板電路設(shè)計(jì)的難度。另外，將基板設(shè)置在芯片之間從而實(shí)現(xiàn)芯片之間的隔離和互連，這一封裝工藝簡(jiǎn)單，無需采用昂貴的半導(dǎo)體封裝設(shè)備來實(shí)現(xiàn)，由此可知，本實(shí)用新型的封裝裝置還具有易于實(shí)現(xiàn)以及投資成本低優(yōu)點(diǎn)。
【專利附圖】

【附圖說明】
[0012]下面結(jié)合附圖對(duì)本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步說明:
[0013]圖1是一種基于半導(dǎo)體基板的3D封裝裝置的結(jié)構(gòu)示意圖。
[0014]1、第一芯片；2、引腳焊球；3、載體基板；4、金線；5、隔層基板；6、第二芯片；7、第一綁線焊盤；8、塑封料層；9、第二綁線焊盤。
【具體實(shí)施方式】
[0015]由圖1所示，一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板3和金線4，所述載體基板3的下表面設(shè)有引腳焊球2，所述載體基板4的上表面分別設(shè)有第一綁線焊盤7以及第一粘貼層，所述第一粘貼層的上表面設(shè)有第一芯片I，所述第一芯片I的上表面設(shè)有第二粘貼層，所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板5，所述隔層基板5的上表面分別設(shè)有第二綁線焊盤9以及第三粘貼層，所述第三粘貼層的上表面設(shè)有第二芯片6 ；
[0016]所述第一綁線焊盤7通過金線4進(jìn)而與第一芯片I進(jìn)行連接，所述第一芯片I通過金線4進(jìn)而與第二綁線焊盤9進(jìn)行連接，所述第二綁線焊盤9通過金線4進(jìn)而與第二芯片6進(jìn)行連接。另外，本實(shí)用新型的3D封裝裝置還包括一用于對(duì)載體基板3、第一芯片1、隔層基板5以及第二芯片6進(jìn)行包封的塑封料層8。所述的塑封料層8，其所使用的成分主要有二氧化硅和樹脂。
[0017]對(duì)于所述的隔層基板5和載體基板3，兩者的材料可為相同或不同，例如兩者的材料均可采用由玻璃纖維布與樹脂混壓合成的半導(dǎo)體材料。另外，對(duì)于所述的隔層基板5和載體基板3，兩者的內(nèi)部均布有線路和過孔，并且兩者的厚度可均為0.1mm至0.45mm，層數(shù)為2層至8層。
[0018]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的第一粘貼層、第二粘貼層以及第三粘貼層均為銀膠層、樹脂膠層或膠膜層。
[0019]上述的技術(shù)特征可適用于下列的具體實(shí)施例中。
[0020]本實(shí)用新型裝置的第一具體實(shí)施例
[0021]一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板3、金線4、第一芯片1、第二芯片6、用于粘貼第一芯片I的第一粘貼層以及用于粘貼第二芯片6的第三粘貼層；
[0022]在所述載體基板3的下表面設(shè)置有用于外部封裝的引腳焊球2，在所述載體基板3的上表面分別設(shè)置有第一綁線焊盤7以及一作為芯片粘貼區(qū)的第一銅層，而所述的第一粘貼層設(shè)置在所述第一銅層的上表面，所述的第一芯片I設(shè)置在第一粘貼層的上表面，由此可知，所述的第一芯片I是直接接觸第一銅層的上表面的，這樣則能夠有效地改善芯片的散熱途徑，即提高芯片的散熱功能。其中，所述的第一粘貼層是由銀膠組成的。[0023]所述第一芯片I的上表面設(shè)有第二粘貼層，所述的第二粘貼層是由銀膠組成的，而所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板5，即所述的隔層基板5是通過第二粘貼層從而固定在第一芯片I上。
[0024]所述隔層基板5的上表面分別設(shè)有第二綁線焊盤9以及一作為芯片粘貼區(qū)的第二銅層，而所述的第三粘貼層設(shè)置在第二銅層的上表面，所述的第二芯片6設(shè)置在第三粘貼層的上表面。同樣地，由于第二芯片6是通過第三粘貼層進(jìn)而固定設(shè)置在第二銅層的上表面，即第二芯片6是直接接觸第二銅層的上表面，因此，通過這樣的結(jié)構(gòu)就能夠有效地改善芯片的散熱途徑，即提高芯片的散熱功能。其中，所述的第三粘貼層是由銀膠組成的。
[0025]所述第一綁線焊盤7通過金線4進(jìn)而與第一芯片I進(jìn)行連接，所述第一芯片I通過金線4進(jìn)而與第二綁線焊盤9進(jìn)行連接，所述第二綁線焊盤9通過金線4進(jìn)而與第二芯片6進(jìn)行連接。另外，根據(jù)載體基板3內(nèi)部電路的不同設(shè)計(jì)，所述第二芯片6也可通過金線4進(jìn)而與載體基板3上的第一綁線焊盤7進(jìn)行連接。
[0026]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的第一銅層為方形的銅層，即第一銅層的形狀為方形的。并且所述的第一銅層上可設(shè)有用于連接至載體基板3中其它層地網(wǎng)路的過孔，這樣不僅能夠有利于增強(qiáng)芯片的抗干擾能力，而且還能夠進(jìn)一步提高本實(shí)用新型封裝裝置的散熱能力。另外，作為粘貼區(qū)的第一銅層，其面積為第一芯片I面積的1.2至2.0倍，這樣則能夠避免第一粘貼層的面積會(huì)大于粘貼區(qū)，即大于第一銅層的面積，從而對(duì)載體基板3上的第一綁線焊盤7造成污染及影響。
[0027]進(jìn)一步作為優(yōu)選的實(shí)施方式,所述第一芯片I的厚度為0.1mm至0.25mm,而第一粘貼層的厚度為0.02mm至0.1mm0并且所述第一粘貼層的面積占第一芯片I的面積的百分比為20%-80%，這樣能夠有效地避免第一粘貼層的銀膠爬上到第一芯片I的上表面。
[0028]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述隔層基板5的邊緣與第一芯片I上焊盤的邊緣，兩者之間的間距在0.3mm至2.5mm之間，這樣則能夠避免第一芯片I上的焊盤沾有第二粘貼層的銀膠，以及能夠減少因第一芯片I上的焊盤與隔層基板5之間距離過遠(yuǎn)而造成的綁線難度。另外，所述的隔層基板5是采用由玻璃纖維布與樹脂混壓合成的半導(dǎo)體材料，總厚度為0.1mm至0.35mm,層數(shù)為2層至6層，膨脹系數(shù)為10-20 PPM/C，玻璃能轉(zhuǎn)換溫度200-300 度。
[0029]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第二粘貼層的厚度為0.02mm至0.1mm,并且第二粘貼層的面積占隔層基板5的面積的百分比為30%-80%。
[0030]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述隔層基板5內(nèi)部所布局的線路和過孔，該線路與隔層基板5邊緣之間的距離大于0.1_，這樣則能防止切割時(shí)會(huì)露出線路，從而避免在塑封之后造成與金線4短路風(fēng)險(xiǎn)，使電路失效。
[0031]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的第二銅層為方形的銅層，即第二銅層的形狀為方形的。并且所述的第二銅層上可設(shè)有用于連接至隔層基板5中其它層地網(wǎng)路的過孔，而該過孔的類別可為地孔，用于屏蔽，這樣則能夠有利于增強(qiáng)芯片的抗干擾能力以及散熱能力。另外，作為粘貼區(qū)的第二銅層，其面積為第二芯片6面積的1.2至2.0倍，這樣則能夠避免第三粘貼層的銀膠撒濺到隔層基板5上的第二綁線焊盤9，從而提高綁線的穩(wěn)定性。
[0032]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第二芯片6的邊緣與隔層基板5上的第二綁線焊盤9的邊緣，兩者之間的間距為0.3mm至2.5mm之間，并且第二芯片6的厚度為0.1mm至0.25mm，這樣能夠有效地進(jìn)一步解決第三粘貼層的銀膠撒濺到第二綁線焊盤9上，以及能夠解決第三粘貼層的銀膠爬行至第二芯片6的上表面。
[0033]本實(shí)用新型裝置的第二具體實(shí)施例
[0034]一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板3、金線4、第一芯片1、第二芯片6、用于粘貼第一芯片I的第一粘貼層以及用于粘貼第二芯片6的第三粘貼層；
[0035]在所述載體基板3的下表面設(shè)置有用于外部封裝的引腳焊球2，在所述載體基板3的上表面分別設(shè)置有第一綁線焊盤7以及一作為芯片粘貼區(qū)的第一油墨層，而所述的第一粘貼層設(shè)置在第一油墨層的上表面，所述的第一芯片I設(shè)置在第一粘貼層的上表面。由于采用油墨層來作為芯片的粘貼區(qū)，因此，可以改善布線空間以及降低布線的設(shè)計(jì)難度。其中，所述的第一粘貼層為樹脂膠層。
[0036]所述第一芯片I的上表面設(shè)有第二粘貼層，所述的第二粘貼層為樹脂膠層，而所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板5，即所述的隔層基板5是通過第二粘貼層從而固定在第一芯片I上的。
[0037]所述隔層基板5的上表面分別設(shè)有第二綁線焊盤9以及一作為芯片粘貼區(qū)的第二油墨層，而所述的第三粘貼層設(shè)置在第二油墨層的上表面，所述的第二芯片2設(shè)置在第三粘貼層的上表面。同樣地，由于利用油墨層來作為芯片的粘貼區(qū)，因此，可以改善布線的空間以及降低布線的設(shè)計(jì)難度。其中，所述的第三粘貼層為樹脂膠層。
[0038]所述第一綁線焊盤7通過金線4進(jìn)而與第一芯片I進(jìn)行連接，所述第一芯片I通過金線4進(jìn)而與第二綁線焊盤9進(jìn)行連接，所述第二綁線焊盤9通過金線4進(jìn)而與第二芯片6進(jìn)行連接。另外，根據(jù)載體基板3內(nèi)部電路的不同設(shè)計(jì)，所述第二芯片6也可通過金線4進(jìn)而與載體基板3上的第一綁線焊盤7進(jìn)行連接。
[0039]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第一芯片I的厚度為0.1mm至0.25mm,而所述第一粘貼層的厚度為0.02mm至0.15mm，并且所述第一粘貼層的面積占第一芯片I的面積的百分比為20%-80%，這樣則能夠有效地改善第一粘貼層的樹脂膠撒濺到其它位置上的情況，以及能夠防止第一粘貼層的樹脂膠溢出至第一芯片I的上表面。
[0040]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第一芯片I的邊緣與載體基板3上第一綁線焊盤7的邊緣，兩者之間的距離為0.3mm至2.5mm，這樣能夠有效地減少第一綁線焊盤7上沾有樹脂膠的幾率以及降低綁線的難度。
[0041]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述隔層基板5的面積小于第一芯片I的面積，并且所述隔層基板5的邊緣與第一芯片I上的焊盤的邊緣，兩者之間的間距在0.3mm至2.5mm之間，這樣能夠改善第一芯片I上的焊盤沾有樹脂膠的情況以及第一芯片I上的焊盤與隔層基板5過遠(yuǎn)而造成綁線困難的情況。
[0042]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的隔層基板5是采用由玻璃纖維布與樹脂混壓合成的半導(dǎo)體材料，總厚度為0.1mm至0.35mm，層數(shù)為2層至6層，膨脹系數(shù)為10-20 PPM/C，玻璃能轉(zhuǎn)換溫度200-300度。通過采用這一所述的隔層基板5來實(shí)現(xiàn)芯片之間的互連與隔離，能夠有效地控制高溫形變以及降低裝置總體疊層的高度。
[0043]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第二粘貼層的厚度為0.02mm至0.1mm,并且所述第二粘貼層的面積占隔層基板5的面積的百分比為80%-95%。
[0044]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述隔層基板5上的第二綁線焊盤9的邊緣與隔層基板5的邊緣，兩者之間的間距大于0.2mm，這樣能夠有效地解決第二粘貼層的樹脂膠爬上第二綁線焊盤9上，并且避免對(duì)第二綁線焊盤9造成污染。另外，所述隔層基板5內(nèi)部所布局的線路，該線路與隔層基板5邊緣之間的距離大于0.1_，這樣能夠防止切割時(shí)會(huì)露出線路，從而避免在塑封之后造成與金線4短路風(fēng)險(xiǎn)，使電路失效。
[0045]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第三粘貼層的厚度為0.02mm至0.1mm,并且所述第三粘貼層的面積占第二芯片6的面積的百分比為80%-95%。
[0046]進(jìn)一步作為優(yōu)選的實(shí)施方式，所述第二芯片6的尺寸小于隔層基板5，并且所述第二芯片6的邊緣與隔層基板5上第二綁線焊盤9之間的距離為0.3mm至2.5mm，這樣則能夠防止第二綁線焊盤9上沾有第三粘貼層的樹脂膠，以及減少綁線的難度，提高綁線的穩(wěn)定性。
[0047]進(jìn)一步作為優(yōu)選的實(shí)施方式,所述第二芯片6的厚度為0.1mm至0.25mm,這樣則能夠進(jìn)一步地解決第三粘貼層的樹脂膠撒濺到第二綁線焊盤9這一情況，以及能夠避免第三粘貼層的樹脂膠爬行至第二芯片6的上表面。
[0048]本實(shí)用新型裝置的第三具體實(shí)施例
[0049]一種基于半導(dǎo)體基板的3D封裝裝置，其包括載體基板3、金線4、第一芯片、第二芯片6、用于粘貼第一芯片I的第一粘貼層以及用于粘貼第二芯片6的第三粘貼層；
[0050]在所述載體基板3的下表面設(shè)置有用于外部封裝的引腳焊球2，在所述載體基板3的上表面分別設(shè)置有第一綁線焊盤7以及第一粘貼層。所述的第一粘貼層為膠膜層，并且所述第一粘貼層的厚度為0.018mm至0.10_，而所述的膠膜層是由雙面帶有粘性的膠膜所組成的。
[0051]所述的第一芯片I通過第一粘貼層從而固定在載體基板3，并且所述第一粘貼層的面積是等于第一芯片I的面積的。另外，所述第一芯片I的邊緣與第一綁線焊盤7之間的距離為0.1mm至2.5mm,并且所述第一芯片I的厚度為0.1mm至0.25mm,這樣能夠改善綁線的穩(wěn)定性，提高線型的穩(wěn)固性。
[0052]所述第一芯片I的上表面設(shè)有第二粘貼層，而所述的第二粘貼層也為膠膜層。所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板5，即所述的隔層基板5是通過膠膜進(jìn)而固定在第一芯片I上的。所述隔層基板5的尺寸相對(duì)于第一芯片I而言，并沒有嚴(yán)格的尺寸要求，其可以比第一芯片I的尺寸大，而當(dāng)隔層基板5的尺寸比第一芯片I的尺寸大時(shí)，所述隔層基板5與第一芯片I各邊長(zhǎng)的比例小于1.5。另外，當(dāng)隔層基板5的尺寸比第一芯片I的尺寸大時(shí)，第一芯片I上與隔層基板連接的金線4則會(huì)嵌入到第二粘貼層中，并且金線4線弧的高度會(huì)小于第二粘貼層的厚度，這樣則能夠提高隔層基板5的布線集成度，從而提高整個(gè)封裝裝置的集成度，同時(shí)也可以消除對(duì)第二芯片6的尺寸限制，增加芯片類別混合的靈活性。
[0053]所述隔層基板5的上表面分別設(shè)有第二綁線焊盤9以及第三粘貼層，所述的第三粘貼層也為膠膜層。所述的第二芯片6設(shè)置在第三粘貼層的上表面。
[0054]所述第一綁線焊盤7通過金線4進(jìn)而與第一芯片I進(jìn)行連接，所述第一芯片I通過金線4進(jìn)而與第二綁線焊盤9進(jìn)行連接，所述第二綁線焊盤9通過金線4進(jìn)而與第二芯片6進(jìn)行連接。另外，根據(jù)載體基板3內(nèi)部電路的不同設(shè)計(jì)，所述第二芯片6也可通過金線4進(jìn)而與載體基板3上的第一綁線焊盤7進(jìn)行連接。[0055]優(yōu)選地，所述隔層基板5內(nèi)部所布局的線路，該線路與隔層基板5邊緣之間的距離大于0.1_，這樣能夠防止切割時(shí)會(huì)露出線路，從而避免在塑封之后造成與金線4短路風(fēng)險(xiǎn)，使電路失效。
[0056]優(yōu)選地，所述第二芯片6的邊緣與第二綁線焊盤9，兩者之間的距離為0.1mm至
2.5_，這樣能有效地穩(wěn)固線型。
[0057]優(yōu)選地，所述第三粘貼層的面積與第二芯片6的面積相等。
[0058]以上是對(duì)本實(shí)用新型的較佳實(shí)施進(jìn)行了具體說明，但本實(shí)用新型創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實(shí)用新型精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
【權(quán)利要求】
1.一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:其包括載體基板和金線，所述載體基板的下表面設(shè)有引腳焊球，所述載體基板的上表面分別設(shè)有第一綁線焊盤以及第一粘貼層，所述第一粘貼層的上表面設(shè)有第一芯片，所述第一芯片的上表面設(shè)有第二粘貼層，所述第二粘貼層的上表面設(shè)有用于實(shí)現(xiàn)芯片之間互連與隔離的隔層基板，所述隔層基板的上表面分別設(shè)有第二綁線焊盤以及第三粘貼層，所述第三粘貼層的上表面設(shè)有第二芯片； 所述第一綁線焊盤通過金線進(jìn)而與第一芯片進(jìn)行連接，所述第一芯片通過金線進(jìn)而與第二綁線焊盤進(jìn)行連接，所述第二綁線焊盤通過金線進(jìn)而與第二芯片進(jìn)行連接。
2.根據(jù)權(quán)利要求1所述一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:所述的第二芯片通過金線進(jìn)而與第一綁線焊盤進(jìn)行連接。
3.根據(jù)權(quán)利要求1所述一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:所述載體基板的上表面還設(shè)有銅層，而所述的第一粘貼層設(shè)置在銅層的上表面。
4.根據(jù)權(quán)利要求1所述一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:所述載體基板的上表面還設(shè)有油墨層，而所述的第一粘貼層設(shè)置在油墨層的上表面。
5.根據(jù)權(quán)利要求3所述一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:所述的銅層上設(shè)有過孔。
6.根據(jù)權(quán)利要求1所述一種基于半導(dǎo)體基板的3D封裝裝置，其特征在于:所述的第一粘貼層、第二粘貼層以及第三粘貼層均為銀膠層、樹脂膠層或膠膜層。
【文檔編號(hào)】H01L23/31GK203774282SQ201420051411
【公開日】2014年8月13日 申請(qǐng)日期:2014年1月26日 優(yōu)先權(quán)日:2014年1月26日
【發(fā)明者】袁正紅, 潘計(jì)劃, 毛忠宇 申請(qǐng)人:深圳市興森快捷電路科技股份有限公司, 廣州興森快捷電路科技有限公司, 宜興硅谷電子科技有限公司