一種低溫多晶硅薄膜晶體管陣列基板、顯示裝置制造方法
【專利摘要】本實(shí)用新型涉及一種低溫多晶硅薄膜晶體管陣列基板和顯示裝置。該陣列基板，包括：基板；設(shè)置在所述基板上的多晶硅有源層；設(shè)置在所述有源層上的第一絕緣層；設(shè)置在所述第一絕緣層上的多個(gè)柵極和柵線；設(shè)置在所述柵極上的第二絕緣層；設(shè)置在所述第二絕緣層上的源極、漏極和數(shù)據(jù)線；以及與所述漏極電連接的像素電極；所述源極覆蓋所述多個(gè)柵極。將柵極多柵結(jié)構(gòu)集成在源極線正下方，不但減小了漏電流，還提高了面板的開口率。
【專利說明】—種低溫多晶硅薄膜晶體管陣列基板、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種陣列基板和顯示裝置。
【背景技術(shù)】
[0002]在顯示【技術(shù)領(lǐng)域】，非晶娃(α -Si)技術(shù)和低溫多晶娃(Low TemperaturePoly-silicon，簡稱:LTPS)技術(shù)應(yīng)用較為廣泛。其中，隨著顯示技術(shù)的發(fā)展，LTPS技術(shù)憑借其高效能和高清晰的特點(diǎn)，得到了越來越廣泛的應(yīng)用。
[0003]對于LTPS結(jié)構(gòu)，漏電流的大小是一個(gè)重要指標(biāo)。漏電流過大造成驅(qū)動(dòng)電壓無法保持，會(huì)出現(xiàn)顯示方面的不良。目前，減小LTPS漏電流的方法是采用雙柵或多柵結(jié)構(gòu)，例如圖1所示的雙柵結(jié)構(gòu)。雖然通過采用多個(gè)柵極，能夠有效降低溝道中的電場分布，減少熱載流子效應(yīng)并抑制泄漏電流。但是柵極一般采用導(dǎo)電性能較好的金屬材料，例如鑰或鑰鋁合金等，這些材料本身不透光。所以采用雙柵或多柵結(jié)構(gòu)不利于開口率的提高。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型提供一種低溫多晶硅薄膜晶體管陣列基板和顯示裝置，不但降低了漏電流的產(chǎn)生，還提高了面板的開口率。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種低溫多晶硅薄膜晶體管陣列基板，包括:基板；設(shè)置在所述基板上的多晶硅有源層；設(shè)置在所述有源層上的第一絕緣層；設(shè)置在所述第一絕緣層上的多個(gè)柵極和柵線；設(shè)置在所述柵極上的第二絕緣層；設(shè)置在所述第二絕緣層上的源極、漏極和數(shù)據(jù)線；以及與所述漏極電連接的像素電極；所述源極覆蓋所述多個(gè)柵極。
[0006]優(yōu)選的，所述陣列基板的有源層下方還設(shè)置有緩沖層。
[0007]優(yōu)選的，所述陣列基板的多個(gè)柵極為2至5個(gè)。
[0008]優(yōu)選的，所述陣列基板還包括與所述像素電極同層設(shè)置的公共電極。
[0009]優(yōu)選的，所述陣列基板還包括設(shè)置在所述像素電極上方的第三絕緣層，以及設(shè)置在所述第三絕緣層上的狹縫狀公共電極。
[0010]優(yōu)選的，所述陣列基板的第二絕緣層為樹脂材料。
[0011]優(yōu)選的，所述第二絕緣層的厚度為1.5-2.0 μ m。
[0012]本實(shí)用新型提供一種顯示裝置，包括上述的低溫多晶硅薄膜晶體管陣列基板。
[0013]本實(shí)用新型具有以下有益效果:將柵極多柵結(jié)構(gòu)集成在源極線正下方，不但提高了面板的開口率，還減小了漏電流。在柵極和源漏極之間增加介電常數(shù)小的樹脂層，避免了因柵極與源極信號(hào)線重疊產(chǎn)生的耦合電容，從而降低了漏電流的產(chǎn)生。
【專利附圖】
【附圖說明】
[0014]圖1是現(xiàn)有技術(shù)中雙柵結(jié)構(gòu)陣列基板的平面圖；
[0015]圖2A是本實(shí)用新型陣列基板第一實(shí)施例的平面圖；
[0016]圖2B是圖2A中A-B向的剖面圖；
[0017]圖3A是本實(shí)用新型陣列基板第一實(shí)施例第一次構(gòu)圖工藝的平面圖；
[0018]圖3B是圖2A中A-B向的剖面圖；
[0019]圖4A是本實(shí)用新型陣列基板第一實(shí)施例第二次構(gòu)圖工藝的平面圖；
[0020]圖4B是圖3A中A-B向的剖面圖；
[0021]圖5A是本實(shí)用新型陣列基板第一實(shí)施例第三次構(gòu)圖工藝的平面圖；
[0022]圖5B是圖4A中A-B向的剖面圖；
[0023]圖6A是本實(shí)用新型陣列基板第一實(shí)施例第四次構(gòu)圖工藝的平面圖；
[0024]圖6B是圖4A中A-B向的剖面圖；
[0025]圖7A是本實(shí)用新型陣列基板第一實(shí)施例第五次構(gòu)圖工藝的平面圖；
[0026]圖7B是圖6A中A-B向的剖面圖；
[0027]圖8A是本實(shí)用新型陣列基板第一實(shí)施例第六次構(gòu)圖工藝的平面圖；
[0028]圖8B是圖7A中A-B向的剖面圖；
[0029]圖9A是本實(shí)用新型陣列基板第一實(shí)施例第七次構(gòu)圖工藝的平面圖；
[0030]圖9B是圖8A中A-B向的剖面圖。
[0031]附圖標(biāo)識(shí)說明:
[0032]1.基板；2.有源層；3.第一絕緣層；4.第二絕緣層；5.源極；6.漏極；7.柵極；
8.像素電極；9.第三絕緣層；10.公共電極
【具體實(shí)施方式】
[0033]為使本領(lǐng)域的技術(shù)人員更好地理解本實(shí)用新型的技術(shù)方案，下面結(jié)合附圖對本實(shí)用新型提供的陣列基板和顯示裝置進(jìn)行詳細(xì)描述。
[0034]實(shí)施例一:
[0035]實(shí)施例一提供了一種低溫多晶硅薄膜晶體管陣列基板。如圖2A和2B所示，其中圖2A為實(shí)施例一陣列基板的俯視圖，圖2B為圖2A沿A-B方向的剖面圖。實(shí)施例一的陣列基板包括:基板I ;設(shè)置在基板I上的多晶硅有源層2 ;設(shè)置在有源層2上的第一絕緣層3 ；設(shè)置在第一絕緣層3上的多個(gè)柵極7和柵線；設(shè)置在柵極7上的第二絕緣層4 ;設(shè)置在第二絕緣層4上的源極5、漏極6和數(shù)據(jù)線以及與所述漏極6電連接的像素電極8 ;所述源極5覆蓋所述多個(gè)柵極7。
[0036]如圖2B所示，所述多個(gè)柵極為3個(gè)。將柵極多柵結(jié)構(gòu)集成在源極線正下方，提高了面板的開口率。
[0037]在本實(shí)施例的陣列基板還包括設(shè)置在所述像素電極8上方的第三絕緣層9，以及設(shè)置在所述第三絕緣層9上的狹縫狀公共電極10。
[0038]其中，所述像素電極8和公共電極10均采用氧化銦鎵鋅、氧化銦鋅(Indium ZincOxide,簡稱ΙΖ0)、氧化銦錫(Indium Tin Oxide,簡稱ITO)、氧化銦鎵錫中的至少一種形成。
[0039]其中，所述第一絕緣層3、第二絕緣層4、第三絕緣層9可以采用硅氧化物、硅氮化物、鉿氧化物或鋁氧化物中的至少一種形成；所述柵極7、源極5和漏極6可以均采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦或銅中的至少一種形成；所述有源層2采用低溫多晶硅材料形成。
[0040]如圖3-9所示，上述的陣列基板采用以下制備方法制備:
[0041]步驟S1:在基板上沉積非晶硅薄膜，將非晶硅轉(zhuǎn)變成低溫多晶硅，通過構(gòu)圖工藝形成包括有源層2的圖形。
[0042]在本步驟中，如圖3A和3B所示，在所述基板I上使用化學(xué)氣相沉積(CVD)方法沉積非晶硅層。優(yōu)選地，采用準(zhǔn)分子激光退火(ELA)方法將非晶硅晶化為低溫多晶硅；然后進(jìn)行光刻及刻蝕步驟形成所需要的所述圖形化低溫多晶硅層。
[0043]步驟S2:在完成步驟SI的基板上形成第一絕緣層3的圖形。
[0044]在本步驟中，如圖4A和4B所示，在完成步驟SI的基板I上采用化學(xué)氣相沉積(Chemical Vapor Deposit1n,簡稱CVD)法形成第一絕緣層3,第一絕緣層3的厚度范圍為
1000A-6000 A。第一絕緣層3 —般采用透明材料(硅氧化物、硅氮化物、鉿氧化物或鋁氧化物)形成。
[0045]步驟S3:在完成步驟S2的基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵極7和柵線的圖形。
[0046]在本步驟中，如圖4A和4B所示，在完成步驟S2的基板I上形成柵極金屬薄膜，金屬薄膜可采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦或銅中的至少一種，通過構(gòu)圖工藝形成包括柵極7和柵線的圖形，所述柵極7和所述柵線相連。以柵極7為掩膜板，對有源層進(jìn)行摻雜。所述柵極為三柵極或多柵極圖案，呈梳狀分布，多柵結(jié)構(gòu)集成在源極線正下方。
[0047]其中，形成金屬薄膜采用沉積法、濺射法或熱蒸發(fā)法，金屬薄膜的厚度范圍為
1000A-7000 A。在所述構(gòu)圖工藝中，先在金屬薄膜上涂覆一層光刻膠，采用掩膜板對所述光刻膠進(jìn)行曝光、顯影、刻蝕、剝離，以形成包括柵極7和柵線的圖形。
[0048]將多柵結(jié)構(gòu)集成在源極信號(hào)線正下方，不但降低了漏電流的產(chǎn)生，還提高了面板的開口率。
[0049]步驟S4:在完成步驟S3的基板上旋轉(zhuǎn)涂覆一層大概3 μ m樹脂層，形成第二絕緣層4。通過構(gòu)圖工藝在第一絕緣層3和第二絕緣層4上形成過孔。
[0050]在本步驟中，如圖5A和5B所示，在完成步驟S3的基板I采用旋轉(zhuǎn)涂覆的方法涂覆一層樹脂層，形成第二絕緣層4。通過構(gòu)圖工藝在第一絕緣層3和第二絕緣層4上形成過孔。
[0051]在柵極7和源漏極之間增加介電常數(shù)小的樹脂層，避免了因柵極與源極信號(hào)線重疊產(chǎn)生的耦合電容。
[0052]步驟S5:在完成步驟S4的基板上沉積源漏金屬薄膜，通過構(gòu)圖工藝形成包括源極5和漏極6的圖形。
[0053]在本步驟中，如圖6A和6B所示，在完成步驟S4的基板I上形成金屬薄膜，通過構(gòu)圖工藝形成包括源極5、漏極6和數(shù)據(jù)線的圖形，所述源極5和漏極6位于第二絕緣層4的上方兩側(cè)，通過第二絕緣層4和第一絕緣層3的過孔與有源層2摻雜區(qū)相連。
[0054]其中，形成金屬薄膜采用沉積法、濺射法或熱蒸發(fā)法。在所述構(gòu)圖工藝中，先在金屬薄膜上涂覆一層光刻膠，采用掩膜板對所述光刻膠進(jìn)行曝光、顯影、刻蝕、剝離，以形成包括源極5、漏極6和數(shù)據(jù)線的圖形。金屬薄膜可采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦或銅中的至少一種。
[0055]步驟S6:在完成步驟S5的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素電極8的圖形，所述像素電極8與所述漏極6電連接。
[0056]在本步驟中，如圖7A和7B所示，在完成步驟S5的基板上形成像素電極膜，通過構(gòu)圖工藝形成包括像素電極8的圖形。所述像素電極8位于漏極6和第二絕緣層4的上方，所述像素電極8與所述漏極6電連接。
[0057]其中，形成像素電極薄膜采用化學(xué)氣相沉積法、濺射法或熱蒸發(fā)法，像素電極薄膜的厚度范圍為100 A -1000 A。在所述構(gòu)圖工藝中，先在像素電極薄膜上涂覆一層光刻膠，采用掩膜板對所述光刻膠進(jìn)行曝光、顯影、刻蝕、剝離，以形成像素電極8的圖形。
[0058]步驟S7:在完成步驟S6的基板上沉積第三絕緣層9，通過構(gòu)圖工藝形成過孔。
[0059]在本步驟中，如圖8A和SB所示，在完成步驟S6的基板I上形成鈍化層薄膜，通過構(gòu)圖工藝形成第三絕緣層9 (PVX)圖形，所述第三絕緣層9圖形覆蓋所述源極5、漏極6和像素電極8。
[0060]其中，形成第三絕緣層9薄膜采用沉積法、濺射法或熱蒸發(fā)法，鈍化層薄膜的厚度范圍為1000A-6000 A。在所述構(gòu)圖工藝中，先在第三絕緣層9薄膜上涂覆一層光刻膠，
采用掩膜板對所述光刻膠進(jìn)行曝光、顯影、刻蝕、剝離，以形成包括第三絕緣層9和過孔的圖形。與第一絕緣層3類似，第三絕緣層9 一般采用透明材料(硅氧化物、硅氮化物、鉿氧化物或鋁氧化物)形成。
[0061]此時(shí)，第三絕緣層9形成在數(shù)據(jù)線、源極5和漏極6的上方并延伸至陣列基板的外圍引線區(qū)域，在陣列基板的外圍引線區(qū)域設(shè)置有數(shù)據(jù)線驅(qū)動(dòng)信號(hào)引入電極，第三絕緣層9在對應(yīng)數(shù)據(jù)線驅(qū)動(dòng)信號(hào)引入電極的位置開設(shè)有過孔，所述數(shù)據(jù)線與數(shù)據(jù)線驅(qū)動(dòng)信號(hào)引入電極通過過孔綁定在一起。
[0062]步驟S8:在完成步驟S7的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括公共電極10的圖形。
[0063]在本步驟中，如圖9A和9B所示，在完成步驟S7的基板I上形成公共電極薄膜，通過構(gòu)圖工藝在第三絕緣層9上方形成包括公共電極10的圖形。其中，形成公共電極薄膜采用沉積法、濺射法或熱蒸發(fā)法。在所述構(gòu)圖工藝中，先在公共電極薄膜上涂覆一層光刻膠，采用掩膜板對所述光刻膠進(jìn)行曝光、顯影、刻蝕、剝離，以形成包括公共電極10的圖形。公共電極10為呈梳狀分布的狹縫電極。
[0064]在上述陣列基板的制備方法中，在形成各層結(jié)構(gòu)時(shí)，還可以通過使用半色調(diào)或灰色調(diào)掩膜板等方式來減少構(gòu)圖工藝的次數(shù)，在此不再一一贅述，最終形成陣列基板，如圖2所示。
[0065]實(shí)施例二
[0066]本實(shí)施例提供的低溫多晶硅薄膜晶體管陣列基板與實(shí)施例一類似，其區(qū)別之處在于:本實(shí)施例的陣列基板包含的多個(gè)柵極7為2個(gè)。當(dāng)然，本領(lǐng)域技術(shù)人員根據(jù)需要也可以選擇采用4個(gè)柵極或5個(gè)柵極。
[0067]本實(shí)施例的陣列基板的制備方法與實(shí)施例一中的陣列基板的制備方法類似，在此不再一一贅述。
[0068]實(shí)施例三
[0069]本實(shí)施例提供的低溫多晶硅薄膜晶體管陣列基板與實(shí)施例一類似，其區(qū)別之處在于:所述有源層2下方還設(shè)置有緩沖層。
[0070]本實(shí)施例的陣列基板的制備方法與實(shí)施例一中的陣列基板的制備方法類似，在此不再一一贅述。
[0071]實(shí)施例四
[0072]本實(shí)施例提供的低溫多晶硅薄膜晶體管陣列基板與實(shí)施例一類似，其區(qū)別之處在于:本實(shí)施例的陣列基板的公共電極與像素電極設(shè)置在同一層，形成IPS的結(jié)構(gòu)。
[0073]本實(shí)施例的陣列基板的制備方法與實(shí)施例一中的陣列基板的制備方法類似，在此不再一一贅述。
[0074]實(shí)施例五
[0075]本實(shí)施例提供的低溫多晶硅薄膜晶體管陣列基板與實(shí)施例一類似，其區(qū)別之處在于:本實(shí)施例所述的陣列基板包括的第二絕緣層4為樹脂材料。樹脂材料包括聚甲基丙烯酸甲酯和感光劑。第二絕緣層4的厚度為1.5-2.0ym0
[0076]本實(shí)施例的陣列基板的制備方法與實(shí)施例一中的陣列基板的制備方法類似，在此不再一一贅述。
[0077]本實(shí)用新型實(shí)施例還提供了一種顯示裝置，其包括上述任意一種陣列基板。所述顯示裝置可以為:液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0078]可以理解的是，以上實(shí)施方式僅僅是為了說明本實(shí)用新型的原理而采用的示例性實(shí)施方式，然而本實(shí)用新型并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本實(shí)用新型的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種低溫多晶硅薄膜晶體管陣列基板，包括:基板；設(shè)置在所述基板上的多晶硅有源層；設(shè)置在所述有源層上的第一絕緣層；設(shè)置在所述第一絕緣層上的多個(gè)柵極和柵線；設(shè)置在所述柵極上的第二絕緣層；設(shè)置在所述第二絕緣層上的源極、漏極和數(shù)據(jù)線以及與所述漏極電連接的像素電極；其特征在于:所述源極覆蓋所述多個(gè)柵極。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于:所述有源層下方還設(shè)置有緩沖層。
3.根據(jù)權(quán)利要求1或2所述的陣列基板，其特征在于:所述多個(gè)柵極為2至5個(gè)。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于:還包括與所述像素電極同層設(shè)置的公共電極。
5.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于:還包括設(shè)置在所述像素電極上方的第三絕緣層，以及設(shè)置在所述第三絕緣層上的狹縫狀公共電極。
6.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于:還包括與所述柵極同層設(shè)置的公共電極。
7.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于:所述第二絕緣層為樹脂材料。
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于:所述第二絕緣層的厚度為1.5-2.0 μ m0
9.一種顯示裝置，其特征在于，包括權(quán)利要求1至8任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】H01L21/77GK204029807SQ201420357600
【公開日】2014年12月17日 申請日期:2014年6月30日 優(yōu)先權(quán)日:2014年6月30日
【發(fā)明者】張家祥, 姜曉輝, 閻長江 申請人:京東方科技集團(tuán)股份有限公司, 北京京東方光電科技有限公司