一種具有自補(bǔ)償背封層的半導(dǎo)體襯底的制作方法
【專利摘要】本實(shí)用新型公開了一種具有自補(bǔ)償背封層的半導(dǎo)體襯底。該襯底包括：具有第一摻雜濃度的第一導(dǎo)電類型的基片；位于所述基片的下表面和側(cè)壁上具有第二摻雜濃度的第二導(dǎo)電類型的補(bǔ)償層，第二導(dǎo)電類型不同于第一導(dǎo)電類型；位于所述補(bǔ)償層外覆蓋所述基片下表面和至少部分側(cè)壁的氧化硅層；和位于所述氧化硅層外的本征多晶硅層。根據(jù)本實(shí)用新型的半導(dǎo)體襯底解決了背面自摻雜效應(yīng)和邊緣效應(yīng)引起輕摻雜外延氣氛反型，從而導(dǎo)致片內(nèi)邊緣或整片生長(zhǎng)成同型外延的問(wèn)題。采用本實(shí)用新型的自補(bǔ)償背封工藝，即使是用常壓外延爐滿爐生長(zhǎng)，仍能保證外延參數(shù)滿足產(chǎn)品要求。
【專利說(shuō)明】一種具有自補(bǔ)償背封層的半導(dǎo)體襯底

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體微電子【技術(shù)領(lǐng)域】，具體地說(shuō)，本實(shí)用新型涉及硅基半導(dǎo)體器件和集成電路。

【背景技術(shù)】
[0002]隨著硅基半導(dǎo)體技術(shù)的發(fā)展，具有特定功能的分立器件、集成電路芯片和MOS器件等半導(dǎo)體器件的種類越來(lái)越多。各類器件對(duì)襯底及外延層的厚度和濃度的要求越來(lái)越高。例如一些特殊器件需要在重?fù)诫s襯底例如電阻率小于0.01 Ω.Cm的P型或N型襯底上加工輕摻雜反型外延層。眾所周知，在重?fù)诫s襯底上生長(zhǎng)電阻率高而且均勻性好的相同導(dǎo)電類型外延層是有一定難度的，若生長(zhǎng)相反導(dǎo)電類型的外延層，其難度則更高。此時(shí)若使用常規(guī)的常壓外延制作方法，外延生長(zhǎng)時(shí)的高溫會(huì)使重?fù)诫s襯底中的活潑雜質(zhì)離子，如硼、磷，從該襯底的下表面和側(cè)壁逃逸到輕摻雜的外延生長(zhǎng)氣氛中，逃逸出的雜質(zhì)離子可造成局部甚至整體外延生長(zhǎng)氣氛異常反型，也勢(shì)必造成所生長(zhǎng)的外延層質(zhì)量失控，最終造成器件的成品率和性能的下降。例如，圖1示出現(xiàn)有技術(shù)下在重?fù)诫sP型襯底上進(jìn)行銻注入埋層后，使用常壓外延工藝生長(zhǎng)輕摻雜N型外延層的SRP測(cè)試曲線，受自摻雜效應(yīng)影響，輕摻雜N型外延層已完全反型成為P型。
[0003]在使用常壓外延來(lái)生長(zhǎng)輕摻雜外延層的情況下，如果既未對(duì)重?fù)诫s襯底片做任何處理，又未使用特殊外延工藝，即使單片加工，上述自摻雜效應(yīng)和襯底的邊緣效應(yīng)將會(huì)導(dǎo)致外延氣氛失控并進(jìn)而導(dǎo)致所生長(zhǎng)的外延層質(zhì)量失控。生長(zhǎng)輕摻雜反型外延時(shí)甚至?xí)霈F(xiàn)外延氣氛被襯底析出的雜質(zhì)反型，導(dǎo)致襯底邊緣或整個(gè)襯底生長(zhǎng)成同型外延的情況。
[0004]本領(lǐng)域技術(shù)人員通常只能采用不活潑雜質(zhì)類型的襯底或采用復(fù)雜的外延生長(zhǎng)方法來(lái)解決上述問(wèn)題。不活潑雜質(zhì)類型的襯底，N型可以選擇銻襯底(Sb-Sub)，但其電阻率一般很難做到小于0.01 Ω._，無(wú)法滿足部分器件對(duì)襯底電阻率的要求。P型雜質(zhì)則幾乎沒(méi)有可選擇的余地，只能使用硼(B)。由于硼(B)屬于活潑的雜質(zhì)類型，當(dāng)使用硼襯底(B-Sub)時(shí)，上述自摻雜現(xiàn)象將極難控制。
[0005]已知一些復(fù)雜的外延方法，包括如預(yù)通工藝和包硅吸雜工藝等的方法來(lái)解決上述技術(shù)問(wèn)題。下面以在P型重?fù)诫s襯底上生長(zhǎng)N型輕摻雜外延層為例，具體描述現(xiàn)有的外延生長(zhǎng)方法。
[0006]在外延反應(yīng)器腔室溫度達(dá)到1000?1150°C時(shí)，通入流量為10?30L/min的HCl氣體，對(duì)腔室和基座進(jìn)行氣體腐蝕，以降低氣體腐蝕雜質(zhì)在外延反應(yīng)器內(nèi)的濃度。排除該氣體腐蝕反應(yīng)氣體后，在反應(yīng)腔室和基座上淀積I?1ym的本征硅層。該本征硅層將用于吸收在隨后外延生長(zhǎng)過(guò)程中從襯底析出的高濃度雜質(zhì)離子。隨后通過(guò)在P型重?fù)诫s襯底的表面和邊緣生長(zhǎng)第一外延薄層，該第一外延薄層為本征的或?yàn)榕cN型的外延層一致的高濃度外延層，對(duì)襯底表面和邊緣進(jìn)行包封?？刂圃摰谝槐拥纳L(zhǎng)溫度為1100?1150°C、生長(zhǎng)速率為0.5?2 μ m/min,以期達(dá)到理想的包封效果。隨后可在得到的第一外延薄層上生長(zhǎng)N型的第二外延層得到輕摻雜反型外延層，完成外延層的制作。上述工藝方法因?yàn)榘藢?duì)反應(yīng)腔室的腐蝕和淀積本征硅層以及生長(zhǎng)第一外延薄層而非常復(fù)雜，且可能在得到的結(jié)構(gòu)中引入“Spike”亮點(diǎn)缺陷，影響外延質(zhì)量，很難實(shí)現(xiàn)批量連續(xù)生長(zhǎng)。
[0007]因?yàn)樯鲜鲈?，本領(lǐng)域技術(shù)人員普遍放棄使用常壓外延生長(zhǎng)方法，而采用單片減壓氣相外延爐進(jìn)行生長(zhǎng)。在減壓外延生長(zhǎng)中，為了使反應(yīng)室內(nèi)成為低壓環(huán)境，采用利用油擴(kuò)散泵的真空泵抽取反應(yīng)室內(nèi)的氣體，且減壓外延爐一次只能加工一片，因而這種方法存在設(shè)備成本高、效率低和工藝參數(shù)難于控制的問(wèn)題。
[0008]因此，需要一種制備工藝簡(jiǎn)單、可量產(chǎn)、低成本的獲得高質(zhì)量外延層的半導(dǎo)體襯
。
實(shí)用新型內(nèi)容
[0009]本實(shí)用新型的目的是提供一種具有自補(bǔ)償背封層的襯底，以解決襯底背面自摻雜效應(yīng)和邊緣效應(yīng)引起輕摻雜外延氣氛反型，從而導(dǎo)致片內(nèi)邊緣或整片襯底生長(zhǎng)成同型外延層的問(wèn)題。
[0010]為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用下述技術(shù)方案:
[0011 ] 在襯底加工階段，在襯底上外延生長(zhǎng)外延層前在基片表面制作自補(bǔ)償背封層。
[0012]優(yōu)選地，使用擴(kuò)散爐熱氧化的工藝方法在具有第一導(dǎo)電類型的重?fù)诫s半導(dǎo)體基片表面，包括正面、背面、側(cè)壁生長(zhǎng)均勻厚度的氧化物。本領(lǐng)域技術(shù)人員可根據(jù)具體需要，選擇對(duì)基片進(jìn)行初始氧化得到氧化物的方法或利用在重?fù)诫s基片上加工埋層區(qū)后退火時(shí)生成的氧化物層，該氧化物層將作為制作補(bǔ)償層時(shí)的掩蔽層。
[0013]優(yōu)選地，所述氧化物層的厚度范圍應(yīng)為4000人?2μηι。
[0014]優(yōu)選地，使用光刻膠掩蔽正面對(duì)覆蓋有氧化物層的半導(dǎo)體基片進(jìn)行濕刻蝕，得到基片上表面覆蓋有氧化物的基片結(jié)構(gòu)。
[0015]優(yōu)選地，使用配比HF酸或BOE腐蝕液濕法去除位于基片下表面和側(cè)壁的氧化層。
[0016]優(yōu)選地，在腐蝕步驟后對(duì)光刻膠掩蔽層進(jìn)行剝離。
[0017]優(yōu)選地，以位于基片上表面的氧化物層作為掩膜，使用擴(kuò)散爐對(duì)重?fù)诫s基片的側(cè)壁和下表面進(jìn)行第二導(dǎo)電類型摻雜。
[0018]優(yōu)選地，使用擴(kuò)散爐對(duì)第二導(dǎo)電類型雜質(zhì)在900?1100°C進(jìn)行退火，以形成補(bǔ)償層，同時(shí)在側(cè)壁和背面生長(zhǎng)一定厚度的氧化物層。
[0019]優(yōu)選地，該補(bǔ)償層摻雜濃度應(yīng)略高于重?fù)诫s襯底的摻雜濃度，以保證外延過(guò)程中少量析出的第二導(dǎo)電類型雜質(zhì)濃度高于第一導(dǎo)電類型雜質(zhì)濃度。優(yōu)選地，半導(dǎo)體基片為電阻率為0.004-0.006 Ω.Cm的P型重?fù)诫s的硅基片，其摻雜濃度約為2 X 1019cm_3，所選N型補(bǔ)償層濃度應(yīng)大于2 X 119CnT3。
[0020]優(yōu)選地，所述氧化物層被用作氧化物掩蔽層，其厚度范圍優(yōu)選為6000人?2μηι。
[0021]優(yōu)選地，使用低壓化學(xué)氣相淀積LPCVD工藝在氧化物掩蔽層表面，包括上表面、下表面和側(cè)壁生長(zhǎng)均勻厚度的本征多晶娃掩蔽層。
[0022]優(yōu)選地，所述本征多晶硅掩蔽層的厚度范圍為4000Α?2μιη。
[0023]優(yōu)選地，使用等離子干法刻蝕工藝去除所述本征多晶硅層。
[0024]優(yōu)選地，使用配比HF酸或BOE腐蝕液濕法去除位于上表面的氧化物層。
[0025]至此，所述自補(bǔ)償背封層制作完畢。該自補(bǔ)償背封層包括位于重?fù)诫s基片邊緣側(cè)壁和下表面保留下的氧化物掩蔽層和本征多晶硅掩蔽層。所述自補(bǔ)償背封層進(jìn)一步包括位于重?fù)诫s基片邊緣和下表面的具有第二導(dǎo)電類型的自補(bǔ)償層。
[0026]優(yōu)選地，使用常壓外延爐在襯底的上表面上生長(zhǎng)第二導(dǎo)電類型的輕摻雜外延層。
[0027]可選地，使用減壓外延爐在襯底的上表面上生長(zhǎng)第二導(dǎo)電類型的輕摻雜外延層。
[0028]本實(shí)用新型提供一種具有自補(bǔ)償背封層的半導(dǎo)體襯底，包括:
[0029]具有第一摻雜濃度的第一導(dǎo)電類型的半導(dǎo)體基片；
[0030]位于所述基片的下表面和側(cè)壁上具有第二摻雜濃度的第二導(dǎo)電類型的補(bǔ)償層，第二導(dǎo)電類型不同于第一導(dǎo)電類型；
[0031]位于所述補(bǔ)償層外覆蓋所述基片下表面和至少部分側(cè)壁的氧化物層；
[0032]位于所述氧化硅層外的本征多晶硅層。
[0033]優(yōu)選地，所述第二摻雜濃度大于所述第一摻雜濃度。
[0034]優(yōu)選地，第一摻雜濃度約為2X 1019cm_3，第二摻雜濃度大于2X 1019cm_3。
[0035]優(yōu)選地，所述基片中包括第一導(dǎo)電類型或第二導(dǎo)電類型的埋層區(qū)。
[0036]優(yōu)選地，所述氧化硅層的厚度為6000A?2μηι。
[0037]優(yōu)選地，所述本征多晶硅層的厚度為4000Α?2μι.η。
[0038]優(yōu)選地，所述第一導(dǎo)電類型是N型，第二導(dǎo)電類型是P型；或者所述第一導(dǎo)電類型是P型，第二導(dǎo)電類型是N型。
[0039]優(yōu)選地，所述半導(dǎo)體基片是硅基片，所述氧化物是氧化硅。
[0040]本實(shí)用新型公開了一種制作簡(jiǎn)單、可量產(chǎn)、低成本、高效率的自補(bǔ)償背封工藝。采用該工藝方法制作的自補(bǔ)償背封層襯底，即使是用常壓外延爐滿爐生長(zhǎng)，仍可保證外延參數(shù)滿足產(chǎn)品要求。
[0041]本實(shí)用新型的有益效果如下:
[0042]使用本實(shí)用新型的自補(bǔ)償背封層工藝，為選用重?fù)诫s襯底制作特殊功能要求的半導(dǎo)體器件提供了可能性，并可顯著提高重?fù)诫s襯底生長(zhǎng)反型輕摻雜外延層的質(zhì)量和效率。
[0043]經(jīng)過(guò)驗(yàn)證，采用本實(shí)用新型的自補(bǔ)償背封層工藝，重?fù)诫s襯底的電阻率和在該重?fù)诫s襯底上得到的反型輕摻雜外延層的電阻率可相差3-5個(gè)數(shù)量級(jí)。以襯底選用
0.004-0.006 Ω.cm的重?fù)诫sP型襯底，在其上進(jìn)行銻注入形成N型埋層區(qū)為例，若采用現(xiàn)有技術(shù)的常壓外延工藝單片制作厚度設(shè)計(jì)要求為7.5 μ m、電阻率設(shè)計(jì)要求為5.5 Ω.Cm的輕摻雜N型外延層，由于自摻雜效應(yīng)影響，加工完成時(shí)，正面的N型完全反型成了 P型，如圖
1。相反，采用了根據(jù)本實(shí)用新型自補(bǔ)償背封工藝的方法步驟，當(dāng)在同樣的襯底上生長(zhǎng)濃度為2 X 119CnT3的N型補(bǔ)償層時(shí)，滿爐加工，N型電阻率仍可較容易的控制在5.5±0.5Ω -cm范圍內(nèi)，自摻雜效應(yīng)得到有效抑制，外延電阻率均勻、一致，如圖2?？梢?jiàn)，根據(jù)本實(shí)用新型的自補(bǔ)償背封層和包括該背封層的襯底對(duì)于抑制重?fù)诫s基片自摻雜效應(yīng)來(lái)說(shuō)，效果非常明顯。

【專利附圖】

【附圖說(shuō)明】
[0044]圖1示出現(xiàn)有技術(shù)下輕摻雜外延層被反型的襯底結(jié)構(gòu)的SRP測(cè)試曲線。
[0045]圖2示出根據(jù)本實(shí)用新型得到的重?fù)诫sP型襯底上輕摻雜N型外延層的襯底結(jié)構(gòu)SRP測(cè)試曲線。
[0046]圖3?圖13示出根據(jù)本實(shí)用新型優(yōu)選實(shí)施例的方法步驟流程圖。
[0047]以上各附圖中標(biāo)記說(shuō)明如下:
[0048]1:本征多晶硅掩蔽層
[0049]2:氧化硅掩蔽層
[0050]3:重?fù)诫s基片
[0051]4:補(bǔ)償層/自補(bǔ)償層
[0052]5:埋層區(qū)
[0053]6:反型輕摻雜外延層
[0054]7:氧化硅層
[0055]8:光刻膠層

【具體實(shí)施方式】
[0056]為了更清楚地說(shuō)明本實(shí)用新型，下面結(jié)合優(yōu)選實(shí)施例和附圖對(duì)本實(shí)用新型做進(jìn)一步的說(shuō)明。附圖中相似的部件以相同的附圖標(biāo)記進(jìn)行表示。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，下面所具體描述的內(nèi)容是說(shuō)明性的而非限制性的，不應(yīng)以此限制本實(shí)用新型的保護(hù)范圍。
[0057]圖3?13示出了一種根據(jù)本實(shí)用新型優(yōu)選實(shí)施例的在基片加工階段形成自補(bǔ)償背封襯底并生長(zhǎng)外延層的方法步驟流程圖。
[0058]提供具有第一導(dǎo)電類型的電阻率小于0.01 Ω.cm的重?fù)诫s硅基片3，如圖3所示。本實(shí)施例中第一導(dǎo)電類型為P型，雜質(zhì)為硼(B)，該P(yáng)型摻雜基片的電阻率為
0.004-0.006 Ω.Cm,其摻雜濃度約為 2 X 11W0
[0059]作為一個(gè)優(yōu)選實(shí)施例，可以使用擴(kuò)散爐熱氧化的方法在重?fù)诫s基片3上生長(zhǎng)厚度例如為I μ m的致密氧化硅層，該氧化硅層包圍整個(gè)基片并具有均勻的厚度。
[0060]作為一個(gè)優(yōu)選實(shí)施例，當(dāng)需要在硅基片中制備第二導(dǎo)電類型即N型的埋層區(qū)時(shí)，該氧化娃可作為制作埋層區(qū)的掩蔽層。在位于基片上表面的氧化娃層中形成用于摻雜的開口并通過(guò)擴(kuò)散或離子注入制作注入劑量為5X 115CnT2的銻埋層區(qū)5。隨后對(duì)得到的包括銻埋層區(qū)的基片進(jìn)行退火。該退火工藝在形成有氧化硅層的重?fù)诫s基片3上進(jìn)一步生成約7000A的氧化硅層，由此得到第一氧化硅層7，如圖4。該第一氧化硅層7將作為隨后制作自補(bǔ)償層4時(shí)的掩蔽層。
[0061]隨后，在圖4得到的結(jié)構(gòu)上表面施加光刻膠層8，如圖5。優(yōu)選地，光刻膠層8的厚度范圍為1000 A?2μηι，本領(lǐng)域技術(shù)人員可根據(jù)氧化硅層7的厚度合理選擇光刻膠層的厚度。在本實(shí)例中使用例如紫外負(fù)性光刻膠，其厚度約為I μ m。
[0062]隨后，使用配比為6:1的BOE腐蝕液對(duì)所得到的結(jié)構(gòu)進(jìn)行選擇性腐蝕，該腐蝕液腐蝕氧化硅和光刻膠的速率分別約為800人/min和小于10 A/min。使用該腐蝕液濕法去除基片上無(wú)光刻膠掩蔽的下表面和側(cè)壁氧化硅層，得到如圖6所示的結(jié)構(gòu)。
[0063]隨后，對(duì)光刻膠層8進(jìn)行剝離，得到如圖7所示的結(jié)構(gòu)。
[0064]隨后，使用擴(kuò)散爐對(duì)重?fù)诫s基片3的側(cè)壁和下表面進(jìn)行N型摻雜，得到如圖8所示的結(jié)構(gòu)。在該摻雜步驟中，3上的氧化硅層7為摻雜掩蔽層，使基片3的上表面不被摻雜而對(duì)基片的下表面和側(cè)壁進(jìn)行摻雜。在本實(shí)例中，N型雜質(zhì)為磷(P)。
[0065]隨后，使用擴(kuò)散爐在900?1100°C對(duì)圖8所示的結(jié)構(gòu)進(jìn)行退火，以形成自補(bǔ)償層4，其中N型雜質(zhì)的濃度例如為2.5X 119CnT3大于重?fù)诫s基片3的摻雜濃度2X1019cm_3，
同時(shí)在基片上生長(zhǎng)6000?10000 A的第二氧化硅層2，如圖9。在本實(shí)例中，其厚度約為7000A。
[0066]優(yōu)選地，得到的第二氧化硅層將用作在襯底上外延生長(zhǎng)時(shí)的氧化硅掩蔽層，同時(shí)位于基片上表面的氧化硅還將作為后續(xù)刻蝕多晶硅工藝中的緩沖層，以防止等離子刻蝕損傷位于重?fù)诫s基片3中的埋層區(qū)或外延生長(zhǎng)的襯底界面。
[0067]隨后，使用低壓化學(xué)氣相淀積LPCVD在得到的氧化硅層2的整個(gè)表面，包括上下表面和側(cè)壁上生長(zhǎng)4000?10000 A的本征多晶硅層1，得到如圖10所示的結(jié)構(gòu)。在本實(shí)例中，其厚度約為4500A。
[0068]隨后，使用等離子干法刻蝕的工藝方法去除位于基片上表面多晶硅層和一部分側(cè)壁多晶硅層，得到如圖11所示的結(jié)構(gòu)。優(yōu)選地，所使用的等離子干法刻蝕工藝條件使得對(duì)多晶硅的刻蝕速率和對(duì)氧化硅的刻蝕速率分別約為4200A/min和小于100A/min。
[0069]優(yōu)選地，所使用的等離子體干法刻蝕的工藝條件須具備足夠的刻蝕選擇比，以保證被刻蝕的多晶娃掩蔽層下方的氧化娃掩蔽層的保存。此時(shí)基片上表面上位于多晶娃層下方的氧化硅層起到刻蝕緩存的作用，防止等離子刻蝕損傷位于重?fù)诫s基片3上方的埋層等功能區(qū)或外延生長(zhǎng)的界面。
[0070]隨后，使用配比為6:1的BOE腐蝕液進(jìn)行選擇性腐蝕，其腐蝕氧化硅和多晶硅的速率分別約為800 A/min和小于10 Α/ιτ?ι，保留的多晶娃層被用作腐蝕掩蔽層。使用該腐蝕液濕法去除無(wú)多晶硅掩蔽的位于基片上表面的氧化硅層，得到如圖12所示的結(jié)構(gòu)。
[0071 ] 至此，具有自補(bǔ)償層4的自補(bǔ)償背封層襯底制作完畢。該自補(bǔ)償背封層自基片3向外依次包括N型自補(bǔ)償層4、第二氧化硅層2和本征多晶硅層I。自補(bǔ)償層4為位于重?fù)诫s基片3的下表面和側(cè)壁上，摻雜濃度為2.5X 119CnT3的N型擴(kuò)散區(qū)。第二氧化硅層2在所述自補(bǔ)償層4外覆蓋基片的下表面和至少部分側(cè)壁，厚度約為7000人。本征多晶硅層I
在第二氧化硅層2外覆蓋基片的下表面和至少部分側(cè)壁，厚度約為4500入。
[0072]根據(jù)本實(shí)用新型的方法，自補(bǔ)償層4可能少量未被包裹于氧化硅掩蔽層2和本征多晶硅掩蔽層I之內(nèi)，如圖12。試驗(yàn)結(jié)果證明，因覆蓋有摻雜濃度高于基片摻雜濃度的N型自補(bǔ)償層4，該高濃度的N型自補(bǔ)償層將在隨后的工藝過(guò)程有效地抑制重?fù)诫s襯底中P型雜質(zhì)離子的析出。此外可能從自補(bǔ)償層析出的少量N型雜質(zhì)離子對(duì)改善邊緣電阻率提供了幫助。
[0073]隨后，使用常壓外延爐生長(zhǎng)N型的輕摻雜外延層6，如圖13。本實(shí)例中該N型輕摻雜外延層6的設(shè)計(jì)參數(shù)為:摻雜類型為N型，雜質(zhì)種類為磷(P)，外延厚度為7.5±0.5μπι、電阻率為5.5±0.5Ω 采用根據(jù)本實(shí)用新型的自補(bǔ)償背封層工藝得到的襯底，使用常壓外延方法滿爐加工，仍制作出了滿足參數(shù)要求的輕摻雜N型外延層，經(jīng)測(cè)試該滿爐生長(zhǎng)的多個(gè)襯底中，各襯底外延層的電阻率和厚度的均勻性均大于90%。隨機(jī)抽取一片做SRP測(cè)試，測(cè)試圖形如圖2所示，自表面到外延界面，電阻率均勻一致。因此，根據(jù)本實(shí)用新型的方法可以有效抑制重?fù)诫s基片中的雜質(zhì)的析出，得到符合設(shè)計(jì)要求的芯片結(jié)構(gòu)。
[0074]本領(lǐng)域技術(shù)人員可以理解，根據(jù)本實(shí)用新型，所形成的自補(bǔ)償背封層是絕緣的且該自補(bǔ)償背封層會(huì)在外延后的器件加工過(guò)程被完全去除，恢復(fù)重?fù)诫s基片3原本的導(dǎo)電性能，不會(huì)影響后續(xù)測(cè)試和使用。
[0075]顯然，本實(shí)用新型的上述實(shí)施例僅僅是為清楚地說(shuō)明本實(shí)用新型所作的舉例，而并非是對(duì)本實(shí)用新型的實(shí)施方式的限定，對(duì)于所屬領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在上述說(shuō)明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)，這里無(wú)法對(duì)所有的實(shí)施方式予以窮舉，凡是屬于本實(shí)用新型的技術(shù)方案所引伸出的顯而易見(jiàn)的變化或變動(dòng)仍處于本實(shí)用新型的保護(hù)范圍之列。
【權(quán)利要求】
1.一種具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，包括: 具有第一摻雜濃度的第一導(dǎo)電類型的半導(dǎo)體基片； 位于所述基片的下表面和側(cè)壁上具有第二摻雜濃度的第二導(dǎo)電類型的補(bǔ)償層，第二導(dǎo)電類型不同于第一導(dǎo)電類型； 位于所述補(bǔ)償層外覆蓋所述基片下表面和至少部分側(cè)壁的氧化物層； 位于所述氧化物層外的本征多晶硅層。
2.如權(quán)利要求1所述的具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述第二摻雜濃度大于所述第一摻雜濃度。
3.如權(quán)利要求1所述的具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，第一摻雜濃度約為2 X 119CnT3,第二摻雜濃度大于2 X 1019cnT3。
4.如權(quán)利要求1所述的具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述基片中包括第一導(dǎo)電類型或第二導(dǎo)電類型的埋層區(qū)。
5.如權(quán)利要求1所述具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述氧化物層的厚度為6000A?2‘um。
6.如權(quán)利要求1所述具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述本征多晶硅層的厚度為4000A?2μι.η。
7.如權(quán)利要求1所述具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述半導(dǎo)體基片是硅基片，所述氧化物是氧化硅。
8.如權(quán)利要求1所述具有自補(bǔ)償背封層的半導(dǎo)體襯底，其特征在于，所述第一導(dǎo)電類型是N型，第二導(dǎo)電類型是P型；或者所述第一導(dǎo)電類型是P型，第二導(dǎo)電類型是N型。
【文檔編號(hào)】H01L29/06GK204029812SQ201420390642
【公開日】2014年12月17日 申請(qǐng)日期:2014年7月15日 優(yōu)先權(quán)日:2014年7月15日
【發(fā)明者】周源 申請(qǐng)人:北京燕東微電子有限公司