橫向?qū)ΨQdm0s管的制作方法
【專利摘要】橫向?qū)ΨQDM0S管，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的兩個(gè)有源區(qū)，有源區(qū)上方設(shè)置有與有源區(qū)歐姆接觸的有源區(qū)金屬電極；兩個(gè)有源區(qū)之間為具有第二摻雜類型的漂移區(qū)，漂移區(qū)中部為具有第一摻雜類型的溝道區(qū)，所述漂移區(qū)和溝道區(qū)上方均為絕緣層覆蓋，絕緣層上分布有柵極和副柵，分別位于溝道區(qū)和漂移區(qū)上方，所述副柵上具有引線連接孔。本實(shí)用新型所述的橫向?qū)ΨQDM0S管，可以通過(guò)在副柵極施加正電壓吸引電荷在副柵下方反型，降低DM0S管的導(dǎo)通電阻，在作為靜電防護(hù)器件使用時(shí)可以將副柵和柵極連接以增大柵漏電容，提高柵極電荷耦合速度，幫助器件快速開(kāi)啟。
【專利說(shuō)明】橫向?qū)ΨQDMOS管

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于半導(dǎo)體制造領(lǐng)域，涉及高壓DMOS管的設(shè)計(jì)和制造，特別是涉及一種橫向?qū)ΨQDMOS管。

【背景技術(shù)】
[0002]DMOS 是雙重?cái)U(kuò)散 MOSFET (double-Diffused MOSFET)的縮寫，由于 DMOS 采用淺注入的漂移區(qū)承受高壓，因此DMOS源漏之間的耐壓性能得到大幅提升；DMOS主要有兩種類型，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管VDMOSFET (vertical double-diffusedM0SFET)和橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管LDMOSFET (lateral double-dif fusedMOSFET)。
[0003]DMOS器件導(dǎo)通電阻是指在器件工作時(shí)，從漏到源的電阻。對(duì)于LDMOS器件應(yīng)盡可能減小導(dǎo)通電阻。當(dāng)導(dǎo)通電阻很小時(shí)，器件就會(huì)提供一個(gè)很好的開(kāi)關(guān)特性，因?yàn)槁┰粗g小的導(dǎo)通電阻，會(huì)有較大的輸出電流，從而可以具有更強(qiáng)的驅(qū)動(dòng)能力。
[0004]同時(shí)，現(xiàn)有的在芯片引腳處的靜電防護(hù)電路通常采用功率器件，例如二極管、三極管、CMOS及SCR器件組成，其中采用CMOS或三極管的典型實(shí)施方式如圖1所示，P或NMOS管的柵極、源極和襯底連接在一起與靜電泄放線，通常是集成電路芯片中最主要使用的電源線或地線連接，漏極與被防護(hù)的引腳連接，當(dāng)靜電來(lái)臨時(shí)，由于靜電脈沖通常是高頻高壓脈沖，通過(guò)MOS管柵極和漏極之間的寄生電容CGD，高壓脈沖耦合到MOS管柵極，使MOS管柵電壓發(fā)生變化，MOS管導(dǎo)通，從而將靜電從漏端泄放到源端。
[0005]對(duì)于高壓工藝中的DM0S，由于需要采用漂移區(qū)設(shè)計(jì)以增大源漏之間的耐壓，使柵極的多晶硅引線距離漏極距離增加，寄生電容CGD電容值很小，在上述靜電防護(hù)過(guò)程中，漏極ESD電壓難以耦合到柵極，靜電防護(hù)效果變差。
實(shí)用新型內(nèi)容
[0006]為提高橫向DMOS管的導(dǎo)通性能和高頻特性，本實(shí)用新型公開(kāi)了一種橫向?qū)ΨQDMOS 管。
[0007]本實(shí)用新型所述橫向?qū)ΨQDMOS管，包括具備第一摻雜類型的外延層及位于外延層上具備第二摻雜類型的兩個(gè)有源區(qū)，有源區(qū)上方設(shè)置有與有源區(qū)歐姆接觸的有源區(qū)金屬電極；兩個(gè)有源區(qū)之間為具有第二摻雜類型的漂移區(qū)，漂移區(qū)中部為具有第一摻雜類型的溝道區(qū)，所述漂移區(qū)和溝道區(qū)上方均為絕緣層覆蓋，絕緣層上分布有柵極和副柵，分別位于溝道區(qū)和漂移區(qū)上方，所述副柵上具有引線連接孔。
[0008]優(yōu)選的，所述兩個(gè)有源區(qū)上的副柵與柵極平行布置，副柵位于柵極兩側(cè)，兩根副柵的端頭以金屬連線對(duì)應(yīng)連接。
[0009]優(yōu)選的，所述有源區(qū)上方靠近漂移區(qū)一側(cè)設(shè)置有金屬硅化物層。
[0010]優(yōu)選的，所述柵極和副柵為類型和厚度相同的多晶硅。
[0011]優(yōu)選的，所述副柵為與有源區(qū)金屬電極相同的金屬電極。
[0012]優(yōu)選的，還包括緊鄰所述有源區(qū)遠(yuǎn)離漂移區(qū)的具備第一摻雜類型的襯底電位區(qū)。
[0013]具體的，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
[0014]具體的，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
[0015]本實(shí)用新型所述的橫向?qū)ΨQDMOS管，可以通過(guò)在副柵極施加正電壓吸引電荷在副柵下方反型，降低DMOS管的導(dǎo)通電阻，在作為靜電防護(hù)器件使用時(shí)可以將副柵和柵極連接以增大柵漏電容，提高柵極電荷耦合速度，幫助器件快速開(kāi)啟。

【專利附圖】

【附圖說(shuō)明】
[0016]圖1為本實(shí)用新型所述橫向?qū)ΨQDMOS管的一種【具體實(shí)施方式】結(jié)構(gòu)示意圖；
[0017]圖2為本實(shí)用新型柵極和副柵分布形式的一種【具體實(shí)施方式】示意圖；
[0018]圖中附圖標(biāo)記名稱為:1_外延層2-有源區(qū)3-襯底電位區(qū)4-溝道區(qū)5-有源區(qū)金屬電極，6-副柵，7-柵極8-絕緣層9-金屬連線10-金屬硅化物層。

【具體實(shí)施方式】
[0019]下面結(jié)合附圖，對(duì)本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0020]如圖1所示，本實(shí)用新型所述橫向?qū)ΨQDMOS管，包括具備第一摻雜類型的外延層I及位于外延層上具備第二摻雜類型的兩個(gè)有源區(qū)2，有源區(qū)上方設(shè)置有與有源區(qū)歐姆接觸的有源區(qū)金屬電極5 ;兩個(gè)有源區(qū)之間為具有第二摻雜類型的漂移區(qū)，漂移區(qū)中部為具有第一摻雜類型的溝道區(qū)4，所述漂移區(qū)和溝道區(qū)上方均為絕緣層8覆蓋，絕緣層上分布有柵極7和副柵6，分別位于溝道區(qū)和漂移區(qū)上方，所述副柵上具有引線連接孔。
[0021]所述第一摻雜類型和第二摻雜類型分別P和N或N和P型半導(dǎo)體，作為橫向?qū)ΨQDMOS管，正常工作時(shí)，在柵極和兩個(gè)有源區(qū)施加工作電壓，兩個(gè)有源區(qū)一個(gè)作為源極，另一個(gè)作為漏極，當(dāng)柵極施加?xùn)艠O電壓時(shí)，柵極下方的溝道區(qū)載流子反型，形成反型層溝道，位于溝道區(qū)和有源區(qū)之間的外延層由于摻雜濃度低以及上方?jīng)]有柵極電壓，電阻率較大，但載流子仍然可以從溝道區(qū)渡越到有源區(qū)2，使源漏之間導(dǎo)通。
[0022]位于溝道區(qū)和有源區(qū)之間的外延層為漂移區(qū)，副柵位于漂移區(qū)上方，通過(guò)在副柵上施加正電壓，可以通過(guò)正電壓吸引電子在漂移區(qū)表面，增大電子濃度，降低漂移區(qū)電阻率，從而降低導(dǎo)通電阻。在作為ESD靜電防護(hù)器件時(shí)，將副柵與柵極通過(guò)金屬連接，增大柵極之間的面積，縮小有源區(qū)與柵極距離，從而使柵漏電容增大，漏極靜電電荷更容易耦合到柵極，促使器件更快觸發(fā)或開(kāi)啟更徹底，達(dá)到瀉放靜電電流的目的。緊鄰所述有源區(qū)遠(yuǎn)離漂移區(qū)的具備與外延層摻雜類型相同的襯底電位區(qū)，使用時(shí)與襯底電位一致，緊鄰有源區(qū)設(shè)置利于提高器件的抗閂鎖性能。
[0023]為進(jìn)一步增大柵漏電容，還可以在有源區(qū)表面上方靠近漂移區(qū)一側(cè)通過(guò)淀積或其他方式生成金屬硅化物層10，例如硅化鎢等，由于硅化金屬的電阻率極低，在10E-7歐/米，相對(duì)原有的摻雜半導(dǎo)體表面，改善了漏極表面電場(chǎng)分布，提高了柵極到漏極之間的寄生電容C⑶。
[0024]副柵可以是與柵極相同的多晶硅材料、或與有源區(qū)金屬電極相同的金屬電極，在制造時(shí)可以與對(duì)應(yīng)的結(jié)構(gòu)同步一次生成而無(wú)須添加額外的步驟。
[0025]如圖2所示給出了柵極和副柵分布形式的一種【具體實(shí)施方式】，兩個(gè)有源區(qū)上的副柵6與柵極7平行布置，副柵位于柵極兩側(cè)，兩根副柵的端頭以金屬連線9對(duì)應(yīng)連接，副柵形成一個(gè)整體，兩根副柵電位相同，利于漂移區(qū)電阻率相等，提高器件的電流分布均勻性，在作為ESD或較大功率器件使用時(shí)，改善了器件的電力線分布。
[0026]前文所述的為本實(shí)用新型的各個(gè)優(yōu)選實(shí)施例，各個(gè)優(yōu)選實(shí)施例中的優(yōu)選實(shí)施方式如果不是明顯自相矛盾或以某一優(yōu)選實(shí)施方式為前提，各個(gè)優(yōu)選實(shí)施方式都可以任意疊加組合使用，所述實(shí)施例以及實(shí)施例中的具體參數(shù)僅是為了清楚表述實(shí)用新型人的實(shí)用新型驗(yàn)證過(guò)程，并非用以限制本實(shí)用新型的專利保護(hù)范圍，本實(shí)用新型的專利保護(hù)范圍仍然以其權(quán)利要求書(shū)為準(zhǔn)，凡是運(yùn)用本實(shí)用新型的說(shuō)明書(shū)及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.橫向?qū)ΨQDMOS管,其特征在于,包括具備第一摻雜類型的外延層(I)及位于外延層上具備第二摻雜類型的兩個(gè)有源區(qū)(2)，有源區(qū)上方設(shè)置有與有源區(qū)歐姆接觸的有源區(qū)金屬電極(5);兩個(gè)有源區(qū)之間為具有第二摻雜類型的漂移區(qū)，漂移區(qū)中部為具有第一摻雜類型的溝道區(qū)(4)，所述漂移區(qū)和溝道區(qū)上方均為絕緣層(8)覆蓋，絕緣層(8)上分布有柵極(7)和副柵(6)，分別位于溝道區(qū)和漂移區(qū)上方，所述副柵上具有引線連接孔。
2.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述兩個(gè)有源區(qū)上的副柵(6)與柵極(7)平行布置，副柵(6)位于柵極(7)兩側(cè)，兩根副柵的端頭以金屬連線(9)對(duì)應(yīng)連接。
3.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述有源區(qū)(2)上方靠近漂移區(qū)一側(cè)設(shè)置有金屬硅化物層(10)。
4.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述柵極和副柵為類型和厚度相同的多晶硅。
5.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述副柵為與有源區(qū)金屬電極相同的金屬電極。
6.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，還包括緊鄰所述有源區(qū)(2)遠(yuǎn)離漂移區(qū)的具備第一摻雜類型的襯底電位區(qū)(3)。
7.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述第一摻雜類型和第二摻雜類型分別為P型和N型。
8.如權(quán)利要求1所述的橫向?qū)ΨQDMOS管，其特征在于，所述第一摻雜類型和第二摻雜類型分別為N型和P型。
【文檔編號(hào)】H01L29/78GK204029815SQ201420455558
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年8月13日 優(yōu)先權(quán)日:2014年8月13日
【發(fā)明者】王建全, 彭彪, 張干, 王作義, 崔永明, 李保霞 申請(qǐng)人:四川廣義微電子股份有限公司