一種芯片封裝結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供了一種芯片封裝結(jié)構(gòu)，包括第一導(dǎo)電層，第一芯片設(shè)置在第一導(dǎo)電層上，其輸入端與第一導(dǎo)電層電連接，第二導(dǎo)電層設(shè)置在第一芯片上，與第一芯片的輸出端電連接，第二芯片設(shè)置在第二導(dǎo)電層上，其輸入端與第二導(dǎo)電層電連接，第三導(dǎo)電層設(shè)置在第二芯片上，與其輸出端電連接，第一芯片和第二芯片交錯(cuò)堆疊，在第一導(dǎo)電層、第二導(dǎo)電層以及第三導(dǎo)電層間形成第一散熱通道和第二散熱通道。本實(shí)用新型所述芯片封裝結(jié)構(gòu)，結(jié)構(gòu)簡潔，通過第一散熱通道、第二散熱通道等形成了多通道多層散熱，提高了器件的使用壽命和可靠性。
【專利說明】一種芯片封裝結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及芯片封裝【技術(shù)領(lǐng)域】。具體地說涉及一種芯片封裝結(jié)構(gòu)。

【背景技術(shù)】
[0002]分立式封裝的電力電子半導(dǎo)體器件廣泛用于開關(guān)電源、逆變器和電機(jī)驅(qū)動器等眾多場合。但分立式封裝結(jié)構(gòu)不但增大了器件的整體尺寸，還增加了芯片間的距離，因此分立式封裝的電力電子半導(dǎo)體器件的連線常通過PCB板的預(yù)制導(dǎo)電線路相連，但這將會增大電路占用的三維空間，不利于電源系統(tǒng)的小型化。
[0003]隨著國家將“節(jié)能減排”提高到基本國策高度，能效標(biāo)準(zhǔn)不斷提高，功率器件的發(fā)展趨勢是:高擊穿電壓，低導(dǎo)通電阻，大電流，高工作溫度，低開關(guān)損耗以及高開關(guān)速度?；诘谌雽?dǎo)體材料的功率器件開發(fā)，包括芯片材料、封裝集成工藝以及封裝關(guān)鍵材料等引起了包括學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注。眾所周知，基于第三代半導(dǎo)體芯片封裝的結(jié)構(gòu)設(shè)計(jì)以及各種關(guān)鍵封裝材料的共同作用將顯著提升器件的綜合性能。但國內(nèi)外目前基于第三代半導(dǎo)體的芯片大多采用成熟的引線鍵合(wire bonding)技術(shù)封裝或者類似wirebonding的衍生技術(shù)來實(shí)現(xiàn)。該類技術(shù)主要存在封裝結(jié)構(gòu)層次復(fù)雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導(dǎo)致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷。
實(shí)用新型內(nèi)容
[0004]為此，本實(shí)用新型所要解決的技術(shù)問題在于現(xiàn)有技術(shù)中的半導(dǎo)體芯片封裝結(jié)構(gòu)，存在層次復(fù)雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導(dǎo)致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷，從而提供一種結(jié)構(gòu)簡潔，能夠多通道散熱的芯片封裝結(jié)構(gòu)。
[0005]為解決上述技術(shù)問題，本實(shí)用新型的技術(shù)方案如下:
[0006]本實(shí)用新型提供了一種芯片封裝結(jié)構(gòu)，包括:
[0007]第一導(dǎo)電層；
[0008]第一芯片，設(shè)置在所述第一導(dǎo)電層上，所述第一芯片的輸入端與所述第一導(dǎo)電層電連接；
[0009]第二導(dǎo)電層，設(shè)置在所述第一芯片上，與所述第一芯片的輸出端電連接；
[0010]第二芯片，設(shè)置在所述第二導(dǎo)電層上，所述第二芯片的輸入端與第二導(dǎo)電層電連接；
[0011]第三導(dǎo)電層，設(shè)置在所述第二芯片上，與所述第二芯片的輸出端電連接；
[0012]其中，所述第一芯片和所述第二芯片交錯(cuò)堆疊，在所述第一導(dǎo)電層、所述第二導(dǎo)電層以及所述第三導(dǎo)電層間形成第一散熱通道和第二散熱通道。
[0013]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第一導(dǎo)電層的外表面和所述第三導(dǎo)電層的外表面為散熱片形狀。
[0014]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第二導(dǎo)電層超出所述第一導(dǎo)電層和所述第三導(dǎo)電層的邊緣部分為散熱片形狀。
[0015]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，還包括:
[0016]第一絕緣層，覆蓋于所述第一導(dǎo)電層的外表面；
[0017]第二絕緣層，覆蓋于所述第三導(dǎo)電層的外表面。
[0018]本實(shí)用新型所述的多芯片封裝結(jié)構(gòu)，還包括:第一導(dǎo)電柱，與所述第一芯片的控制端電連接，經(jīng)所述第二導(dǎo)電層、所述第二散熱通道、所述第三導(dǎo)電層以及所述第二絕緣層后伸出，并與所述第二導(dǎo)電層和所述第三導(dǎo)電層保持絕緣；
[0019]第二導(dǎo)電柱，與所述第二芯片的控制端電連接，經(jīng)所述第三導(dǎo)電層以及所述第二絕緣層后伸出，并與所述第三導(dǎo)電層保持絕緣。
[0020]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第一導(dǎo)電柱與所述第二導(dǎo)電層和所述第三導(dǎo)電層之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料；
[0021]所述第二導(dǎo)電柱與所述第三導(dǎo)電層之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料。
[0022]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第一導(dǎo)電柱與所述第二導(dǎo)電層以及所述第三導(dǎo)電層相接觸的外表面涂覆有絕緣導(dǎo)熱材料；
[0023]所述第二導(dǎo)電柱與所述第三導(dǎo)電層相接觸的外表面涂覆有絕緣導(dǎo)熱材料。
[0024]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，還包括:
[0025]第一二極管芯片，位于所述第一散熱通道內(nèi)，所述第一二極管芯片的正極通過所述第二導(dǎo)電層與所述第一芯片的輸出端電連接，所述第一二極管芯片的負(fù)極通過所述第一導(dǎo)電層與所述第一芯片的輸入端電連接；
[0026]第二二極管芯片，位于所述第二散熱通道內(nèi)，所述第二二極管芯片的正極通過所述第三導(dǎo)電層與所述第二芯片的輸出端電連接，所述第二二極管芯片的負(fù)極通過所述第二導(dǎo)電層與所述第二芯片的輸入端電連接。
[0027]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第一散熱通道和所述第二散熱通道間均填充有絕緣導(dǎo)熱材料。
[0028]本實(shí)用新型所述的芯片封裝結(jié)構(gòu)，所述第一芯片和所述第二芯片為可控半導(dǎo)體芯片。
[0029]本實(shí)用新型的上述技術(shù)方案相比現(xiàn)有技術(shù)具有以下優(yōu)點(diǎn):
[0030]本實(shí)用新型提供了一種芯片封裝結(jié)構(gòu)，包括第一導(dǎo)電層，第一芯片設(shè)置在第一導(dǎo)電層上，其輸入端與第一導(dǎo)電層電連接，第二導(dǎo)電層設(shè)置在第一芯片上，與第一芯片的輸出端電連接，第二芯片設(shè)置在第二導(dǎo)電層上，其輸入端與第二導(dǎo)電層電連接，第三導(dǎo)電層設(shè)置在第二芯片上，與其輸出端電連接，第一芯片和第二芯片交錯(cuò)堆疊，在第一導(dǎo)電層、第二導(dǎo)電層以及第三導(dǎo)電層間形成第一散熱通道和第二散熱通道。本實(shí)用新型所述芯片封裝結(jié)構(gòu)，結(jié)構(gòu)簡潔，通過第一散熱通道、第二散熱通道等形成了多通道散熱，提高了器件的使用壽命和可靠性。

【專利附圖】

【附圖說明】
[0031]為了使本實(shí)用新型的內(nèi)容更容易被清楚的理解，下面根據(jù)本實(shí)用新型的具體實(shí)施例并結(jié)合附圖，對本實(shí)用新型作進(jìn)一步詳細(xì)的說明，其中
[0032]圖1是芯片外部未并聯(lián)二極管時(shí)芯片封裝結(jié)構(gòu)的示意圖；
[0033]圖2是芯片外部未并聯(lián)二極管時(shí)芯片封裝結(jié)構(gòu)的爆炸圖；
[0034]圖3是三個(gè)芯片封裝結(jié)構(gòu)并聯(lián)的電路拓?fù)鋱D；
[0035]圖4是芯片封裝結(jié)構(gòu)的電路拓?fù)鋱D；
[0036]圖5是芯片外部并聯(lián)二極管時(shí)芯片封裝結(jié)構(gòu)的示意圖；
[0037]圖6是芯片外部并聯(lián)二極管時(shí)芯片封裝結(jié)構(gòu)的爆炸圖。
[0038]圖中附圖標(biāo)記表示為:1_第一導(dǎo)電層，2-第一芯片，3-第二導(dǎo)電層，4-第二芯片，5-第三導(dǎo)電層，6-第一散熱通道，7-第二散熱通道，8-第一絕緣層，9-第二絕緣層，10-第一導(dǎo)電柱，11-第二導(dǎo)電柱，12-第一二極管芯片，13-第二二極管芯片，21-第一芯片的輸入端，22-第一芯片的輸出端，23-第一芯片的控制端，41-第二芯片的輸入端，42-第二芯片的輸出端，43-第二芯片的控制端。

【具體實(shí)施方式】
[0039]本實(shí)施例提供了一種芯片封裝結(jié)構(gòu)，如圖1、圖2所示，包括:
[0040]第一導(dǎo)電層I;
[0041]第一芯片2，設(shè)置在所述第一導(dǎo)電層I上，所述第一芯片2的輸入端21與所述第一導(dǎo)電層I電連接；
[0042]第二導(dǎo)電層3，設(shè)置在所述第一芯片2上，與所述第一芯片2的輸出端22電連接；
[0043]第二芯片4，設(shè)置在所述第二導(dǎo)電層3上，所述第二芯片4的輸入端41與第二導(dǎo)電層3電連接；
[0044]第三導(dǎo)電層5，設(shè)置在所述第二芯片4上，與所述第二芯片4的輸出端42電連接；
[0045]其中，所述第一芯片I和所述第二芯片2交錯(cuò)堆疊，在所述第一導(dǎo)電層1、所述第二導(dǎo)電層3以及所述第三導(dǎo)電層5間形成第一散熱通道6和第二散熱通道7。
[0046]具體地，第一導(dǎo)電層1、第二導(dǎo)電層3、第三導(dǎo)電層5可以為銅層，也可以為其它能導(dǎo)電導(dǎo)熱的材料，比如鋁，第一導(dǎo)電層1、第二導(dǎo)電層3、第三導(dǎo)電層5、第一散熱通道6以及第二散熱通道7實(shí)現(xiàn)了芯片封裝結(jié)構(gòu)的多通道多層散熱，取得了非常好的散熱效果。
[0047]優(yōu)選地，所述第一導(dǎo)電層I的外表面和所述第三導(dǎo)電層5的外表面可以為散熱片形狀。
[0048]優(yōu)選地，所述第二導(dǎo)電層3超出所述第一導(dǎo)電層I和所述第三導(dǎo)電層5的邊緣部分可以為散熱片形狀。
[0049]具體的，上述散熱片形狀包括但不限于針狀、柱狀、片狀或者翅狀等形狀，可以進(jìn)一步增強(qiáng)第一導(dǎo)電層I的外表面、第三導(dǎo)電層5的外表面以及第二導(dǎo)電層3超出第一導(dǎo)電層I和第三導(dǎo)電層5的邊緣部分的散熱性能。
[0050]優(yōu)選地，本實(shí)施例所述的芯片封裝結(jié)構(gòu)，還可以包括:
[0051]第一絕緣層8，覆蓋于所述第一導(dǎo)電層I的外表面；
[0052]第二絕緣層9，覆蓋于所述第三導(dǎo)電層5的外表面。
[0053]具體地，第一絕緣層8和第二絕緣層9可以采用噴涂或電鍍的方式覆蓋于第一導(dǎo)電層I和第三導(dǎo)電層5的外表面。
[0054]優(yōu)選地，可以平鋪多個(gè)該芯片封裝結(jié)構(gòu)，通過相鄰的芯片封裝結(jié)構(gòu)間的第一導(dǎo)電層I和第二導(dǎo)電層3分別電連接，可以使相鄰的兩個(gè)第一芯片2的輸入端、輸出端共用，無需增加多余的導(dǎo)線就實(shí)現(xiàn)了相鄰的兩個(gè)第一芯片2的并聯(lián)；通過各個(gè)芯片封裝結(jié)構(gòu)間相鄰的第二導(dǎo)電層3和第三導(dǎo)電層4的電接觸，可以使相鄰的兩個(gè)第二芯片4的輸入端、輸出端共用，無需增加多余的導(dǎo)線就實(shí)現(xiàn)了相鄰的兩個(gè)第二芯片4的并聯(lián)。
[0055]當(dāng)然，也可以將第一導(dǎo)電層I和第三導(dǎo)電層5的面積加大，這樣相鄰的芯片封裝結(jié)構(gòu)間就會只有第一導(dǎo)電層I和第三導(dǎo)電層5分別電連接，而第二導(dǎo)電層3間保持絕緣，從而實(shí)現(xiàn)了多個(gè)芯片封裝結(jié)構(gòu)間的并聯(lián)。
[0056]圖3為三個(gè)芯片封裝結(jié)構(gòu)間并聯(lián)的電路拓?fù)鋱D，可以應(yīng)用于目前逆變器常用的三相橋式逆變電路?？梢钥吹饺齻€(gè)芯片封裝結(jié)構(gòu)中的第一導(dǎo)電層I電連接，使得第一芯片2的輸入端(集電極)共用，三個(gè)芯片封裝結(jié)構(gòu)中的第三導(dǎo)電層5電連接，使得第二芯片4的輸出端(發(fā)射極)共用，從而無需增加多余的導(dǎo)線就可以實(shí)現(xiàn)三個(gè)芯片封裝結(jié)構(gòu)間的并聯(lián)。
[0057]優(yōu)選地，本實(shí)施例所述的多芯片封裝結(jié)構(gòu)，還可以包括:第一導(dǎo)電柱10，與所述第一芯片2的控制端23電連接，經(jīng)所述第二導(dǎo)電層3、所述第二散熱通道7、所述第三導(dǎo)電層5以及所述第二絕緣層9后伸出，并與所述第二導(dǎo)電層3和所述第三導(dǎo)電層5保持絕緣；
[0058]第二導(dǎo)電柱11，與所述第二芯片4的控制端43電連接，經(jīng)所述第三導(dǎo)電層5以及所述第二絕緣層9后伸出，并與所述第三導(dǎo)電層5保持絕緣。
[0059]具體地，可以通過第一導(dǎo)電柱10向第一芯片2的控制端23輸入控制信號，控制第一芯片2的啟動或者關(guān)閉，可以通過第二導(dǎo)電柱11向第二芯片4的控制端43輸入控制信號，控制第二芯片4的啟動或者關(guān)閉，實(shí)現(xiàn)了對第二芯片2和第四芯片4的分時(shí)復(fù)用。
[0060]可選地，所述第一導(dǎo)電柱10與所述第二導(dǎo)電層3和所述第三導(dǎo)電層5之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料；
[0061]所述第二導(dǎo)電柱11與所述第三導(dǎo)電層5之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料。
[0062]具體地，通過在第一導(dǎo)電柱10與第二導(dǎo)電層3、第三導(dǎo)電層5的通道的縫隙間填充絕緣導(dǎo)熱材料，在保證了第一導(dǎo)電柱與第二導(dǎo)電層3、第三導(dǎo)電層5絕緣的同時(shí)，也能夠使第一導(dǎo)電柱10具有良好的散熱性，有利于器件保持良好的性能。通過在第二導(dǎo)電柱11與所述第三導(dǎo)電層5的通道的縫隙間填充絕緣導(dǎo)熱材料也可以達(dá)到相同的有益效果。
[0063]作為另一種可選的方式，所述第一導(dǎo)電柱10與所述第二導(dǎo)電層3以及所述第三導(dǎo)電層5相接觸的外表面可以涂覆有絕緣導(dǎo)熱材料，所述第二導(dǎo)電柱11與所述第三導(dǎo)電層5相接觸的外表面可以涂覆有絕緣導(dǎo)熱材料。同樣能在絕緣的同時(shí)保障第一導(dǎo)電柱10和第二導(dǎo)電柱11具有良好的散熱性。
[0064]優(yōu)選地，所述第一芯片2和所述第二芯片4為可控半導(dǎo)體芯片。
[0065]具體地，可控半導(dǎo)體芯片包含MOS管芯片、IGBT芯片、晶閘管芯片、三極管芯片等。所述第一芯片2和所述第二芯片4可以為同一種可控半導(dǎo)體芯片，也可以為不同種可控半導(dǎo)體芯片。以三極管芯片和MOS管芯片為例，當(dāng)所述第一芯片2和/或所述第二芯片4為三極管芯片時(shí)，芯片的基極即為控制端，芯片的集電極即為輸入端，芯片的發(fā)射極即為輸出端；當(dāng)所述第一芯片2和/或所述第二芯片4為MOS管芯片時(shí)，芯片的柵極即為控制端，芯片的源極即為輸入端，芯片的漏極即為輸出端。
[0066]優(yōu)選地，所述第一散熱通道6和所述第二散熱通道7間均可以填充有絕緣導(dǎo)熱材料。進(jìn)一步增強(qiáng)了第一散熱通道6和第二散熱通道7的散熱性能。
[0067]圖4為上述芯片封裝結(jié)構(gòu)的電路拓?fù)鋱D，結(jié)合圖1、圖2可以看到，電流從第一導(dǎo)電層I流入，經(jīng)第一導(dǎo)電層I流入第一芯片2的輸入端21 (集電極D)，經(jīng)第一芯片2的輸出端22 (發(fā)射極S)輸出至第二導(dǎo)電層3，經(jīng)第二導(dǎo)電層3流入第二芯片4的輸入端41 (集電極D)，經(jīng)第二芯片4的輸出端42 (發(fā)射極S)流出至第三導(dǎo)電層5，將電流引出，實(shí)現(xiàn)了第一芯片2和第二芯片4的串聯(lián)。
[0068]優(yōu)選地，所述芯片封裝結(jié)構(gòu)，如圖5、圖6所示，還可以包括:
[0069]第一二極管芯片12，位于所述第一散熱通道6內(nèi)，所述第一二極管芯片12的正極通過所述第二導(dǎo)電層3與所述第一芯片2的輸出端22電連接，所述第一二極管芯片12的負(fù)極通過所述第一導(dǎo)電層I與所述第一芯片2的輸入端21電連接；
[0070]第二二極管芯片13，位于所述第二散熱通道7內(nèi)，所述第二二極管芯片13的正極通過所述第三導(dǎo)電層5與所述第二芯片4的輸出端42電連接，所述第二二極管芯片13的負(fù)極通過所述第二導(dǎo)電層3與所述第二芯片4的輸入端41電連接。
[0071]具體地，若芯片內(nèi)沒有集成二極管時(shí)，可以外接二極管芯片來對芯片進(jìn)行保護(hù)，若芯片內(nèi)集成二極管時(shí)，可以外接高性能二極管芯片提高來對芯片進(jìn)行保護(hù)或者減少二極管的開關(guān)損耗。
[0072]如圖4所示，結(jié)合圖5和圖6，可以看到，第一二極管芯片12的正極通過第二導(dǎo)電層3與第一芯片2的輸出端22 (發(fā)射極S)電連接，第一二極管芯片12的負(fù)極通過所述第一導(dǎo)電層I與所述第一芯片2的輸入端21 (集電極D)電連接；第二二極管芯片13的正極通過所述第三導(dǎo)電層5與所述第二芯片4的輸出端42 (發(fā)射極S)電連接，所述第二二極管芯片13的負(fù)極通過所述第二導(dǎo)電層3與所述第二芯片4的輸入端41 (集電極D)電連接。
[0073]本實(shí)施例所述芯片封裝結(jié)構(gòu)，結(jié)構(gòu)簡潔，通過第一散熱通道6、第二散熱通道7、第一絕緣層8、第二絕緣層9等形成了多通道散熱，提高了器件的使用壽命和可靠性。
[0074]顯然，上述實(shí)施例僅僅是為清楚地說明所作的舉例，而并非對實(shí)施方式的限定。對于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動。這里無需也無法對所有的實(shí)施方式予以窮舉。而由此所引伸出的顯而易見的變化或變動仍處于本實(shí)用新型創(chuàng)造的保護(hù)范圍之中。
【權(quán)利要求】
1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括: 第一導(dǎo)電層⑴； 第一芯片(2)，設(shè)置在所述第一導(dǎo)電層(I)上，所述第一芯片(2)的輸入端(21)與所述第一導(dǎo)電層⑴電連接； 第二導(dǎo)電層(3)，設(shè)置在所述第一芯片(2)上，與所述第一芯片(2)的輸出端(22)電連接； 第二芯片(4)，設(shè)置在所述第二導(dǎo)電層(3)上，所述第二芯片(4)的輸入端(41)與第二導(dǎo)電層⑶電連接； 第三導(dǎo)電層(5)，設(shè)置在所述第二芯片(4)上，與所述第二芯片(4)的輸出端(42)電連接； 其中，所述第一芯片(I)和所述第二芯片(2)交錯(cuò)堆疊，在所述第一導(dǎo)電層(1)、所述第二導(dǎo)電層(3)以及所述第三導(dǎo)電層(5)間形成第一散熱通道(6)和第二散熱通道(7)。
2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電層(I)的外表面和所述第三導(dǎo)電層(5)的外表面為散熱片形狀。
3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第二導(dǎo)電層(3)超出所述第一導(dǎo)電層(I)和所述第三導(dǎo)電層(5)的邊緣部分為散熱片形狀。
4.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括: 第一絕緣層(8)，覆蓋于所述第一導(dǎo)電層(I)的外表面； 第二絕緣層(9)，覆蓋于所述第三導(dǎo)電層(5)的外表面。
5.根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括:第一導(dǎo)電柱(10)，與所述第一芯片(2)的控制端(23)電連接，經(jīng)所述第二導(dǎo)電層(3)、所述第二散熱通道(7)、所述第三導(dǎo)電層(5)以及所述第二絕緣層(9)后伸出，并與所述第二導(dǎo)電層(3)和所述第三導(dǎo)電層(5)保持絕緣； 第二導(dǎo)電柱(11)，與所述第二芯片(4)的控制端(43)電連接，經(jīng)所述第三導(dǎo)電層(5)以及所述第二絕緣層(9)后伸出，并與所述第三導(dǎo)電層(5)保持絕緣。
6.根據(jù)權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電柱(10)與所述第二導(dǎo)電層(3)和所述第三導(dǎo)電層(5)之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料； 所述第二導(dǎo)電柱(11)與所述第三導(dǎo)電層(5)之間有縫隙，所述縫隙間填充有絕緣導(dǎo)熱材料。
7.根據(jù)權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電柱(10)與所述第二導(dǎo)電層(3)以及所述第三導(dǎo)電層(5)相接觸的外表面涂覆有絕緣導(dǎo)熱材料； 所述第二導(dǎo)電柱(11)與所述第三導(dǎo)電層(5)相接觸的外表面涂覆有絕緣導(dǎo)熱材料。
8.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括: 第一二極管芯片(12)，位于所述第一散熱通道(6)內(nèi)，所述第一二極管芯片(12)的正極通過所述第二導(dǎo)電層(3)與所述第一芯片(2)的輸出端(22)電連接，所述第一二極管芯片(12)的負(fù)極通過所述第一導(dǎo)電層(I)與所述第一芯片(2)的輸入端(21)電連接； 第二二極管芯片(13)，位于所述第二散熱通道(7)內(nèi)，所述第二二極管芯片(13)的正極通過所述第三導(dǎo)電層(5)與所述第二芯片(4)的輸出端(42)電連接，所述第二二極管芯片(13)的負(fù)極通過所述第二導(dǎo)電層(3)與所述第二芯片(4)的輸入端(41)電連接。
9.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一散熱通道(6)和所述第二散熱通道(7)間均填充有絕緣導(dǎo)熱材料。
10.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一芯片(2)和所述第二芯片(4)為可控半導(dǎo)體芯片。
【文檔編號】H01L23/538GK204204849SQ201420734609
【公開日】2015年3月11日 申請日期:2014年11月27日 優(yōu)先權(quán)日:2014年11月27日
【發(fā)明者】梁嘉寧, 徐國卿, 劉玢玢, 石印洲, 宋志斌, 常明, 蹇林旎 申請人:深圳先進(jìn)技術(shù)研究院