集成式二極管鏈功率mos防靜電保護(hù)結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供了一種集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，它包括由若干個MOS單元一起構(gòu)成的功率MOS結(jié)構(gòu)，和由兩組反向并聯(lián)的二極管鏈構(gòu)成的ESD保護(hù)結(jié)構(gòu)，所述ESD保護(hù)結(jié)構(gòu)的等效輸出端并接在所述功率MOS結(jié)構(gòu)的柵極和源極兩端；所述二極管鏈的開啟電壓大于功率MOS結(jié)構(gòu)最大柵源工作電壓，且小于柵氧化層的最小擊穿電壓。本發(fā)明的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)寄生電容小、防護(hù)效果更好、工作更可靠，且充當(dāng)ESD防護(hù)的二極管單元設(shè)于n-外延上并且與MOS單元相隔離，使得制造工藝簡單、結(jié)構(gòu)穩(wěn)定并且與MOS器件工藝相兼容。本發(fā)明的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，適用于大功率、高電壓條件下對器件進(jìn)行保護(hù)工作。
【專利說明】集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體功率器件及其制造工藝領(lǐng)域，涉及一種集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)。

【背景技術(shù)】
[0002]功率MOS場效應(yīng)晶體管是在MOS集成電路工藝基礎(chǔ)上發(fā)展起來的新一代電力電子開關(guān)器件，用于實現(xiàn)電力電子設(shè)備大電壓大電流的要求。兼有雙極晶體管和普通MOS器件優(yōu)點(diǎn)的功率M0S，具有開關(guān)速度快、損耗小，輸入阻抗高、驅(qū)動功率小，頻率特性好、跨導(dǎo)高度線性，工作耐壓高、導(dǎo)通電阻低等特點(diǎn)，現(xiàn)已廣泛應(yīng)用于電機(jī)調(diào)速、逆變器、不間熠電源、開關(guān)電源、電子開關(guān)、高保真音響、汽車電器和電子鎮(zhèn)流器等領(lǐng)域，有著廣闊的發(fā)展和應(yīng)用前景。
[0003]但高壓功率MOS器件的柵極氧化層厚度比較薄，通常在10nm以下，這種結(jié)構(gòu)特點(diǎn)決定了功率MOS器件是靜電敏感型器件。隨著工藝水平的不斷提高和功率MOS器件制程大幅改進(jìn)，MOS器件尺寸不斷縮小，柵氧化層厚度也越來越薄，這將更不利于器件抗靜電放電(electro-static discharge，ESD)承受能力。因此，改善MOS器件靜電放電防護(hù)的能力對提高產(chǎn)品的可靠性具有不可忽視的作用。
[0004]ESD問題造成的失效包括破壞性失效和潛在性失效兩種。破壞性失效會導(dǎo)致器件的氧化層、PN結(jié)，甚至絕緣層擊穿等，致使器件完全喪失功能，無法正常工作；而潛在性失效雖然不會直接破壞器件的功能性，但是會在器件的內(nèi)部造成損傷，從而減弱器件的抗電過應(yīng)力的能力、縮短器件的工作壽命等，影響其應(yīng)用電路的可靠性。
[0005]目前，常用的ESD防護(hù)結(jié)構(gòu)包括可控硅(SCR)、柵接地的NMOS (GGNMOS)、柵接地的PMOS(GGPMOS)、多晶硅/體硅形成的二極管、體硅二極管以及電阻等。SCR，GGNMOS, GGPMOS結(jié)構(gòu)在工藝實現(xiàn)上比較復(fù)雜，并且與MOS工藝不兼容，同時也會造成器件制造成本的上升。因此，此類ESD保護(hù)結(jié)構(gòu)常常用于集成電路的I/O防護(hù)結(jié)構(gòu)中，而很少應(yīng)用于分立元器件。多晶硅/體硅形成的二極管以及體硅二極管等ESD保護(hù)結(jié)構(gòu)雖然工藝實現(xiàn)比較簡單，但是存在漏源電流大、寄生效應(yīng)明顯、襯底耦合噪聲大等缺點(diǎn)，會引起器件的損傷，不利于器件的正常工作。
[0006]因此，需要尋求新的結(jié)構(gòu)和技術(shù)手段來防護(hù)MOS器件的ESD，使其在大功率、高電壓下可靠工作。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是提供一種集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，來克服現(xiàn)有ESD保護(hù)結(jié)構(gòu)所存在的以上不足，該集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)具有結(jié)構(gòu)穩(wěn)定性好、工藝可操作性強(qiáng)、ESD防護(hù)可靠且與MOS器件制造工藝兼容等優(yōu)點(diǎn)。
[0008]為解決上述技術(shù)問題，本發(fā)明所采用的技術(shù)方案是:
一種集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，包括由若干個MOS單元一起構(gòu)成的功率MOS結(jié)構(gòu)，和由兩組反向并聯(lián)的二極管鏈組構(gòu)成的ESD保護(hù)結(jié)構(gòu)，所述ESD保護(hù)結(jié)構(gòu)的等效輸出端并接在所述功率MOS結(jié)構(gòu)的柵極和源極兩端；所述二極管鏈的開啟電壓大于功率MOS結(jié)構(gòu)的最大柵源工作電壓，且小于柵氧化層的最小擊穿電壓。
[0009]作為對本發(fā)明的限定:所有MOS單元的結(jié)構(gòu)完全相同，相互間等間距的分布。
[0010]作為對本發(fā)明的進(jìn)一步限定:每一 MOS單元的結(jié)構(gòu)包括從下至上依次層疊的金屬互連層、η+襯底層、η-外延層，在η-外延層的頂端向下延伸設(shè)有ρ+區(qū)，在ρ+區(qū)外圍設(shè)有p-Body區(qū)，在p-Body區(qū)的頂端向下延伸設(shè)有η+區(qū)，η+區(qū)的頂端從下至上依次層疊有柵氧層、η+多晶硅層，所述η+多晶硅層頂端設(shè)有二氧化硅層和金屬互連層，其中:
η+區(qū)作為MOS單元的源極，設(shè)置在p-Body區(qū)上且分布在ρ+區(qū)四周； η+多晶娃層為MOS單元的柵極。
[0011]作為對本發(fā)明的更進(jìn)一步限定:所有所述MOS單元的柵極通過η+多晶硅層連接一起構(gòu)成功率MOS結(jié)構(gòu)的柵極G，由所有MOS單元的源極通過金屬互連層連接一起構(gòu)成功率MOS結(jié)構(gòu)的源極S。
[0012]作為對本發(fā)明中二極管鏈的進(jìn)一步限定:所述兩個二極管鏈由數(shù)量相同的二極管單元串聯(lián)而成，所述二極管單元等距離隨機(jī)分布在MOS單元分布的幾何圖形中，二極管單元與左右相鄰的兩個單元分布排列為以下情形之一:
①M(fèi)OS單元、二極管單元、MOS單元；
②MOS單元、二極管單元、二極管單元；
③二極管單元、二極管單元、二極管單元；
相鄰的MOS單元和二極管單元之間用厚膜二氧化硅隔離，相鄰的二極管單元和二極管單元之間用厚膜二氧化硅隔離，相互獨(dú)立。
[0013]作為本發(fā)明中二極管單元的限定:所述兩個二極管鏈中的二極管單元完全相同，結(jié)構(gòu)形式為以下情形之一:
1、第一種結(jié)構(gòu)
包括從下至上依次層疊的η+襯底層、Π-外延層，在η-外延層的頂端自上而下延伸有P+區(qū)，和p-Body區(qū)，所述p-Body區(qū)設(shè)于ρ+區(qū)的四周，在p-Body區(qū)的頂端自上而下延伸有η+區(qū)，所述η+區(qū)和ρ+區(qū)分別為二極管單元的陰極K和陽極A ;
I1、第二種結(jié)構(gòu)
包括從下至上依次層疊的η+襯底層、η-外延層、在η-外延層的頂端自上而下延伸設(shè)有P+區(qū)，在ρ+區(qū)的頂端自上而下延伸有η+區(qū)，所述η+區(qū)和ρ+區(qū)分別為二極管單元的陰極K和陽極A ;
II 1、第三種結(jié)構(gòu)
包括從下至上依次層疊的η+襯底層、η-外延層，在η-外延層的頂端自上而下延伸有P+區(qū)，在P+區(qū)的頂端自上而下延伸設(shè)有若干個η+區(qū)，若干個η+區(qū)連在一起為二極管單元的陰極K，ρ+區(qū)作為二極管的陽極Α。
[0014]作為對本發(fā)明中二極管單元的進(jìn)一步限定:
所述第二種結(jié)構(gòu)中P+區(qū)設(shè)于Π+區(qū)下層和四周，所述P+區(qū)也可以用P-區(qū)來取代；
第三種結(jié)構(gòu)中的若干個η+區(qū)依次交替設(shè)于ρ+區(qū)上方，所述ρ+區(qū)也可以用P-區(qū)來取代。
[0015]作為對本發(fā)明中二極管單元的更進(jìn)一步限定:
所述二極管單元面積為MOS單元面積的整數(shù)倍，二極管單元的陰極和陽極用金屬互連層相連，一組二極管鏈的終端陽極與另一組二極管鏈的終端陰極相連，其終端陰極則與另一組二極管鏈的終端陽極相連，兩組二極管鏈的連接點(diǎn)分別與功率MOS結(jié)構(gòu)的柵極和源極相連。
[0016]本發(fā)明還有一種限定:所有的MOS單元與所有的二極管單元共用同一個η+襯底層和η-外延層，所述η+襯底層作為功率MOS結(jié)構(gòu)的漏極D。
[0017]由于采用了上述的技術(shù)方案，本發(fā)明與現(xiàn)有技術(shù)相比，所取得的技術(shù)進(jìn)步在于:
(1)本發(fā)明所述的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，采用兩組二極管鏈反向并聯(lián)后接到功率MOS結(jié)構(gòu)的柵極和源極，利用二極管的正向開啟電壓來進(jìn)行ESD防護(hù)，寄生效應(yīng)小、防護(hù)效果更好、更可靠；
(2)本發(fā)明的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)的二極管單元與MOS單元同處于η-外延層上，并相互隔離，使得制造工藝簡單，并且與MOS工藝十分兼容；
(3)本發(fā)明所述的二極管單元處于MOS單元所分布的幾何圖形內(nèi)，并且有厚膜二氧化硅隔離，增加了 ESD保護(hù)結(jié)構(gòu)的獨(dú)立性，減小其對功率MOS結(jié)構(gòu)的影響；
(4)本發(fā)明的ESD保護(hù)結(jié)構(gòu)，每個二極管單元處于一個p-Body中，且表面有厚膜二氧化硅隔離，使其成為獨(dú)立的二極管，不僅漏電流小，而且正向開啟電壓恒定。
[0018]綜上所述，本發(fā)明采用由二極管串聯(lián)而成的二極管鏈且其正向開啟電壓小于功率MOS結(jié)構(gòu)的柵源擊穿電壓，進(jìn)而達(dá)到MOS器件ESD防護(hù)的效果，使得ESD保護(hù)結(jié)構(gòu)寄生電容小、防護(hù)效果更好、工作更可靠。充當(dāng)ESD防護(hù)的二極管單元設(shè)于η-外延上并且與MOS單元相隔離，使得制造工藝簡單、結(jié)構(gòu)穩(wěn)定并且與功率MOS結(jié)構(gòu)工藝相兼容。
[0019]本發(fā)明的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，可在大功率、高電壓的條件下穩(wěn)定可靠的工作。
[0020]本發(fā)明下面將結(jié)合說明書附圖與具體實施例作進(jìn)一步詳細(xì)說明。

【專利附圖】

【附圖說明】
[0021]圖1為本發(fā)明實施例1的局部俯視圖；
圖2為本發(fā)明實施例1的局部三維視圖；
圖3為本發(fā)明實施例1的相鄰兩個MOS單元的剖面圖；
圖4為本發(fā)明實施例1的MOS單元與二極管單元相鄰的剖面圖；
圖5為本發(fā)明實施例1中二極管單元左右相鄰單元分別為MOS單元的剖面圖；
圖6為本發(fā)明實施例1中二極管單元左右相鄰單元分別為MOS單元和二極管單元的剖面圖；
圖7為本發(fā)明實施例1中二極管單元左右相鄰單元分別為二極管單元的剖面圖；
圖8為本發(fā)明實施例2的局部俯視圖；
圖9為本發(fā)明實施例2的局部三維視圖；
圖10為本發(fā)明實施例2中MOS單元與二極管單元相鄰的剖面圖；
圖11為本發(fā)明實施例2中二極管單元左右相鄰單元分別為MOS單元的剖面圖；
圖12為本發(fā)明實施例2中二極管單元左右相鄰單元分別為MOS單元、二極管單元的剖面圖；
圖13為本發(fā)明實施例2中二極管單元左右相鄰單元為二極管單元的結(jié)構(gòu)剖面圖；
圖14為本發(fā)明實施例3的局部俯視圖；
圖15為本發(fā)明實施例3的局部三維視圖；
圖16為本發(fā)明實施例3中MOS單元與相鄰二極管單元的剖面圖；
圖17為本發(fā)明實施例3中二極管單元左右相鄰單元分別為MOS單元的剖面圖；
圖18為本發(fā)明實施例3中二極管單元左右相鄰單元分別為MOS單元和二極管單元的剖面圖；
圖19為本發(fā)明實施例3中二極管單元左右相鄰單元分別為二極管單元的剖面圖；
圖20為本發(fā)明實施例1、實施2、實施3的等效電路示意圖。
[0022]圖中:1一MOS 單元，11一MOS 單元 ρ+區(qū)，12—MOS 單元 η+區(qū)，13—MOS 單元P-Body區(qū)，14一柵氧化層，15—η+多晶硅，2—二極管單元，21—二極管單元ρ+區(qū)，22—二極管單元η+區(qū)，23—二極管單元p-Body區(qū)，31—η+襯底層，32—η-外延層，33—二氧化娃層，34—金屬互連層。

【具體實施方式】
[0023]實施例1 一種集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)
本實施例的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)，如圖1、2所示，它包括:
Cl)功率MOS結(jié)構(gòu)，本實施例中的功率MOS結(jié)構(gòu)包括若干個MOS單元I，且所有的MOS單元I均為等距離的排布，一起構(gòu)成功率MOS結(jié)構(gòu)。同時，本實施例中的MOS單元I結(jié)構(gòu)完全相同，其單元結(jié)構(gòu)剖面圖如圖3、圖4所示，MOS單元I的結(jié)構(gòu)包括從下至上依次層疊的η+襯底層31、η-外延層32，在η-外延層32的頂端自上而下通過擴(kuò)散或注入P型雜質(zhì)形成MOS單元ρ+區(qū)11，在MOS單元ρ+區(qū)11外圍四周設(shè)有MOS單元p-Body區(qū)13，在MOS單元p-Body區(qū)13的頂端自上而下注入或擴(kuò)散N型雜質(zhì)，形成MOS單元η+區(qū)12，在MOS單元η+區(qū)12自下而上依次層疊有柵化氧層14、η+多晶娃15、二氧化娃層33和金屬互連層34。
[0024]本實施例中每個MOS單元結(jié)構(gòu)上相互獨(dú)立，MOS單元η+區(qū)12設(shè)置在MOS單元p-Body區(qū)13上，MOS單元ρ+區(qū)11處于MOS單元η+區(qū)12四周，并處于MOS單元p-Body區(qū)13的中心，其摻雜濃度比較高，電阻率很低，能夠與金屬形成很好的歐姆接觸，作為MOS單元I的源極S。柵氧化層14的厚度直接很大程度決定了柵極的耐壓，本實施例中選用柵氧厚度為80nm。η+多晶娃15具有很低的電阻率，作為MOS單元的柵極互連層，上層的金屬互連層34為MOS單元的源極的互連層，若干個MOS單元的柵極和源極分別通過η+多晶硅15和金屬互連層34連接一起作為整個功率MOS結(jié)構(gòu)的柵極G和源極S。
[0025]而本實施例中MOS單元η+襯底層31具有很高的摻雜濃度，通常達(dá)到118量級以上，因此串聯(lián)電阻很小且與金屬具有很好的歐姆接觸，作為整個功率MOS結(jié)構(gòu)的漏極D引出端。MOS單元的η+襯底層31上生長一層MOS單元η-外延層32，MOS單元η-外延32的厚度和摻雜濃度決定了整個功率MOS結(jié)構(gòu)的漏源擊穿電壓和器件的總電阻大小，MOS單元η-外延層電阻在本實施例的總電阻中占有很大比例，例如100V?200V的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)中，MOS單元η-外延層電阻占總電阻的70%以上；300V?500V的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)中，MOS單元η-外延層電阻占總電阻的80%以上；600V以上的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)中，MOS單元η-外延層電阻占總電阻的90%以上。即MOS單元的η-外延層32厚度越大，擊穿電壓越高，其外延層電阻也越大；η-外延層摻雜濃度越大，外延層電阻率越小，擊穿電壓越低。在滿足擊穿電壓要求的前提下，盡量提高電阻率，本實施例中采用厚度為ΙΟΟμπκ摻雜濃度為114數(shù)量級的MOS單元的η-外延層32。
[0026]為了結(jié)構(gòu)簡單以及制作工藝簡單，本實施例中所有MOS單元公用同一個η-外延層32，工藝操作時，可先在η-外延上注入一定濃度的ρ+推進(jìn)，然后在注入濃度小的ρ-再推進(jìn)，形成如圖3、4、5、6、7所示的ρ+區(qū)和ρ- Body區(qū)的分布結(jié)構(gòu)，由于推進(jìn)程度不同，導(dǎo)致ρ+區(qū)的結(jié)深比P- Body區(qū)的結(jié)深稍微大一點(diǎn)。
[0027](2) ESD保護(hù)結(jié)構(gòu)，本實施例中的ESD保護(hù)結(jié)構(gòu)包括兩個反向并聯(lián)的二極管鏈，所述兩個二極管鏈分別由數(shù)量相同的若干個二極管單元2串聯(lián)而成，其平面視圖和三維視圖如圖1、2所示。所述若干個二極管單元2等間距的設(shè)置于MOS單元I所分布的幾何圖形內(nèi)部，并且二極管單元2與相鄰的MOS單元I之間不設(shè)置溝道，而如圖5、6、7所示用二氧化硅層33隔離開。若干個二極管單元2分為兩組數(shù)量相等的依次串聯(lián)的二極管單元組(即一個二極管單元的陽極接另一個二極管單元的陰極，其陰極則接另一個二極管單元的陽極)，兩組二極管鏈反向并聯(lián)(一個二極管鏈的終端陽極與另一個二極管鏈的終端陰極相連，其終端陰極則與另一個二極管鏈的終端陽極相連)，其接點(diǎn)分別與功率MOS結(jié)構(gòu)的柵極G和源極S相連。
[0028]本實施例中的二極管單元2結(jié)構(gòu)完全相同，如圖4、5、6、7所示，均包括從下至上依次層疊的η+襯底層31、η-外延層32、二氧化娃層33，在η-外延層32的頂端自上而下延伸有二極管單元P+區(qū)21，在二極管單元ρ+區(qū)21的外圍設(shè)有二極管單元p-Body區(qū)23，在二極管單元P-Body區(qū)頂端自上而下設(shè)有二極管單元η+區(qū)22，二氧化硅層33。
[0029]為了結(jié)構(gòu)簡單，本實施例中將二極管單元η+襯底層31、二極管單元η-外延層32與MOS單元I共用同一個η+襯底層31、η-外延層32，即所有MOS單元I和ESD保護(hù)結(jié)構(gòu)的二極管單元2均處于同一個η+襯底層31上和η-外延層32上。同樣二極管單元2的PN結(jié)設(shè)于一個獨(dú)立的二極管單元P-Body區(qū)23上，本實施例中二極管單元p-Body區(qū)23摻雜濃度不高，用于隔離二極管單元2與η-外延層32。ESD防護(hù)結(jié)構(gòu)二極管單元η+區(qū)22設(shè)置于二極管單元P-Body區(qū)23上，二極管單元ρ+區(qū)21處于二極管單元η+區(qū)22和二極管單元p-Body區(qū)23的中心。二極管單元η+區(qū)22和二極管單元ρ+區(qū)21摻雜濃度比較高，本實施例分別選用二極管單元η+區(qū)22和二極管單元ρ+區(qū)21摻雜濃度為119數(shù)量級，并將二極管單元η+區(qū)22和二極管單元ρ+區(qū)21分別作為二極管單元2的陰極和陽極，二氧化硅層33處于二極管單元η+區(qū)22和二極管單元ρ+區(qū)21上面，保證了二極管單元2之間的相互隔離和獨(dú)立。本實施例中所有串接的二極管單元η+區(qū)22表面用金屬互連，二極管單元ρ+區(qū)21上開有4 μ m2的孔作為金屬連線接觸孔，一個二極管單元η+區(qū)22連接相鄰一個二極管單元P+區(qū)21，其二極管單元ρ+區(qū)21接于另一個相鄰二極管單元η+區(qū)22，從而實現(xiàn)二極管單元2的串聯(lián)。
[0030]本實施例中二極管單元2的面積為MOS單元I的整數(shù)倍，等距離人為的設(shè)置在MOS單元I排布的幾何圖形里。該二極管單元組構(gòu)成一種ESD保護(hù)結(jié)構(gòu)。本實施例采用二極管單元2的面積為MOS單元I面積的四倍，考慮到二極管單元2在幾何圖形里分布的隨機(jī)性，與MOS單元I相鄰的單元分布情況有:如圖3所示的MOS單元I與MOS單元1、如圖4所示的MOS單元I與二極管單元2兩種情況。與二極管單元2左右相鄰的兩個單元分布情況有:如圖5所示的MOS單元1、二極管單元2、MOS單元1、如圖6所示的MOS單元1、二極管單元2、二極管單元2，以及如圖7所示的二極管單元2、二極管單元2、二極管單元2三種情況。相鄰的MOS單元I和二極管單元2之間用二氧化硅層33隔離，不設(shè)置溝道，相鄰的二極管單元2和二極管單元2之間也用二氧化硅層33隔離，相互獨(dú)立。
[0031]本實施例的集成式二極管鏈功率MOS防靜電保護(hù)結(jié)構(gòu)的等效圖如圖20所示，兩組二極管鏈反向并聯(lián)接于功率MOS結(jié)構(gòu)的柵極和源極，設(shè)每組二極管鏈的正向?qū)ㄩ撝惦妷褐蜑閂th總,MOS器件的最大柵源偏置電壓為Vgs(max)，M0S單元的柵氧化層14的擊穿電壓為Bvoxide，由于Vgs (max) (Vth&〈Bvoxide，當(dāng)出現(xiàn)靜電時，串聯(lián)的二極管單元組先于柵氧化層14擊穿而導(dǎo)通，靜電流流過二極管使得柵氧化層14承受的最大電壓為串聯(lián)二極管的導(dǎo)通電壓壓降之和而起到ESD防護(hù)的效果。由于本發(fā)明的ESD保護(hù)結(jié)構(gòu)的二極管單元2與MOS單元I通設(shè)于同一 η-外延層上，工藝實現(xiàn)簡單并且與功率MOS結(jié)構(gòu)工藝相兼容。設(shè)于η-外延層上的二極管單元結(jié)構(gòu)穩(wěn)定并且其正向?qū)ㄩ撝惦妷夯竞愣ú蛔儯捎枚O管的導(dǎo)通閾值電壓來防護(hù)ESD，更加可靠安全。
[0032]實施例2 —種帶有ESD保護(hù)結(jié)構(gòu)的功率MOS結(jié)構(gòu)
本實施例的帶有ESD保護(hù)結(jié)構(gòu)的功率MOS結(jié)構(gòu)，與實施例1 一樣包括功率MOS結(jié)構(gòu)和ESD保護(hù)結(jié)構(gòu)，其整體結(jié)構(gòu)如圖8、9所示。本實施例與實施例1的不同之處在于二極管單元2的結(jié)構(gòu)。本實施例中二極管單元2的結(jié)構(gòu)如圖10、11、12、13所示，均包括從下至上依次層疊的η+襯底層31、η-外延層32、二氧化娃層33，所述η-外延層32的頂端自上而下延伸設(shè)有二極管單元P+區(qū)21，二極管單元ρ+區(qū)21的頂端自上而下延伸設(shè)二極管單元η+區(qū)22。二極管單元η+區(qū)22設(shè)于二極管單元ρ+區(qū)21上層，并且四周被二極管單元ρ+區(qū)21包圍，二極管單元P+區(qū)21作為二極管單元2的陽極A通過表層的金屬互連層34互連，二極管單元P+區(qū)21可以根據(jù)需要選取不同濃度ρ型雜質(zhì)，也可以用P-區(qū)來替代。二極管單元η+區(qū)22作為二極管單元2的陰極K通過方孔與金屬互連層34相連。同樣，本實施例中的二極管單元η+區(qū)22連接相鄰一個二極管單元ρ+區(qū)21，其二極管單元ρ+區(qū)21接于另一個相鄰二極管單元η+區(qū)22，從而實現(xiàn)二極管的串聯(lián)。
[0033]本實施例采用二極管單元2的面積為四倍的MOS單元I的面積，考慮到二極管單元2在幾何圖形里分布的隨機(jī)性，與MOS單元I相鄰的單元分布有如圖3所示(與實施例1相同)的MOS單元I與MOS單元I及如圖10所示的MOS單元I與二極管單元2兩種情況。二極管單元2左右相鄰的兩個單元分布情況有如圖11所示的MOS單元1、二極管單元
2、MOS單元1，如圖12所示的MOS單元1、二極管單元2、二極管單元2，以及如圖13所示的二極管單元2、二極管單元2、二極管單元2三種情況。相鄰的MOS單元I和二極管單元2之間用二氧化硅層33隔離，不設(shè)置溝道，相鄰的二極管單元2和二極管單元2之間用二氧化硅層33隔離，相互獨(dú)立。
[0034]本實施例中其他結(jié)構(gòu)于實施例1中的結(jié)構(gòu)相同，在此不再贅述。
[0035]實施例3 —種帶有ESD保護(hù)結(jié)構(gòu)的功率MOS結(jié)構(gòu)
本實施例的帶有ESD保護(hù)結(jié)構(gòu)的功率MOS結(jié)構(gòu)，本實施例的帶有ESD保護(hù)結(jié)構(gòu)的功率MOS結(jié)構(gòu)，與實施例1、2 —樣包括功率MOS結(jié)構(gòu)和ESD保護(hù)結(jié)構(gòu)，其整體結(jié)構(gòu)如圖14、15所示。本實施例與實施例1、2的不同之處在于二極管單元2的結(jié)構(gòu)。本實施例中二極管單元2的結(jié)構(gòu)如圖16、17、18、19所示，均包括從下至上依次層疊的η+襯底層31、η-外延層32、二氧化硅層33，所述η-外延層32的頂端自上而下延伸設(shè)有二極管單元ρ+區(qū)21，二極管單元P+區(qū)21的頂端自上而下延伸設(shè)若干個二極管單元η+區(qū)22，本實施例中共設(shè)有3個二極管單元η+區(qū)22，并且3個二極管單元η+區(qū)22分別等間距設(shè)于二極管單元ρ+區(qū)21上層并且四周被二極管單元P+區(qū)21包圍，二極管單元ρ+區(qū)21作為二極管單元2的陽極A通過表層金屬互連層34互連，二極管單元ρ+區(qū)21可以根據(jù)需要選取不同濃度ρ型雜質(zhì)，也可以用P-區(qū)來替代。3個二極管單元η+區(qū)22連接一起作為二極管單元2的陰極K通過方孔與金屬互連層34相連。同樣一個二極管單元η+區(qū)22接于相鄰一個二極管單元ρ+區(qū)21，其P+區(qū)21接于另一個相鄰二極管單元η+區(qū)22，從而實現(xiàn)二極管的串聯(lián)。
[0036]。二極管單元η+區(qū)22設(shè)于二極管單元ρ+區(qū)21上層，并且四周被二極管單元P+區(qū)21包圍，二極管單元ρ+區(qū)21作為二極管單元2的陽極A通過表層的金屬互連層34互連，二極管單元ρ+區(qū)21可以根據(jù)需要選取不同濃度ρ型雜質(zhì)，也可以用P-區(qū)來替代。二極管η+區(qū)22作為二極管單元2的陰極K通過方孔與金屬互連層34相連。同樣，本實施例中的二極管單元η+區(qū)22連接相鄰一個二極管單元ρ+區(qū)21，其二極管單元ρ+區(qū)21接于另一個相鄰二極管單元η+區(qū)22，從而實現(xiàn)二極管的串聯(lián)。
[0037]本實施例采用二極管單元2的面積為四倍的MOS單元I的面積，考慮到二極管單元在幾何圖形里分布的隨機(jī)性，與MOS單元I相鄰的單元分布有如圖3所示(與實施例1、2相同)的MOS單元I與MOS單元I及如圖16所示的MOS單元I與二極管單元2兩種情況。與二極管單元2左右相鄰的兩個單元分布情況有如圖17所示的MOS單元1、二極管單元2、MOS單元1，如圖18所示的MOS單元1、二極管單元2、二極管單元2，以及如圖19所示的二極管單元2、二極管單元2、二極管單元2三種情況。相鄰的MOS單元I和二極管單元2之間用二氧化硅層33隔離，不設(shè)置溝道，相鄰的二極管單元2和二極管單元2之間用二氧化硅層33隔離，相互獨(dú)立。
[0038]本實施例中其他結(jié)構(gòu)于實施例1、2中的結(jié)構(gòu)相同，在此不再贅述。
【權(quán)利要求】
1.一種集成式二極管鏈功率皿)3防靜電保護(hù)結(jié)構(gòu)，其特征在于:它包括由若干個皿)3單元一起構(gòu)成的功率103結(jié)構(gòu)，和由兩組反向并聯(lián)的二極管鏈構(gòu)成的￡30保護(hù)結(jié)構(gòu)，所述280保護(hù)結(jié)構(gòu)的等效輸出端并接在所述功率103結(jié)構(gòu)的柵極和源極兩端；所述二極管鏈的開啟電壓大于功率103結(jié)構(gòu)最大柵源工作電壓，且小于柵氧化層的最小擊穿電壓。
2.根據(jù)權(quán)利要求1所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于:所有103單元的結(jié)構(gòu)完全相同，相互間等間距的分布。
3.根據(jù)權(quán)利要求2所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于:每一 108單元的結(jié)構(gòu)包括從下至上依次層疊的金屬互連層、11+襯底層、11-外延層，在11-外延層的頂端向下延伸設(shè)有￠+區(qū)，在￠+區(qū)外圍設(shè)有￠1-80(17區(qū)，在￠-80(17區(qū)的頂端向下延伸設(shè)有11+區(qū)，11+區(qū)的頂端從下至上依次層疊有柵氧層、11+多晶硅層，所述11+多晶硅層頂端設(shè)有二氧化硅層和金屬互連層，其中: 11+區(qū)作為103單元的源極，設(shè)置在￠1-80(17區(qū)上且分布在￠+區(qū)四周； 11+多晶娃層為103單元的柵極。
4.根據(jù)權(quán)利要求3所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于: 所有所述皿)3單元的柵極通過11+多晶硅連接一起構(gòu)成功率皿)3結(jié)構(gòu)的柵極匕所有皿)3單元的源極通過金屬互連層連接一起構(gòu)成功率103結(jié)構(gòu)的源極3。
5.根據(jù)權(quán)利要求4所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于:兩組反向并聯(lián)的二極管鏈由數(shù)量相同的二極管單元串聯(lián)而成，所述二極管單元等距離隨機(jī)分布在103單元分布的幾何圖形中，二極管單元與左右相鄰的兩個單元分布排列為以下情形之一: ①103單元、二極管單元、108單元； ②103單元、二極管單元、二極管單元； ③二極管單元、二極管單元、二極管單元； 相鄰的103單元和二極管單元之間用厚膜二氧化硅隔離，相鄰的二極管單元和二極管單元之間用厚膜的二氧化硅隔離，相互獨(dú)立。
6.根據(jù)權(quán)利要求5所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于:所述兩個二極管鏈中的二極管單元結(jié)構(gòu)完全相同，結(jié)構(gòu)形式為以下情形之一: 1、第一種結(jié)構(gòu) 包括從下至上依次層疊的=+襯底層、11~外延層，在11-外延層的頂端自上而下延伸有￠+區(qū)，和￠1-80(17區(qū)，所述￠-80(17區(qū)設(shè)于區(qū)的四周，在￠-80(17區(qū)的頂端自上而下延伸有11+區(qū)，所述=+區(qū)和0區(qū)分別為二極管單元的陰極X和陽極八； I1、第二種結(jié)構(gòu) 包括從下至上依次層疊的11+襯底層、11-外延層、在11-外延層的頂端自上而下延伸設(shè)有0區(qū)，在0區(qū)的頂端自上而下延伸有11+區(qū)，所述11+區(qū)和0區(qū)分別為二極管單元的陰極X和陽極八； II1、第三種結(jié)構(gòu) 包括從下至上依次層疊的=+襯底層、11~外延層，在11-外延層的頂端自上而下延伸有0區(qū)，在0區(qū)的頂端自上而下延伸設(shè)有若干個11+區(qū)，若干個11+區(qū)連在一起為二極管單元的陰極X，0區(qū)作為二極管的陽極八。
7.根據(jù)權(quán)利要求6所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于: 所述第二種結(jié)構(gòu)中0區(qū)設(shè)于奸區(qū)下層和四周，所述0區(qū)也可以用『區(qū)來取代； 第三種結(jié)構(gòu)中的若干個11+區(qū)依次交替設(shè)于0區(qū)上方，所述0區(qū)也可以用『區(qū)來取代。
8.根據(jù)權(quán)利要求7所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于: 所述二極管單元面積為103單元面積的整數(shù)倍，二極管單元的陰極和陽極用金屬互連層相連，一組二極管鏈終端陽極與另一組二極管鏈的終端陰極相連，其終端陰極則與另一組二極管鏈的終端陽極相連，兩組二極管鏈的連接點(diǎn)分別與功率顯3結(jié)構(gòu)的柵極和源極相連。
9.根據(jù)權(quán)利要求3至8中任意一項所述的集成式二極管鏈功率103防靜電保護(hù)結(jié)構(gòu)，其特征在于:所述所有的103單元與所有的二極管單元共用同一個11+襯底層和11-外延層，所述11+襯底層作為功率103結(jié)構(gòu)的漏極0。
【文檔編號】H01L27/02GK104505390SQ201510008547
【公開日】2015年4月8日 申請日期:2015年1月8日 優(yōu)先權(quán)日:2015年1月8日
【發(fā)明者】趙建明, 徐開凱, 廖智, 黃平, 趙國, 鐘思翰, 徐彭飛, 胡興微, 蔣澎湃 申請人:電子科技大學(xué), 四川藍(lán)彩電子科技有限公司, 四川綠然電子科技有限公司, 上海朕芯微電子科技有限公司