1.一種降低FinFET寄生電阻的器件結(jié)構(gòu)，其特征在于，包括：FinFET硅鰭結(jié)構(gòu)、由柵電極和柵介質(zhì)層組成的柵疊結(jié)構(gòu)、用于源漏引出的條形接觸孔層M0以及用于后道互連工藝的金屬層M1；
其中，所述柵疊結(jié)構(gòu)分別從兩個側(cè)面和表面包裹所述FinFET硅鰭結(jié)構(gòu)，形成FinFET器件的三維溝道，所述條形接觸孔層M0的下端覆蓋并連接FinFET器件的源漏區(qū)域，上端與所述金屬層M1相連，以實現(xiàn)FinFET器件的源漏引出；所述條形接觸孔層M0采用單壁或多壁碳納米管材料。
2.根據(jù)權(quán)利要求1所述的降低FinFET寄生電阻的器件結(jié)構(gòu)，其特征在于，所述FinFET硅鰭結(jié)構(gòu)通過淺溝槽隔離介質(zhì)STI進行隔離。
3.根據(jù)權(quán)利要求1所述的降低FinFET寄生電阻的器件結(jié)構(gòu)，其特征在于，所述柵疊結(jié)構(gòu)由金屬柵電極和高k柵介質(zhì)組成。
4.根據(jù)權(quán)利要求1所述的降低FinFET寄生電阻的器件結(jié)構(gòu)，其特征在于，所述金屬層M1為銅互連導線。
5.一種采用權(quán)利要求1所述降低FinFET寄生電阻的器件結(jié)構(gòu)的制備方法，其特征在于，包括
步驟S1：制備常規(guī)FinFET器件結(jié)構(gòu)，包括制備FinFET硅鰭結(jié)構(gòu)、由柵電極和柵介質(zhì)層組成的柵疊結(jié)構(gòu)和定義FinFET器件的源漏區(qū)域的分步驟；其中，所述常規(guī)FinFET器件結(jié)構(gòu)包括由金屬柵電極和柵介質(zhì)層組成的柵疊結(jié)構(gòu)分別從側(cè)面和表面包裹FinFET硅鰭結(jié)構(gòu)，形成MOSFET的三維溝道；
步驟S2：在所述源漏區(qū)域制備催化劑層；
步驟S3：生長碳納米管，形成條形接觸孔層M0；其中，所述條形接觸孔層M0的下端覆蓋并連接所述FinFET器件的源漏區(qū)域；所述碳納米管包括單壁和多壁碳納米管材料；
步驟S4：實現(xiàn)FinFET器件的源漏引出及后道工藝制備，即使所述條形接觸孔層M0的上端與所述金屬層M1相連。
6.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，所述制備常規(guī)FinFET器件結(jié)構(gòu)方法包含一系列光刻、刻蝕、氧化、淀積和/或外延工藝步驟的組合。
7.根據(jù)權(quán)利要求5所述的制備方法，其特征在于，所述步驟S2具體包括如下步驟：
步驟S21：通過光刻和刻蝕工藝定義出所述條形接觸孔層M0；
步驟S22：利用原子層淀積技術(shù)在所述條形接觸孔層M0中和表面淀積催化劑層；
步驟S23：通過退火工藝使所述催化劑層顆?；?。
8.根據(jù)權(quán)利要求3所述的制備方法，其特征在于，所述催化劑材料為鐵Fe、鈷Co或鎳Ni。
9.根據(jù)權(quán)利要求3所述的制備方法，其特征在于，所述生長碳納米管的方法為化學氣相淀積法。
10.根據(jù)權(quán)利要求3所述的制備方法，其特征在于，所述步驟S4中實現(xiàn)FinFET器件的源漏引出及后道工藝制備金屬引出采用傳統(tǒng)CMOS后道互連制備工藝。