專利名稱：一種pwm控制方法
技術領域：
本發(fā)明涉及脈寬調制技術(Pulse Width Modulation,簡稱PWM)，特 別是涉及一種PWM控制方法。
背景技術：
現(xiàn)有的數(shù)字化脈寬調制控制的實現(xiàn)方式有兩種非對稱式PWM和對 稱式PWM。圖1所示為對稱式PWM發(fā)生原理，高頻載波為對稱三角波； 圖2所示為非對稱式PWM發(fā)生原理，高頻載波為鋸齒波。在非對稱式PWM 中，計數(shù)器是從0開始計數(shù)一直計數(shù)到一個設定的周期值T1PR然后又重 新從0開始計數(shù)。程序中可以設定一個比較值CMPRx，當計數(shù)器的計數(shù) 值和比較值相等時，設定為高有效的PWM 口輸出高電平，PWM開通； 當計數(shù)器計數(shù)到周期值時，PWM口輸出低電平，PWM關斷。在同樣的開 關頻率下，非對稱式PWM的分辨率高于對稱PWM的分辨率，因此通常 采用非對稱式PWM即高頻載波為鋸齒波的PWM控制方式。
以往的非對稱PWM控制，高頻載波都是斜率固定的鋸齒波信號，并 大多采用數(shù)字信號處理器(Digital Signal Processor,簡稱DSP)或者單片 機來控制。然而，在現(xiàn)代電力電子的PWM控制方式中，有時載波的斜率 是不固定的，這時就不能采用固定斜坡的控制方式。圖3所示的是一種由 模擬電路組成的PWM控制電路所產(chǎn)生的信號波形，其中外部輸入時鐘控 制信號clock、參考信號Vf，高頻載波信號K是由積分器輸出的斜坡信號， 根據(jù)時序電路的要求，當斜坡信號K等于參考信號Vf時，此時Vf對應的 點為VFQ，斜坡信號受復位作用回復到零，并在下一個周期的開始時刻重 新線形增長。但是，由于可能增長到的最大值是個變化的量，所以斜坡信 號Vr在每一個開關周期上升的斜率并不相同，這時就需要采用斜坡信號斜 率不固定的控制方式來產(chǎn)生PWM波形。利用積分信號可給出高頻載波信 號Vp即通過不斷積分信號累加來形成各周期斜率不固定的斜坡信號，但 是，如果想提高PWM的精度就要采用頻率很高的時鐘來控制累加的過程， 這樣造成計算量大，而且消耗的芯片資源也很大。另外，現(xiàn)有的非對稱 PWM控制通常采用DSP，而DSP是串行運算模式，普通的DSP其難以達 到1MHz以上的開關頻率；同時，采用DSP也難以實現(xiàn)基于IC層面的設計。
發(fā)明內容
本發(fā)明所要解決的技術問題在于克服現(xiàn)有技術的不足，提供一種數(shù)字
化PWM控制方法，它能通過較簡單的運算實現(xiàn)載波斜率不固定的非對稱 式PWM控制。
本發(fā)明采用以下技術方案解決該技術問題
這種PWM控制方法，PWM開關周期由脈沖控制信號決定，PWM開 通時間和關斷時間由高頻載波信號、參考信號及所述脈沖控制信號確定， 所述高頻載波信號為各周期之間斜率有變化的斜坡信號。
這種PWM控制方法的特點在于在每個PWM開關周期內對所述參 考信號采樣一次，以采樣值作為比較值Vp，根據(jù)所述比較值Vp與對應的斜 坡信號最大值V^的比值關系來確定各開關周期的PWM開通、關斷時間。
各開關周期均按設定的時鐘頻率從0開始計數(shù)， 一開關周期內的最大
計數(shù)值為N;由所述比值關系確定對應于PWM開通時間的計數(shù)值取值范 圍為0 f .N，并根據(jù)所述計數(shù)值取值范圍得到PWM開通、關斷時間。
根據(jù)所述計數(shù)值取值范圍來得到PWM開通、關斷時間的過程包括以 下步驟
1) 將^^N的分母、商和余數(shù)轉化為整型數(shù)據(jù)；
2) 判斷脈沖控制信號的電平特性，如果為關斷控制電平，PWM輸出 低電平；否則，進入下一步驟；
3) 判斷^.N的分子和分母是否全都為正數(shù)，如果否，輸出低電平;
如果是，則進入下一步驟；
4) 判斷;^.N的余數(shù)是否小于分母的二分之一，如果是，則當計數(shù)值
大于商減一時輸出.低電平，否則輸出高電平；如果否，則當計數(shù)器的數(shù)值 大于商時輸出低電平，否則輸出高電平；上述低、高電平時段分別對應 PWM關斷、開通時間。頻率從o開始計數(shù)， 一開關周期內的最大
計數(shù)值為N，不斷累計計數(shù)值n，其取值范圍為0 N;以該設定的時鐘頻
率不斷計算Vr,丟并與比較值VF進行比較，當滿足V"丟〈VF時，輸出高電N N
平，否則，輸出低電平；上述低、高電平時段分別對應PWM關斷、開通時間。
所述脈沖控制信號頻率為lOOKHz，所述設定的時鐘頻率為200MHz，相應的總計數(shù)值N為2000。
在每個開關周期的中間時刻對所述參考信號進行一次信號采樣以獲得比較值Vp 。
所述脈沖控制信號各周期中設置了死區(qū)，進入死區(qū)時PWM關斷。
所述高頻載波信號、參考信號以及脈沖控制信號由數(shù)字電路控制和處理，所述數(shù)字電路'根據(jù)上述信號確定各開關周期的PWM開通、關斷時間并生成PWM信號。
所述數(shù)字電路采用現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)實現(xiàn)。
本發(fā)明對比于現(xiàn)有技術的有益效果是
本發(fā)明中，在每個PWM開關周期內對所述參考信號進行一次采樣，以采樣值作為比較值VF ，得到比較值VF與對應的斜坡信號最大值Vm的比
值關系，由于開關周期中PWM開通時間T^^Li;，其中i;為斜坡信號的
周期，因此，控制電路只需利用VF與Vm的比值關系即可以確定出各開關
周期的PWM開通與關斷時間、PWM占空比，通過較簡單的運算處理即可獲得要輸出的PWM信號波形，并可達到較高的精度，且對處理器件的資源占用和消耗小。
在各開關周期內按設定時鐘頻率進行計數(shù)，根據(jù)VF與Vrai的比值關系，可確定對應于PWM開通時間的計數(shù)值取值范圍，并據(jù)此得到PWM的開
通、關斷時間。或者是按設定時鐘頻率不斷計算出Vr^^并與比較值Vp進
N
行比較，從而判斷PWM的開通與關斷。
本發(fā)明采用FPGA實現(xiàn)，為并行運算模式，處理速度快、功率損耗低，并且可以將控制算法集成在一片F(xiàn)PGA芯片上，能實現(xiàn)基于IC層面的設計，因此，這種通過FPGA實現(xiàn)的方法較使用其他處理器件的方法更能適應對開關頻率的高要求。
圖1是現(xiàn)有技術中載波為對稱三角波的對稱式PWM波形發(fā)生原理圖；圖2是現(xiàn)有技術中載波為鋸齒波的非對稱式PWM波形發(fā)生原理圖；圖3是現(xiàn)有技術中由模擬電路產(chǎn)生、載波斜率變化的PWM控制波形
圖4是本發(fā)明具體實施方式
一的PWM波形發(fā)生原理圖；圖5是本發(fā)明具體實施方式
一的PWM數(shù)字控制波形圖；圖6是本發(fā)明具體實施方式
一的PWM算法流程圖;圖7是本發(fā)明具體實施方式
一的PWM數(shù)字控制仿真效果圖；圖8是本發(fā)明具體實施方式
二的PWM數(shù)字控制波形圖。
具體實施例方式
下面通過具體實施方式
并結合附圖對本發(fā)明作進一步詳細的描述。
具體實施方式
一
如圖4所示，本具體實施方式
的PWM發(fā)生原理圖對應于圖3中PWM控制波形的一個開關周期，非對稱PWM高頻載波信號Vr (即斜坡信號)各開關周期的斜率是不固定的。不考慮復位開關的作用，作為PWM模塊的一個輸入信號，斜坡信號Vr在各開關周期內可上升的最大幅值V皿由模塊前級給定(例如V皿可以是電壓環(huán)運算放大器的輸出信號)，并在每個開關周期變化一次。同時，每個開關周期的參考信號Vf也從前級讀到。如圖5所示，對于數(shù)字系統(tǒng)，參考信號Vf在各個開關周期內采樣后，其取值視為一恒量。本實施方式所用到的比較值VF即每個開關周期中間時刻對Vf的采樣值。假設Yf在每個開關周期內變化很小，則VF^/FQ。在每個開關周期中，PWM信號的幵始是高電平，對應為開通狀態(tài)；當斜坡信號Vr上升達到該比較值VF時，PWM信號跳變?yōu)榈碗娖?，進入關斷狀態(tài)。
本具體實施方式
采用以下算法來確定每一開關周期的PWM開通時間與關斷時間
參見圖4和圖5，由于斜坡信號是y二kx型函數(shù)，Xe(0,Ts)， ye(0,VJ，其中^為開關周期，V皿為開關周期內斜坡信號的最大幅值，根據(jù)相似三角形的性質有>=^，于是可確定開通時間乙為:
不過，由于Vf和Vm的數(shù)量級相當，當采用定點數(shù)運算時將兩者直接相除難以得出精確的計算結果。
下面參照圖6所示的流程并結合圖5中的波形時序說明本具體實施方式
的PWM控制算法原理
首先讀入脈沖控制信號PWM—Clk。該脈沖控制信號PWM—Clk的頻率
與PWM開關頻率為100kHz。脈沖控制信號PWM—clk的上升沿用于啟動PWM開通，下降沿用于為PWM提供死區(qū)時間。引入一個頻率為200MHz的時鐘信號和一個計數(shù)器，在每個脈沖控制信號PWM—clk的上升沿計數(shù)器從0開始對時鐘信號進行計數(shù)，只要PWM—clk保持高電平的狀態(tài)，計數(shù)器就在每個200MHz時鐘的上升沿增加1，當PWM—clk調變回低電平時，計數(shù)器清零并停止計數(shù)，這樣在每個開關周期計數(shù)器的計數(shù)值counter最多能夠達N二 200MHz/100kHz =2000。計數(shù)完之后將計數(shù)值counter轉化為整型數(shù)據(jù)。
在讀入脈沖控咖j信號PWM—clk的同時讀入兩路數(shù)據(jù)信號，即斜坡信號最大幅值V^和參考信號VF。根據(jù)式(1)，對應于PWM開通時間0 T。n
的計數(shù)值取值范圍為0 ^x2000。先將Vp乘以2000，再與V加相除，得
到商quot和余數(shù)rema。接下來將lx2000的分母deno、商quot和余數(shù)rema
轉化為整型數(shù)據(jù)。然后，判斷控制信號PWM_clk的電平特性，低電平為關斷控制電平，如果PWM一clk為低電平，說明此時為死區(qū)時間，將直接輸出低電平。如果PWM一clk為高電平，接下來再判斷分子和分母是否全都為正數(shù)，分子和^^母只要有一個不是正數(shù)就直接輸出低電平；當兩者皆為正數(shù)時，進入下一個比較環(huán)節(jié)。當余數(shù)rema小于分母的二分之一，即deno/2時，若計數(shù)器的數(shù)值大于quot-l，輸出低電平，反之輸出高電平；當余數(shù)rema大于分母的二分之一，若計數(shù)器的數(shù)值大于quot，輸出低電平，反之輸出高電平。圖7揭示了采用上述方法進行PWM控制的仿真效果。
具體實施方式
二
同具體實施方式
一，斜坡信號Vr在每個開關周期內能夠上升的最大幅
值V^作為PWM控制模塊的一個輸入信號由前級給出，隨開關周期變化。每個開關周期的參考信號的采樣值VF在各開關周期中恒定。同樣，在PWM控制模塊中引入一個200MHz的時鐘和一個計數(shù)器，計數(shù)器在控制信號PWM—clk為低電平時清零，在控制信號PWM—elk的上升沿開始計數(shù)，每個200M時鐘上升沿計數(shù)器增加1，控制信號PWM一clk的頻率與開關頻率相同為100kHz。因此，如果不設死區(qū)時間，計數(shù)器的計數(shù)值為11=0 1999;本具體實施方式
控制信號PWM—clk信號引入十個時鐘周期的死區(qū)時間后，計數(shù)器的計數(shù)值為n=0 1989。
如圖8所示，與具體實施方式
一不同，在本實施方式中，載波斜率不固定的PWM控制方式是通過設計一個累加器模擬積分器來產(chǎn)生的載波斜坡信號，然后，通過不斷地比較斜坡信號Vr的值與比較值VF來確定每一個開關周期的占空比。
累加器是本具體實施方式
的基礎。在一個開關周期內斜坡信號Vr能夠上升的最大值為V皿，則每一次時鐘上升沿，斜坡信號^將在原有值的基礎上增加V^/2000。然而這種使用累加器不斷累積的方法其缺點是造成截斷誤差的累積。由于本發(fā)明的控制方法對V^/2000的精度要求很高， 一旦在計算中出現(xiàn)較大誤差，將直接影響后面的計算，甚至產(chǎn)生錯誤。因此，本實施方式并不采用不斷累積的辦法，而是在每個時鐘周期，根據(jù)計數(shù)器當前的計數(shù)值直接計算出斜坡信號K的值，然后在下一個時鐘上升沿將所得結果鎖存。由此，斜坡信號K在每一次時鐘上升沿的值可以通過下式算得
其中n為當前計數(shù)值。圖8中所示斜坡信號K即由式(2)計算而得到的
呈階梯狀上升的信號波形。得到斜坡信號K之后，用每次開關周期的比較值VF去比較每個時鐘周期上升沿鎖存的VKn)值，當比較值VF大于Vi(n)時，
PWM輸出高電平；否則，輸出低電平。 一旦遇到死區(qū)，即PWM一clk低電平時，PWM必須輸出低電平。
不過，采用本具體實施方式
每5ns就要完成一次乘法運算，相比于具體實施方式
一所占用的處理器資源較高。
本發(fā)明上述具體實施方式
的PWM控制方法是基于FPGA實現(xiàn)的，所用到的算法可集成在一片F(xiàn)PGA芯片上，實現(xiàn)了基于IC層面的設計。FPGA優(yōu)點在于采用并行運算模式，因此處理速度快，且低功率損耗。隨著對開關頻率的要求越來越高，優(yōu)選FPGA用于開關電源的數(shù)字化控制有其特有的優(yōu)勢。然而，對于本領域普通技術人員來說，本發(fā)明方法亦可通過DSP、單片機等其他控制器件來實現(xiàn)。
以上內容是結合具體的優(yōu)選實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本發(fā)明的保護范圍。
權利要求
1. 一種PWM控制方法，PWM開關周期由脈沖控制信號決定，PWM開通時間和關斷時間由高頻載波信號、參考信號及所述脈沖控制信號確定，所述高頻載波信號為各周期之間斜率有變化的斜坡信號，其特征在于在每個PWM開關周期內對所述參考信號采樣一次，以采樣值作為比較值VF，根據(jù)所述比較值VF與對應的斜坡信號最大值Vrm的比值關系來確定各開關周期的PWM開通、關斷時間。
2. 如權利要求1所述的PWM控制方法，其特征在于各開關周期均按設定的時鐘頻率從0開始計數(shù)， 一開關周期內的最大計數(shù)值為N;由所述比值關系確定對應于PWM開通時間的計數(shù)值取值范圍為0 1.N ，并根據(jù)所述計數(shù)值取值范圍得到PWM開通、關斷時間。
3. 如權利要求2所述的PWM控制方法，其特征在于根據(jù)所述計數(shù)值取值范圍來得到PWM開通、關斷時間的過程包括以下步驟1) 將1.N的分母、商和余數(shù)轉化為整型數(shù)據(jù)；2) 判斷脈沖控制信號的電平特性，如果為關斷控制電平，PWM輸出低電平；否則，進入下一步驟；3) 判斷1.N的分子和分母是否全都為正數(shù)，如果否，輸出低電平；如果是，則進入下.一步驟；4) 判斷l(xiāng).N的余數(shù)是否小于分母的二分之一，如果是，則當計數(shù)值大于商減一時輸出低電平，否則輸出高電平；如果否，則當計數(shù)器的數(shù)值大于商時輸出低電平，否則輸出高電平；上述低、高電平時段分別對應PWM關斷、開通時間。
4. 如權利要求1所述的PWM控制方法，其特征在于各開關周期均按設定的時鐘頻率從O開始計數(shù)， 一開關周期內的最大計數(shù)值為N，不斷累計計數(shù)值n，其取值范圍為0 N;以該設定的時鐘頻率不斷計算V;^并與比較值VF進行比較，當滿足V一iUVF時，輸出高電平，否則，輸出低N電平；上述低、高電平時段分別對應PWM關斷、開通時間。
5. 如權利要求3或4所述的PWM控制方法，其特征在于所述脈沖控制信號的頻率為，100KHz，所述設定的時鐘頻率為200MHz，相應的總計數(shù)值N為2000。
6. 如權利要求1 4中任意一項所述的PWM控制方法，其特征在于在每個開關周期的中間時刻對所述參考信號進行一次信號采樣以獲得比較値Vf。
7. 如權利要求1 4中任意一項所述的PWM控制方法，其特征在于所述脈沖控制信號各周期中設置了死區(qū)，進入死區(qū)時PWM關斷。
8. 如權利要求1 4中任意一項所述的PWM控制方法，其特征在于所述高頻載波信號、參考信號以及脈沖控制信號由數(shù)字電路控制和處理，所述數(shù)字電路根據(jù)，上述信號確定各開關周期的PWM開通、關斷時間并生成PWM信號。
9. 如權利要求8所述的PWM控制方法，其特征在于所述數(shù)字電路采用FPGA實現(xiàn)。
全文摘要
本發(fā)明公開了一種PWM控制方法，PWM開關周期由脈沖控制信號決定，PWM開通時間和關斷時間由高頻載波信號、參考信號及脈沖控制信號確定，高頻載波信號為各周期之間斜率有變化的斜坡信號，在每個PWM開關周期內對參考信號采樣一次，以采樣值作為比較值V<sub>F</sub>，根據(jù)比較值V<sub>F</sub>與對應的斜坡信號最大值V<sub>rm</sub>的比值關系來確定各開關周期的PWM開通、關斷時間。本發(fā)明利用V<sub>F</sub>與V<sub>rm</sub>的比值關系，通過較簡單的運算處理產(chǎn)生要輸出的PWM信號波形，同時可達到較高的精度。本發(fā)明采用FPGA，具有處理速度快、低功率損耗的優(yōu)點，并且可實現(xiàn)基于IC層面的設計。
文檔編號H03K7/00GK101499791SQ20081000971
公開日2009年8月5日 申請日期2008年1月29日 優(yōu)先權日2008年1月29日
發(fā)明者志 唐, 畢曉萌, 黃慶義 申請人:力博特公司