本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種碳化硅vdmos器件。

背景技術(shù)：

sic作為第三代寬禁帶半導(dǎo)體材料，具有寬禁帶、高臨界擊穿電場和高熱導(dǎo)率等特點，與硅基器件相比，碳化硅器件在高溫、高壓、高頻、大功率、強(qiáng)輻照等領(lǐng)域中具有優(yōu)勢。由于sic具有高臨界擊穿電場，且sio2介電常數(shù)低于sic的介電常數(shù)，致使sicvdmos的柵氧化層在器件耐壓時承受高電場，對于方形原胞的sicvdmos而言，柵氧化層電場會在四個最鄰近原胞共同的jfet區(qū)處集中，因此其柵氧化層的可靠性問題更為嚴(yán)重。縮短jfet區(qū)寬度，可以降低柵氧化層的峰值電場，但會使得器件正向電流能力下降。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的，就是針對上述問題，提出一種在四個最鄰近原胞共同的jfet區(qū)十字交叉中心采用離子注入的sicvdmos器件。

本發(fā)明的技術(shù)方案是：

一種碳化硅vdmos器件，其原胞結(jié)構(gòu)為方形，包括n+襯底1、位于n+襯底1上表面的n漂移區(qū)2、位于n漂移區(qū)2上表面的p型阱區(qū)3和jfet區(qū)4、以及位于p型阱區(qū)3和jfet區(qū)4上表面的柵極結(jié)構(gòu)，所述p型阱區(qū)3的四周被jfet區(qū)4包圍，所述柵極結(jié)構(gòu)由柵介質(zhì)層7和位于柵介質(zhì)層7上表面的多晶硅8構(gòu)成，多晶硅8表面引出柵極；其特征在于，所述p型阱區(qū)3上層的中心區(qū)域具有n+源區(qū)5，所述n+源區(qū)5的四周與p型阱區(qū)3之間通過p+體接觸區(qū)6隔離，且所述柵介質(zhì)層7不與n+源區(qū)5和p+體接觸區(qū)6的上表面接觸；所述n+源區(qū)5和p+體接觸區(qū)6的共同引出端為源極；在任意四個鄰近元胞構(gòu)成的幾何形狀中心處的jfet區(qū)4中形成p型注入?yún)^(qū)9，每個元胞包含四分之一的p型注入?yún)^(qū)9，所述n+襯底1引出端為漏極。

上述方案為本發(fā)明的主要技術(shù)方案，與傳統(tǒng)技術(shù)相比的最大區(qū)別點是在任意四個鄰近元胞構(gòu)成的幾何形狀中心處的jfet區(qū)4中形成p型注入?yún)^(qū)9，也即是每個元胞的四個角均包含了p型注入?yún)^(qū)9，在附圖中只給出了一個中心形成p型注入?yún)^(qū)的示意。

進(jìn)一步的，所述p型注入?yún)^(qū)9與p+體接觸區(qū)6具有相同的結(jié)深和摻雜濃度。

更進(jìn)一步的，所述p型注入?yún)^(qū)9與p型阱區(qū)3具有相同的結(jié)深和摻雜濃度。

本發(fā)明的有益效果為，相對于傳統(tǒng)結(jié)構(gòu)，本發(fā)明能夠降低柵氧化層電場峰值，改善柵氧化層電場均勻性，提高器件的可靠性，并且正向電流能力下降不明顯。

附圖說明

圖1為實施例1的四分之一原胞結(jié)構(gòu)示意圖；

圖2為實施例2的四分之一原胞結(jié)構(gòu)示意圖；

圖3為實施例1的器件結(jié)構(gòu)的局部示意圖；

圖4為圖3的俯視圖；

圖5為實施例3的四分之一原胞結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例，詳細(xì)描述本發(fā)明的技術(shù)方案：

實施例1

如圖1所示，本實例為p型注入?yún)^(qū)9為任意p型注入的情況，包括n+襯底1、n型外延層、以及柵極結(jié)構(gòu)。其中，n外延層位于n+襯底1之上，柵極結(jié)構(gòu)位于n外延層之上。

所述柵極結(jié)構(gòu)覆蓋于除了源極之外的表面，柵極結(jié)構(gòu)包括柵介質(zhì)層7和其上的多晶硅8，多晶硅表面引出柵極；所述n外延層上部形成橫向和縱向分段排列的p型阱區(qū)3，p型阱區(qū)3之間形成jfet區(qū)4，p型阱區(qū)的上部形成獨立的n+源區(qū)5和p+體接觸區(qū)6，其中n+源區(qū)5包圍p+體接觸區(qū)6，n+源區(qū)5和p+體接觸區(qū)6的共同引出端為源極；p型阱區(qū)3下表面與n+襯底上表面之間的n型外延層形成n漂移區(qū)2；n+襯底1引出端為漏極。

其特征是：在四個最鄰近原胞共同的jfet區(qū)4的十字交叉中心形成p型注入?yún)^(qū)9。

本例的工作原理為：

器件處于阻斷狀態(tài)時，由n+襯底1發(fā)射的電力線會大量地被p型注入?yún)^(qū)9中的受主中心所吸收，從而使得氧化層上的電場減小，提高了器件的可靠性。

實施例2

如圖2所示，本例與實施例1的結(jié)構(gòu)基本相同，不同的地方是p型注入?yún)^(qū)9與p+體接觸區(qū)6具有相同的結(jié)深和摻雜濃度。

與實施例1相比，該例在工藝中可節(jié)省一張掩膜版，減少一次離子注入，降低成本。

實施例3

如圖5所示，本例與實施例1的結(jié)構(gòu)基本相同，不同的地方是p型注入?yún)^(qū)9與p型阱區(qū)區(qū)3具有相同的結(jié)深和摻雜濃度。

與實施例1相比，該例在工藝中可節(jié)省一張掩膜版，減少一次離子注入，降低成本。與實施例2相比，該例的p型注入?yún)^(qū)9的結(jié)深較深，能更顯著地降低柵氧化層電場峰值，提高器件耐壓。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明屬于功率半導(dǎo)體技術(shù)，涉及一種碳化硅VDMOS器件。該器件采用方形原胞結(jié)構(gòu)，相較于傳統(tǒng)的方形原胞，本結(jié)構(gòu)的特點在于在四個最鄰近原胞共同的JFET區(qū)十字交叉中心形成P型注入?yún)^(qū)。P型注入?yún)^(qū)可有效地吸收來自漏端的電力線，緩解器件阻斷狀態(tài)下JFET區(qū)十字交叉處的柵氧化層電場集中，從而提高器件耐壓并改善器件的柵氧可靠性。

技術(shù)研發(fā)人員：羅小蓉;何清源;張凱;方健;楊霏
受保護(hù)的技術(shù)使用者：電子科技大學(xué)
技術(shù)研發(fā)日：2017.07.26
技術(shù)公布日：2017.10.27