本發(fā)明涉及半導(dǎo)體裝置，特別是具有核心芯片安裝在基礎(chǔ)芯片上的結(jié)構(gòu)的半導(dǎo)體裝置及其制造方法。

背景技術(shù)：

1、晶片級芯片尺寸封裝(wl-csp)被用作lsi芯片的封裝，其中在晶片工藝中執(zhí)行重新布線、電極形成、樹脂密封和切割。在wl-csp中，形成在半導(dǎo)體基板的主面上的電路元件通過重新布線連接到外部元件(例如，專利文獻1)。

2、專利文獻1：日本未審專利申請公開號2019-62065。

技術(shù)實現(xiàn)思路

1、發(fā)明要解決的問題

2、在具有wl-csp結(jié)構(gòu)的半導(dǎo)體裝置的情況下，當(dāng)多個芯片被堆疊以形成單個封裝時，上芯片和下芯片使用引線接合或貫通電極彼此連接。

3、然而，當(dāng)使用引線接合或貫通電極時，芯片尺寸增加該量，使得難以小型化封裝。

4、本發(fā)明是鑒于上述問題而做出的，并且其目的是在具有wl-csp結(jié)構(gòu)的半導(dǎo)體裝置中以簡單的結(jié)構(gòu)實現(xiàn)芯片尺寸的小型化。

5、用于解決問題的方案

6、根據(jù)本發(fā)明的半導(dǎo)體裝置包括第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、柱電極和掩埋層。第一半導(dǎo)體芯片包括多個第一金屬端子、多個外部金屬端子和接合層。所述多個第一金屬端子形成在一個面的一個區(qū)域中。所述多個外部金屬端子形成在所述一個面的另一區(qū)域中。所述接合層包括設(shè)置在所述一個面上以填充所述多個第一金屬端子和所述多個外部金屬端子之間的氧化膜。第二半導(dǎo)體芯片包括多個第二金屬端子和接合層。所述多個第二金屬端子形成在所述第一半導(dǎo)體芯片的所述一個面相對的相對面上，所述接合層包括設(shè)置在所述相對面上以填充所述多個第二金屬端子之間的氧化膜。通過將所述接合層彼此接合使得相應(yīng)的多個第二金屬端子接觸形成在所述第一半導(dǎo)體芯片上的相應(yīng)的多個第一金屬端子而將所述第二半導(dǎo)體芯片安裝在所述第一半導(dǎo)體芯片上。柱電極形成在所述第一半導(dǎo)體芯片的所述一個面上方并通過金屬膜設(shè)置在所述第一半導(dǎo)體芯片的外部金屬端子上。掩埋層在所述第一半導(dǎo)體芯片的所述一個面上掩埋所述第二半導(dǎo)體芯片和所述柱電極。

7、根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法包括：第一步驟，將第二半導(dǎo)體芯片安裝在第一半導(dǎo)體芯片上，所述第一半導(dǎo)體芯片包括多個第一金屬端子、多個外部金屬端子和接合層，所述多個第一金屬端子形成在一個面的一個區(qū)域中，所述多個外部金屬端子形成在所述一個面的另一區(qū)域中，所述接合層包括設(shè)置在所述一個面上以填充所述多個第一金屬端子和所述多個外部金屬端子之間的氧化膜，所述第二半導(dǎo)體芯片具有其上形成有多個第二金屬端子和接合層的一個面，所述接合層包括填充所述多個第二金屬端子之間的氧化膜，通過將所述接合層彼此接合使得相應(yīng)的多個第二金屬端子接觸形成在所述第一半導(dǎo)體芯片上的相應(yīng)的多個第一金屬端子而將所述第二半導(dǎo)體芯片安裝在所述第一半導(dǎo)體芯片上；第二步驟，在所述第一步驟之后處理所述第二半導(dǎo)體芯片的側(cè)面；第三步驟，形成金屬膜，所述金屬膜覆蓋所述第一半導(dǎo)體芯片的所述一個面、以及所述第二半導(dǎo)體芯片的除了所述第一半導(dǎo)體芯片的所述一個面相對的相對面之外的表面；第四步驟，在所述金屬膜上形成具有開口的抗蝕劑膜；第五步驟，在所述抗蝕劑膜的所述開口所對應(yīng)的區(qū)域中通過所述金屬膜在所述第一半導(dǎo)體芯片的外部金屬端子上形成柱電極；和第六步驟，去除所述金屬膜和所述抗蝕劑膜，以形成在所述第一半導(dǎo)體芯片的所述一個面上掩埋所述第二半導(dǎo)體芯片和所述柱電極的掩埋層。

8、發(fā)明效果

9、本發(fā)明的半導(dǎo)體裝置允許在具有wl-csp結(jié)構(gòu)的半導(dǎo)體裝置中以簡單的結(jié)構(gòu)減小芯片尺寸。

技術(shù)特征：

1.一種半導(dǎo)體裝置，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，

4.一種半導(dǎo)體裝置的制造方法，包括：

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其中，

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其中，

技術(shù)總結(jié)
半導(dǎo)體裝置包括第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、柱電極和掩埋層。第一半導(dǎo)體芯片包括形成在一個面的一個區(qū)域中的多個第一金屬端子、形成在另一區(qū)域中的多個外部金屬端子、以及包括填充其之間的氧化膜的接合層。第二半導(dǎo)體芯片包括形成在第一半導(dǎo)體芯片的一個面相對的相對面上的多個第二金屬端子、以及包括設(shè)置在相對面上以填充其之間的氧化膜的接合層。通過將接合層彼此接合使得相應(yīng)的金屬端子彼此接觸而將第二半導(dǎo)體芯片安裝在第一半導(dǎo)體芯片上。柱電極形成在第一半導(dǎo)體芯片的一個面上方并通過金屬膜設(shè)置在第一半導(dǎo)體芯片的外部金屬端子上。掩埋層在第一半導(dǎo)體芯片的一個面上掩埋第二半導(dǎo)體芯片和柱電極。

技術(shù)研發(fā)人員：新井健太郎
受保護的技術(shù)使用者：拉碧斯半導(dǎo)體株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/28