本公開涉及半導體器件及其制造方法，并且更具體地，涉及包括齊納二極管的半導體器件及其制造方法。

背景技術(shù)：

1、半導體器件包含保護電路以保護misfet(金屬絕緣體半導體場效應晶體管)免受浪涌電壓等的影響。

2、以下列出了所公開的技術(shù)。

3、【專利文件1】日本未審查專利申請公布第2013-183039號

4、例如，專利文件1公開了包括misfet和保護電路的半導體器件，和配置該保護電路的齊納二極管。

技術(shù)實現(xiàn)思路

1、用于驅(qū)動功率器件的半導體器件包括desat檢測電路(飽和集電極電壓檢測電路)。desat檢測電路需要使得desat檢測電壓的標準寬度變窄以防止由于噪聲而產(chǎn)生的故障。因此，可取的是，在desat檢測電路中的參考電壓生成部分生成的電壓的絕對值的變化較小，并且參考電壓生成部分的溫度特性較小。

2、例如，通過使用bgr電路(帶寬參考電路)配置參考電壓生成部分，desat檢測電壓的標準寬度可以變窄。然而，由于存在配置bgr電路的許多部件，bgr電路的面積變大。因此，從增加芯片面積的角度來看，bgr電路的應用不是有效的。

3、為了實現(xiàn)小面積中的參考電壓生成部分，本申請的發(fā)明人重新考慮使用正向連接的齊納二極管和發(fā)射極基極二極管配置參考電壓生成部分。與bgr電路相比，使用這些二極管的參考電壓生成部分可以減少面積。齊納二極管要求擊穿電壓vz的小變化和穩(wěn)定的溫度特性。

4、參考電壓生成部分的所生成的電壓由齊納二極管的擊穿電壓vz和發(fā)射極基極二極管的前向電壓vf確定。因此，如果擊穿電壓vz變化，那么參考電壓生成部分的所生成的電壓也將變化。由于desat檢測電壓由參考電壓生成部分的所生成的電壓確定，因此由于擊穿電壓vz的變化不可能使得desat檢測電壓的標準寬度變窄。還有，因為擊穿電壓vz影響齊納二極管的正負溫度特性的比率，所以齊納二極管的溫度特性的變化受擊穿電壓vz的絕對值的變化影響。如果齊納二極管的擊穿電壓vz上的變化較大，那么齊納二極管的溫度特性的變化傾向于變大。因此，參考電壓生成部分的溫度特性可能是不穩(wěn)定的。

5、本申請的發(fā)明人已經(jīng)發(fā)現(xiàn)，存在引起傳統(tǒng)齊納二極管中的擊穿電壓vz的變化的兩個主要因素。第一個因素是上陽極區(qū)域是由兩種離子注入形成的，使陽極區(qū)域的雜質(zhì)濃度分布中有拖尾(tailing)。第二個因素是下陰極區(qū)域的雜質(zhì)濃度分布是不均勻的。這兩個因素顯著地增加了陽極區(qū)域與陰極區(qū)域之間的pn結(jié)處的雜質(zhì)濃度的變化，導致針對擊穿電壓vz的變化有增加的趨勢。

6、本申請的主要目的是抑制齊納二極管的擊穿電壓vz的變化并且由此改進半導體器件的性能。

7、根據(jù)本說明書和附圖的描述，其他目的和新穎的特征將變得顯而易見。

8、下面將簡要描述本申請中公開的實施例的典型實施例。

9、在一個實施例中，一種制造半導體器件的方法包括：(a)通過離子注入在半導體襯底中形成第一導電類型的陰極區(qū)域；(b)在(a)之后，通過第一熱處理擴散陰極區(qū)域；以及(c)在(b)之后，通過離子注入在半導體襯底中形成第二導電類型的陽極區(qū)域，該第二導電類型與第一導電類型相反。陰極區(qū)域被形成到距半導體襯底的上表面比陽極區(qū)域深的位置。

10、在一個實施例中，一種半導體器件包括第一導電類型的陰極區(qū)域、第一導電類型的阱區(qū)域，和第二導電類型的陽極區(qū)域，該第二導電類型與第一導電類型相反，每個區(qū)域被形成在半導體襯底中。陰極區(qū)域的雜質(zhì)濃度比阱區(qū)域的雜質(zhì)濃度高。在平面圖中，陽極區(qū)域包括陰極區(qū)域。在平面圖中，阱區(qū)域包括陽極區(qū)域和陰極區(qū)域。阱區(qū)域被形成到距半導體襯底的上表面比陽極區(qū)域深的位置。陰極區(qū)域被形成到距半導體襯底的上表面比陽極區(qū)域和阱區(qū)域深的位置。

11、根據(jù)一個實施例，半導體器件的性能可以被改進。

技術(shù)特征：

1.一種制造半導體器件的方法，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，

3.根據(jù)權(quán)利要求2所述的方法，

4.根據(jù)權(quán)利要求1所述的方法，

5.根據(jù)權(quán)利要求1所述的方法，

6.根據(jù)權(quán)利要求5所述的方法，

7.根據(jù)權(quán)利要求1所述的方法，

8.根據(jù)權(quán)利要求1所述的方法，包括：

9.根據(jù)權(quán)利要求8所述的方法，

10.根據(jù)權(quán)利要求8所述的方法，

11.根據(jù)權(quán)利要求8所述的方法，包括：

12.根據(jù)權(quán)利要求11所述的方法，包括：

13.根據(jù)權(quán)利要求11所述的方法，

14.一種半導體器件，包括：

15.根據(jù)權(quán)利要求14所述的半導體器件，

16.根據(jù)權(quán)利要求14所述的半導體器件，

17.根據(jù)權(quán)利要求14所述的半導體器件，

18.根據(jù)權(quán)利要求14所述的半導體器件，包括：

19.根據(jù)權(quán)利要求18所述的半導體器件，包括：

20.根據(jù)權(quán)利要求18所述的半導體器件，

技術(shù)總結(jié)
本公開的各實施例涉及半導體器件及其制造方法。在半導體襯底中，形成了n型陰極區(qū)域、n型阱區(qū)域、和p型陽極區(qū)域。陰極區(qū)域的雜質(zhì)濃度比阱區(qū)域的雜質(zhì)濃度高。在平面圖中，陽極區(qū)域包括陰極區(qū)域，并且阱區(qū)域包括陽極區(qū)域和陰極區(qū)域。阱區(qū)域距半導體襯底的上表面的深度比陽極區(qū)域距半導體襯底的上表面的深度大。陰極區(qū)域距半導體襯底的上表面的深度比陽極區(qū)域和阱區(qū)域的相應的深度大。

技術(shù)研發(fā)人員：高橋史年
受保護的技術(shù)使用者：瑞薩電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19