本發(fā)明屬于半導(dǎo)體芯片封裝，尤其涉及一種新型的qfn封裝結(jié)構(gòu)。

背景技術(shù)：

1、單管是指將功率開關(guān)器件，如絕緣柵雙極晶體管，金屬-氧化物半導(dǎo)體場效應(yīng)晶體管，快速恢復(fù)二極管的單顆芯片封裝成一個整體，通過組合，完成直流/交流的雙方轉(zhuǎn)換，利用電池或其他能量驅(qū)動電機(jī)運轉(zhuǎn)。實現(xiàn)電流轉(zhuǎn)換的模塊；在單管的應(yīng)用中，表貼器件以其簡單的應(yīng)用方式，大量在電源模塊，光伏風(fēng)電以及車載中應(yīng)用目前的表貼器件由于其體積較大，散熱不好以及回路電感較大等劣勢，在一定程度上限制了表貼單管器件的使用；

2、在傳統(tǒng)的單管表貼器件的封裝中，信號pin(gate和source)以及功率source?pin均位于塑封體外部，且一一分開，體積較大；芯片功率source極與功率source?pin采用打線連接，回路電感大，通流低，且沒有散熱效果；芯片信號極(gate和source)與pin之間采用平行打線，驅(qū)動回路電感較大。

3、為了避免上述情況，因此，設(shè)計一種新型的qfn封裝結(jié)構(gòu)是有必要的。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種新型的qfn封裝結(jié)構(gòu)，旨在解決在傳統(tǒng)的單管表貼器件的封裝中，信號pin(gate和source)以及功率source?pin均位于塑封體外部，且一一分開，體積較大；芯片功率source極與功率source?pin采用打線連接，回路電感大，通流低，且沒有散熱效果；芯片信號極(gate和source)與pin之間采用平行打線，驅(qū)動回路電感較大的問題。本發(fā)明是這樣實現(xiàn)的，一種新型的qfn封裝結(jié)構(gòu)，包括上塑封體、功率source?pin和下塑封墊：所述下塑封墊的內(nèi)壁設(shè)置有芯片，所述芯片的source上連接有信號線，所述信號線的一端連接有信號pin；

2、其中，信號pin和功率source?pin均位于上塑封體和下塑封墊內(nèi)部；減小了整個單管的體積；其中sourcepin集成為一個整體，結(jié)構(gòu)更為簡單。

3、優(yōu)選地，所述芯片可以有一顆或者幾顆并聯(lián)。

4、優(yōu)選地，所述信號線的數(shù)量為多個，且多個信號線之間采用交叉打線方案；通過多個信號線之間采用交叉打線方案的設(shè)置，與傳統(tǒng)的平行打線不同，采用交叉打線方案，減小驅(qū)動回路電感。

5、優(yōu)選地，所述芯片的外壁焊接有銅夾，所述芯片和功率source?pin之間通過銅夾連接；相比于打線方案，降低回路電感，同時增大通流能力；同時銅夾與芯片的整個sourcepad相連接，為芯片提供了頂部的散熱通道，能夠更好的散熱。

6、優(yōu)選地，所述上塑封體的長度和寬度為3mm-3.2mm，所述塑封體的高度為1mm-1.2mm。

7、優(yōu)選地，所述上塑封體的底部開設(shè)有數(shù)個契合槽，且契合槽的內(nèi)壁分別與下塑封墊、功率source?pin和信號pin的外壁貼合連接。

8、與現(xiàn)有技術(shù)相比，本申請實施例主要有以下有益效果：1、通過信號pin和功率source?pin均位于上塑封體和下塑封墊內(nèi)部的設(shè)置；減小了整個單管的體積；其中sourcepin集成為一個整體，結(jié)構(gòu)更為簡單；

9、2、通過芯片和功率source?pin之間通過銅夾連接；相比于打線方案，降低回路電感，同時增大通流能力；同時銅夾與芯片的整個source?pad相連接，為芯片提供了頂部的散熱通道，能夠更好的散熱；

10、3、通過多個信號線之間采用交叉打線方案的設(shè)置，與傳統(tǒng)的平行打線不同，采用交叉打線方案，減小驅(qū)動回路電感。

技術(shù)特征：

1.一種新型的qfn封裝結(jié)構(gòu)，其特征在于，包括上塑封體(1)、功率source?pin(5)和下塑封墊(2)：所述下塑封墊(2)的內(nèi)壁設(shè)置有芯片(6)，所述芯片(6)的source上連接有信號線(4)，所述信號線(4)的一端連接有信號pin(7)；

2.如權(quán)利要求1所述的一種新型的qfn封裝結(jié)構(gòu)，其特征在于，所述芯片(6)可以有一顆或者幾顆并聯(lián)。

3.如權(quán)利要求1所述的一種新型的qfn封裝結(jié)構(gòu)，其特征在于，所述信號線(4)的數(shù)量為多個，且多個信號線(4)之間采用交叉打線方案。

4.如權(quán)利要求1所述的一種新型的qfn封裝結(jié)構(gòu)，其特征在于，所述芯片(6)的外壁焊接有銅夾(3)，所述芯片(6)和功率source?pin(5)之間通過銅夾(3)連接。

5.如權(quán)利要求1所述的一種新型的qfn封裝結(jié)構(gòu)，其特征在于，所述上塑封體(1)的長度和寬度為3mm-3.2mm，所述塑封體的高度為1mm-1.2mm。

6.如權(quán)利要求1所述的一種新型的qfn封裝結(jié)構(gòu)，其特征在于，所述上塑封體(1)的底部開設(shè)有數(shù)個契合槽，且契合槽的內(nèi)壁分別與下塑封墊(2)、功率source?pin(5)和信號pin(7)的外壁貼合連接。

技術(shù)總結(jié)
本發(fā)明適用于半導(dǎo)體芯片封裝技術(shù)領(lǐng)域，提供了一種新型的QFN封裝結(jié)構(gòu)，包括上塑封體、功率source?pin和下塑封墊：所述下塑封墊的內(nèi)壁設(shè)置有芯片，所述芯片的source上連接有信號線，所述信號線的一端連接有信號pin；其中，信號pin和功率source?pin均位于上塑封體和下塑封墊內(nèi)部；減小了整個單管的體積；其中source?pin集成為一個整體；所述芯片可以有一顆或者幾顆并聯(lián)；所述信號線的數(shù)量為多個，且多個信號線之間采用交叉打線方案；通過多個信號線之間采用交叉打線方案的設(shè)置，與傳統(tǒng)的平行打線不同，采用交叉打線方案，減小驅(qū)動回路電感；通過信號pin和功率source?pin均位于上塑封體和下塑封墊內(nèi)部的設(shè)置；減小了整個單管的體積；其中source?pin集成為一個整體，結(jié)構(gòu)更為簡單。

技術(shù)研發(fā)人員：張振中,郝建勇,劉瑋
受保護(hù)的技術(shù)使用者：蘇州中瑞宏芯半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/9/9