本發(fā)明涉及半導(dǎo)體器件，特別是涉及一種碳化硅基h型柵與接地勢(shì)壘集成的功率器件及其制備方法。

背景技術(shù)：

1、碳化硅(sic)作為第三代半導(dǎo)體典型代表，碳化硅材料具有較寬的禁帶寬度，還具有高的擊穿電壓，高的熱導(dǎo)率，高的電子飽和速率等優(yōu)點(diǎn)。因此，以碳化硅材料制備的電力電子器件具有更高的耐壓，電流保密和工作頻率?？稍诟哳l、高溫環(huán)境中工作，可靠性高，適合苛刻的工作環(huán)境等。因此，碳化硅材料作為第三代電力電子器件已經(jīng)成為電力電子技術(shù)最為重要的發(fā)展方向，在軍事和民事領(lǐng)域具有重要的應(yīng)用前景。

2、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal?oxide?semiconductor?field?effecttransistor,mosfet)作為電壓控制器件具有開關(guān)速度快、高頻性能好、噪聲小、驅(qū)動(dòng)功率小等優(yōu)點(diǎn)，是常用的功率開關(guān)器件。相較于同水平的硅基mosfet，碳化硅基mosfet因其材料特性有著耐壓能力更高、工作溫度更高的優(yōu)勢(shì)，在不需要引入復(fù)雜結(jié)構(gòu)設(shè)計(jì)的情況下就可以在同等電壓條件下實(shí)現(xiàn)比硅基材料更低的比導(dǎo)通電阻，有望成為最合適的在高溫高壓條件下工作的功率開關(guān)器件。然而，碳化硅基mosfet器件的可靠性問題也制約了其商業(yè)化發(fā)展和廣泛應(yīng)用。

3、然而，碳化硅基mosfet器件的可靠性問題，特別是柵氧化層可靠性問題，包括柵氧化層的tddb(time?dependent?dielectric?breakdown，時(shí)間依賴的電介質(zhì)擊穿)效應(yīng)和bti(bias?temperature?instability，偏置溫度不穩(wěn)定性)效應(yīng)，制約了器件的進(jìn)一步的應(yīng)用與發(fā)展。碳化硅因?yàn)閟i/sio2存在大量界面態(tài)缺陷，大電壓應(yīng)力狀態(tài)下，sic中的電子易于穿過勢(shì)壘進(jìn)入柵氧，從而導(dǎo)致柵氧化層發(fā)生嚴(yán)重的退化，影響功率器件的性能。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種碳化硅基h型柵與接地勢(shì)壘集成的功率器件及其制備方法，能夠避免柵氧化層的退化，提高可靠性。

2、為解決上述技術(shù)問題，本發(fā)明采用的一個(gè)技術(shù)方案是：提供一種碳化硅基h型柵與接地勢(shì)壘集成的功率器件，包括：從下至上依次層疊設(shè)置的背部漏極金屬層、n+型碳化硅襯底、n型漂移層；在所述n型漂移層的頂部?jī)蓚?cè)分別設(shè)有p型基區(qū)，在兩個(gè)所述p型基區(qū)之間設(shè)有p+型勢(shì)壘區(qū)，所述p+型勢(shì)壘區(qū)與所述p型基區(qū)間隔設(shè)置，所述p型基區(qū)內(nèi)包裹有p+型源區(qū)以及n+型源區(qū)，所述p+型源區(qū)以及所述n+型源區(qū)并排設(shè)置且側(cè)面相互接觸，所述p+型源區(qū)靠近所述n型漂移層的側(cè)面設(shè)置；在所述n型漂移層的上方從左至右依次設(shè)有第一源極金屬層、氧化層以及第二源極金屬層，所述氧化層內(nèi)包裹有多晶硅柵，所述氧化層的下方設(shè)有與所述多晶硅柵鄰接的柵氧化層，所述氧化層、所述柵氧化層以及所述多晶硅柵的截面呈h型并具有相互間隔的第一空腔和第二空腔，在所述第一空腔和第二空腔內(nèi)填充有第三源極金屬層，所述p+型勢(shì)壘區(qū)位于所述第三源極金屬層的下方，并與所述第三源極金屬層形成接地勢(shì)壘；在所述第一源極金屬層、所述氧化層、所述第二源極金屬層以及所述第三源極金屬層的上方設(shè)有頂部金屬層，在所述頂部金屬層的上方設(shè)有鈍化層。

3、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述p型基區(qū)的深度為1.5μm，摻雜濃度為1e17?cm-3～1e18?cm-3；所述n+型源區(qū)的深度為0.2μm，摻雜濃度為大于1e19?cm-3；所述p+型源區(qū)的深度為3.0μm，摻雜濃度為1e18?cm-3～1e19?cm-3。

4、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述柵氧化層的厚度為500a。

5、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述多晶硅柵的厚度為4000a。

6、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述氧化層的厚度為1.0μm。

7、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述鈍化層包括厚度為6000a的等離子增強(qiáng)正硅酸乙酯層、厚度為300a的等離子增強(qiáng)氮化硅層以及厚度為7μm的聚酰亞胺膜層。

8、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一源極金屬層、所述第二源極金屬層以及所述第三源極金屬層的厚度均為1000a。

9、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述頂部金屬層的厚度為4μm。

10、根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述背部漏極金屬層包括厚度為1000a的金屬鈦層、厚度為2000a的金屬鎳層以及厚度為10ka的金屬銀層。

11、為解決上述技術(shù)問題，本發(fā)明采用的另一個(gè)技術(shù)方案是：提供一種所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件的制備方法，包括：

12、步驟s1：在n+碳化硅襯底上外延生長(zhǎng)n型漂移層；

13、步驟s2：在所述n型漂移層上，依次通過生長(zhǎng)第一掩蔽層工藝、高溫氧化工藝、光刻工藝、刻蝕工藝以及離子注入工藝，形成p型基區(qū)；

14、步驟s3：利用所述第一掩蔽層生長(zhǎng)一層低壓四乙氧基硅酸鹽玻璃，通過等離子體干法各向同性刻蝕工藝、自對(duì)準(zhǔn)工藝以及離子注入工藝，形成n+型源區(qū)；

15、步驟s4：利用濕法去除所述第一掩蔽層，重新淀積各層的第二掩蔽層，通過光刻工藝、刻蝕工藝以及離子注入工藝，形成p+型源區(qū)以及p+型勢(shì)壘區(qū)；

16、步驟s5：通過碳膜生長(zhǎng)及高溫激活工藝、氮退火工藝生長(zhǎng)柵氧化層，所述柵氧化層的截面呈h型；

17、步驟s6：在所述柵氧化層上淀積飽和摻雜的多晶硅，通過光刻工藝和刻蝕工藝，形成多晶硅柵，所述多晶硅柵的截面呈h型；

18、步驟s7：在所述多晶硅柵和所述柵氧化層上淀積一層硼磷硅玻璃，通過光刻工藝和刻蝕工藝，形成氧化層，所述氧化層包裹所述多晶硅柵，以形成相互間隔的第一空腔和第二空腔；

19、步驟s8：在所述氧化層的兩側(cè)以及所述第一空腔、所述第二空腔中，通過淀積金屬工藝和快速退火工藝，形成對(duì)應(yīng)所述氧化層一側(cè)的第一源極金屬層、對(duì)應(yīng)所述氧化層另一側(cè)的第二源極金屬層以及對(duì)應(yīng)所述第一空腔、所述第二空腔的第三源極金屬層；

20、步驟s9：通過濺射工藝和刻蝕工藝，形成頂部金屬層，并在所述頂部金屬層上沉積鈍化層；

21、步驟s10：在所述n+型碳化硅襯底的背部通過淀積金屬工藝和激光退火工藝形成背部漏極金屬層，完成碳化硅基h型柵與接地勢(shì)壘集成的功率器件的制備。

22、本發(fā)明的有益效果是：通過在第一空腔和第二空腔內(nèi)填充第三源極金屬層，在反向大電壓的時(shí)候，p+型勢(shì)壘區(qū)與第三源極金屬層形成接地勢(shì)壘，并置零電壓，pn結(jié)耗盡，保護(hù)柵氧化層不被高壓過來的電子大量聚集破壞，避免柵氧化層的退化，從而提高可靠性；此外，h型多晶硅柵能夠減小柵面積，降低柵電容減小，從而改善器件的性能。

技術(shù)特征：

1.一種碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，包括從下至上依次層疊設(shè)置的背部漏極金屬層、n+型碳化硅襯底、n型漂移層；在所述n型漂移層的頂部?jī)蓚?cè)分別設(shè)有p型基區(qū)，在兩個(gè)所述p型基區(qū)之間設(shè)有p+型勢(shì)壘區(qū)，所述p+型勢(shì)壘區(qū)與所述p型基區(qū)間隔設(shè)置，所述p型基區(qū)內(nèi)包裹有p+型源區(qū)以及n+型源區(qū)，所述p+型源區(qū)以及所述n+型源區(qū)并排設(shè)置且側(cè)面相互接觸，所述p+型源區(qū)靠近所述n型漂移層的側(cè)面設(shè)置；在所述n型漂移層的上方從左至右依次設(shè)有第一源極金屬層、氧化層以及第二源極金屬層，所述氧化層內(nèi)包裹多晶硅柵，所述氧化層的下方設(shè)有與所述多晶硅柵鄰接的柵氧化層，所述氧化層、所述柵氧化層以及所述多晶硅柵的截面呈h型并具有相互間隔的第一空腔和第二空腔，在所述第一空腔和所述第二空腔內(nèi)填充有第三源極金屬層，所述p+型勢(shì)壘區(qū)位于所述第三源極金屬層的下方，并與所述第三源極金屬層形成接地勢(shì)壘；在所述第一源極金屬層、所述氧化層、所述第二源極金屬層以及所述第三源極金屬層的上方設(shè)有頂部金屬層，在所述頂部金屬層的上方設(shè)有鈍化層。

2.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述p型基區(qū)的深度為1.5μm，摻雜濃度為1e17?cm-3～1e18?cm-3；所述n+型源區(qū)的深度為0.2μm，摻雜濃度為大于1e19?cm-3；所述p+型源區(qū)的深度為3.0μm，摻雜濃度為1e18cm-3～1e19cm-3。

3.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述柵氧化層的厚度為500a。

4.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述多晶硅柵的厚度為4000a。

5.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述氧化層的厚度為1.0μm。

6.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述鈍化層包括厚度為6000a的等離子增強(qiáng)正硅酸乙酯層、厚度為300a的等離子增強(qiáng)氮化硅層以及厚度為7μm的聚酰亞胺膜層。

7.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述第一源極金屬層、所述第二源極金屬層以及所述第三源極金屬層的厚度均為1000a。

8.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述頂部金屬層的厚度為4μm。

9.根據(jù)權(quán)利要求1所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件，其特征在于，所述背部漏極金屬層包括厚度為1000a的金屬鈦層、厚度為2000a的金屬鎳層以及厚度為10ka的金屬銀層。

10.一種如權(quán)利要求1-9任一項(xiàng)所述的碳化硅基h型柵與接地勢(shì)壘集成的功率器件的制備方法，包括：

技術(shù)總結(jié)
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，公開了一種碳化硅基H型柵與接地勢(shì)壘集成的功率器件及其制備方法。該器件包括從下至上依次層疊設(shè)置的背部漏極金屬層、n+型碳化硅襯底、n型漂移層；在n型漂移層的頂部?jī)蓚?cè)分別設(shè)有p型基區(qū)，在兩個(gè)p型基區(qū)之間設(shè)有p+型勢(shì)壘區(qū)，p型基區(qū)內(nèi)包裹有p+型源區(qū)和n+型源區(qū)；在n型漂移層的上方從左至右依次設(shè)有第一源極金屬層、氧化層以及第二源極金屬層，氧化層內(nèi)包裹有多晶硅柵，氧化層的下方設(shè)有與多晶硅柵鄰接的柵氧化層，氧化層、柵氧化層以及多晶硅柵的截面呈H型并具有相互間隔的第一空腔和第二空腔，在第一空腔和第二空腔內(nèi)填充有第三源極金屬層，p+型勢(shì)壘區(qū)與第三源極金屬層形成接地勢(shì)壘,能夠避免柵氧化層的退化。

技術(shù)研發(fā)人員：劉國(guó)梁,覃翠芳,樊永輝,許明偉,樊曉兵
受保護(hù)的技術(shù)使用者：深圳市匯芯通信技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/14