本發(fā)明屬于半導(dǎo)體器件，具體涉及一種基于薄膜晶體管技術(shù)的單片集成gan共源共柵(cascode)結(jié)構(gòu)及制備方法。

背景技術(shù)：

1、gan具有禁帶寬度寬、工作頻率高、工藝兼容性強(qiáng)等優(yōu)點(diǎn)，在高電子遷移率晶體管中應(yīng)用相當(dāng)廣泛。但是在工業(yè)實(shí)際應(yīng)用中，氮化鎵高遷移率晶體管卻不易制備出增強(qiáng)型器件，所以需要串聯(lián)增強(qiáng)型的晶體管進(jìn)行控制，即gan?cascode(共源共柵)結(jié)構(gòu)，以此實(shí)現(xiàn)在生產(chǎn)使用中晶體管的低功耗和安全性。

2、傳統(tǒng)gan?cascode結(jié)構(gòu)是將低壓常關(guān)型的si?mosfet(metal-oxide-semiconductor?field-effect?transistor，金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)與高壓常開(kāi)型gan?hemt(high?electron?mobility?transistor，高電子遷移率晶體管)串聯(lián)，來(lái)提供常態(tài)關(guān)閉且高耐壓的安全穩(wěn)定特性。這種共源共柵結(jié)構(gòu)是通過(guò)將硅基和氮化鎵基芯片堆疊封裝而實(shí)現(xiàn)的，不僅集成度較低、面積較大，而且不同器件結(jié)構(gòu)之間的寄生參數(shù)會(huì)大大影響器件的性能，無(wú)法滿足當(dāng)前主流系統(tǒng)集成化、小型化的趨勢(shì)。

3、隨著gan?cascode結(jié)構(gòu)單片異質(zhì)集成的出現(xiàn)，系統(tǒng)集成度大幅度提升。但是，目前絕大部分集成電路制造中，常規(guī)的晶體硅晶體管都需要存在于前端制程中，即高溫>450°的條件中，這會(huì)導(dǎo)致傳統(tǒng)單片集成gan?cascode結(jié)構(gòu)無(wú)法兼容后端工藝，導(dǎo)致生產(chǎn)速度相對(duì)緩慢且生產(chǎn)成本也更高。另外，傳統(tǒng)的si材料已經(jīng)無(wú)法充分滿足其小型化、高頻、高功率等指標(biāo)，而氮化鎵具有高禁帶寬度、高飽和電流、高擊穿電壓等特性，可以更好的滿足市場(chǎng)要求，而si材料本身的性能短板就會(huì)限制cascode整體的性能，導(dǎo)致氮化鎵材料性能優(yōu)勢(shì)無(wú)法充分發(fā)揮。

技術(shù)實(shí)現(xiàn)思路

1、為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種基于薄膜晶體管技術(shù)的單片集成gan?cascode結(jié)構(gòu)及制備方法。本發(fā)明要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn)：

2、本發(fā)明提供了一種基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，包括單片異質(zhì)集成的薄膜晶體管和gan?hemt，其中，所述薄膜晶體管的漏極與所述gan?hemt的源極電連接，所述薄膜晶體管的源極與所述gan?hemt的柵極電連接。

3、在本發(fā)明的一個(gè)實(shí)施例中，所述gan?hemt包括：?jiǎn)纹愘|(zhì)集成外延片結(jié)構(gòu)以及間隔設(shè)置在所述單片異質(zhì)集成外延片結(jié)構(gòu)的上表面的源極、漏極和柵極，其中，

4、所述單片異質(zhì)集成外延片結(jié)構(gòu)包括自下而上層疊設(shè)置的襯底層、緩沖層、gan溝道層和algan勢(shì)壘層；

5、所述gan?hemt的柵極位于其源極和漏極之間。

6、在本發(fā)明的一個(gè)實(shí)施例中，所述單片異質(zhì)集成外延片結(jié)構(gòu)中未被所述gan?hemt的源極、漏極和柵極覆蓋的一側(cè)的algan勢(shì)壘層的位置處刻蝕有從所述algan勢(shì)壘層延伸至所述gan溝道層的刻蝕隔離臺(tái)面；

7、所述薄膜晶體管設(shè)置在所述刻蝕隔離臺(tái)面的上表面，以實(shí)現(xiàn)與所述gan?hemt的單片異質(zhì)集成。

8、在本發(fā)明的一個(gè)實(shí)施例中，所述單片異質(zhì)集成外延片結(jié)構(gòu)中刻蝕有從所述algan勢(shì)壘層延伸至所述gan溝道層的隔離槽；

9、所述gan?hemt的源極、漏極和柵極設(shè)置在所述隔離槽一側(cè)的algan勢(shì)壘層的上表面；

10、所述薄膜晶體管設(shè)置在所述隔離槽另一側(cè)的algan勢(shì)壘層的上表面，以實(shí)現(xiàn)與所述gan?hemt的單片異質(zhì)集成。

11、在本發(fā)明的一個(gè)實(shí)施例中，所述單片異質(zhì)集成外延片結(jié)構(gòu)中未被所述gan?hemt的源極、漏極和柵極覆蓋的一側(cè)的algan勢(shì)壘層的位置處設(shè)置有從所述algan勢(shì)壘層延伸至所述gan溝道層的離子注入平面隔離區(qū)；

12、所述薄膜晶體管設(shè)置在所述離子注入平面隔離區(qū)的上表面，以實(shí)現(xiàn)與所述ganhemt的單片異質(zhì)集成。

13、在本發(fā)明的一個(gè)實(shí)施例中，所述薄膜晶體管為單薄膜溝道的底柵結(jié)構(gòu)晶體管、單薄膜溝道的頂柵結(jié)構(gòu)晶體管或多薄膜溝道堆疊的環(huán)柵結(jié)構(gòu)晶體管。

14、在本發(fā)明的一個(gè)實(shí)施例中，所述薄膜晶體管的薄膜溝道層的材料為氧化銦錫、氧化銦、氧化銦鋅、氧化鎵銦鋅四元化合物、氧化鋅錫或多晶硅。

15、在本發(fā)明的一個(gè)實(shí)施例中，所述薄膜溝道層的厚度為0.1nm～500nm。

16、本發(fā)明提供了一種基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)的制備方法，適用于上述任一項(xiàng)實(shí)施例所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，所述制備方法包括：

17、步驟1：在襯底層上依次層疊外延緩沖層、gan溝道層和algan勢(shì)壘層，得到單片異質(zhì)集成外延片結(jié)構(gòu)，所述gan溝道層和所述algan勢(shì)壘層的接觸界面處形成二維電子氣；

18、步驟2：對(duì)所述單片異質(zhì)集成外延片結(jié)構(gòu)進(jìn)行刻蝕或離子注入，切斷所述二維電子氣的傳輸，形成algan/gan孤島和隔離區(qū)域；

19、步驟3：在所述algan/gan孤島的algan勢(shì)壘層上制備源極、漏極和柵極，形成ganhemt；

20、步驟4：在所述隔離區(qū)域的上表面制備薄膜晶體管；

21、步驟5：在所述薄膜晶體管的漏極與所述gan?hemt的源極之間形成金屬互連，在所述薄膜晶體管的源極與所述gan?hemt的柵極之間形成金屬互連，得到所述基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)。

22、在本發(fā)明的一個(gè)實(shí)施例中，在所述步驟4中，制備所述薄膜晶體管時(shí)，采用磁控濺射工藝制備薄膜溝道層，在含有氫氣或者氮?dú)猸h(huán)境下進(jìn)行退火。

23、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：

24、本發(fā)明的基于薄膜晶體管技術(shù)的單片集成gan?cascode結(jié)構(gòu)，采用薄膜晶體管和gan?hemt單片異質(zhì)集成，薄膜晶體管作為cascode結(jié)構(gòu)中的常關(guān)器件，在生產(chǎn)上，其工藝制程可以兼容后端制程工藝，不需要前端制程中的半導(dǎo)體設(shè)備加工，可以在低溫(<450°)的后端工藝過(guò)程中的設(shè)備中完成生產(chǎn)，很大程度上簡(jiǎn)化了異質(zhì)集成工藝復(fù)雜性，提高了產(chǎn)量密度，降低了生產(chǎn)成本。在性能上，薄膜晶體管實(shí)現(xiàn)了開(kāi)關(guān)頻率的大幅度提升，開(kāi)關(guān)靜態(tài)功耗的明顯降低，且制備薄膜晶體管的淀積工藝可以很容易實(shí)現(xiàn)多薄膜溝道的堆疊，制備出環(huán)柵多溝道的多納米片(nanosheet)結(jié)構(gòu)，有利于制備出特征尺寸更小，柵控能力更強(qiáng)的增強(qiáng)型器件，從而為cascode的性能提升和制備方案帶來(lái)更多的可能性。

25、上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。

技術(shù)特征：

1.一種基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，包括單片異質(zhì)集成的薄膜晶體管和gan?hemt，其中，所述薄膜晶體管的漏極與所述gan?hemt的源極電連接，所述薄膜晶體管的源極與所述gan?hemt的柵極電連接。

2.根據(jù)權(quán)利要求1所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述gan?hemt包括：?jiǎn)纹愘|(zhì)集成外延片結(jié)構(gòu)以及間隔設(shè)置在所述單片異質(zhì)集成外延片結(jié)構(gòu)的上表面的源極、漏極和柵極，其中，

3.根據(jù)權(quán)利要求2所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述單片異質(zhì)集成外延片結(jié)構(gòu)中未被所述gan?hemt的源極、漏極和柵極覆蓋的一側(cè)的algan勢(shì)壘層的位置處刻蝕有從所述algan勢(shì)壘層延伸至所述gan溝道層的刻蝕隔離臺(tái)面；

4.根據(jù)權(quán)利要求2所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述單片異質(zhì)集成外延片結(jié)構(gòu)中刻蝕有從所述algan勢(shì)壘層延伸至所述gan溝道層的隔離槽；

5.根據(jù)權(quán)利要求2所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述單片異質(zhì)集成外延片結(jié)構(gòu)中未被所述gan?hemt的源極、漏極和柵極覆蓋的一側(cè)的algan勢(shì)壘層的位置處設(shè)置有從所述algan勢(shì)壘層延伸至所述gan溝道層的離子注入平面隔離區(qū)；

6.根據(jù)權(quán)利要求1所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述薄膜晶體管為單薄膜溝道的底柵結(jié)構(gòu)晶體管、單薄膜溝道的頂柵結(jié)構(gòu)晶體管或多薄膜溝道堆疊的環(huán)柵結(jié)構(gòu)晶體管。

7.根據(jù)權(quán)利要求1所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述薄膜晶體管的薄膜溝道層的材料為氧化銦錫、氧化銦、氧化銦鋅、氧化鎵銦鋅四元化合物、氧化鋅錫或多晶硅。

8.根據(jù)權(quán)利要求7所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，其特征在于，所述薄膜溝道層的厚度為0.1nm～500nm。

9.一種基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)的制備方法，其特征在于，適用于權(quán)利按要求1-8任一項(xiàng)所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)，所述制備方法包括：

10.根據(jù)權(quán)利要求9所述的基于薄膜晶體管技術(shù)的單片集成gan共源共柵結(jié)構(gòu)的制備方法，其特征在于，在所述步驟4中，制備所述薄膜晶體管時(shí)，采用磁控濺射工藝制備薄膜溝道層，在含有氫氣或者氮?dú)猸h(huán)境下進(jìn)行退火。

技術(shù)總結(jié)
本發(fā)明公開(kāi)了一種基于薄膜晶體管技術(shù)的單片集成GaN共源共柵結(jié)構(gòu)及制備方法，涉及半導(dǎo)體器件技術(shù)領(lǐng)域。該GaN共源共柵(Cascode)結(jié)構(gòu)，包括單片異質(zhì)集成的薄膜晶體管(TFT)和氮化鎵晶體管(GaN?HEMT)，其中，TFT的漏極與GaN?HEMT的源極電連接，TFT的源極與GaN?HEMT的柵極電連接。本發(fā)明采用TFT和GaN?HEMT單片異質(zhì)集成，TFT作為Cascode結(jié)構(gòu)中的常關(guān)器件，其工藝制程可以兼容后端制程工藝，通?？梢栽诘蜏?<450°)的后端工藝過(guò)程中的設(shè)備中完成生產(chǎn)，集成度高，大幅減小互聯(lián)寄生參數(shù)，可顯著提升GaN增強(qiáng)型Cascode結(jié)構(gòu)開(kāi)關(guān)頻率，降低開(kāi)關(guān)靜態(tài)功耗。

技術(shù)研發(fā)人員：杜航海,宋澤宇,張進(jìn)成,劉志宏,邢偉川,郝躍
受保護(hù)的技術(shù)使用者：西安電子科技大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10