本發(fā)明涉及半導(dǎo)體器件，更為具體地說，涉及一種淺溝槽隔離結(jié)構(gòu)及半導(dǎo)體器件。

背景技術(shù)：

1、隨著半導(dǎo)體制造工藝的不斷發(fā)展，對器件隔離性能的要求也越來越高，隨之研發(fā)出淺溝槽隔離(shallow?trench?isolation：sti)技術(shù)；即在隔離器件之中制作淺溝槽隔離結(jié)構(gòu)進(jìn)行隔離，在淺溝槽隔離結(jié)構(gòu)中填充絕緣物達(dá)到絕緣待隔離的器件的目的。在現(xiàn)今半導(dǎo)體芯片的制備工藝中，淺溝槽隔離結(jié)構(gòu)扮演著舉足輕重的地位，由于其能實(shí)現(xiàn)高密度的隔離，廣泛應(yīng)用于深亞微米器件和存儲器等高密度半導(dǎo)體器件中。雖然淺溝槽隔離結(jié)構(gòu)具有諸多優(yōu)勢，但是現(xiàn)有的淺溝槽隔離結(jié)構(gòu)的可靠性有待提高。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明提供了一種淺溝槽隔離結(jié)構(gòu)及半導(dǎo)體器件，有效解決了現(xiàn)有技術(shù)存在的技術(shù)問題，改善了淺溝槽隔離結(jié)構(gòu)的尖端放電問題，提高了淺溝槽隔離結(jié)構(gòu)的可靠性。

2、為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

3、一種淺溝槽隔離結(jié)構(gòu)，包括：

4、具有一頂部的襯底；

5、位于所述襯底的頂部一側(cè)至少有一個溝槽；

6、沿所述溝槽的內(nèi)壁依次有第一介電層、第二介電層和第三介電層，其中，所述第一介電層的頂部低于所述第二介電層的頂部和所述襯底的頂部，使所述第二介電層和所述襯底之間形成第一凹槽；

7、第四介電層，所述第四介電層設(shè)置在所述第一凹槽的內(nèi)壁；

8、多晶硅材質(zhì)層，所述多晶硅材質(zhì)層位于所述第四介電層的內(nèi)壁形成的凹槽中，且多晶硅材質(zhì)層的頂部低于所述襯底的頂部。

9、在一些可能的示例中，所述襯底對應(yīng)所述溝槽的頂部的邊緣角處呈弧面。

10、在一些可能的示例中，相鄰所述溝槽的所述第四介電層相連通并覆蓋所述襯底的頂部一側(cè)的表面。

11、在一些可能的示例中，所述第三介電層的頂部具有凹陷，且所述第三介電層的凹陷底部低于所述第二介電層的頂部。

12、在一些可能的示例中，所述淺溝槽隔離結(jié)構(gòu)還包括位于所述第四介電層背離所述襯底一側(cè)的多晶硅層。

13、在一些可能的示例中，相鄰所述溝槽的所述多晶硅層連通并覆蓋所述襯底的頂部對應(yīng)區(qū)域。

14、在一些可能的示例中，所述多晶硅層對應(yīng)所述溝槽處的表面低于對應(yīng)所述襯底的頂部處的表面。

15、相應(yīng)的，本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

16、具有一頂部的襯底；

17、位于所述襯底的頂部一側(cè)至少有一個溝槽；

18、沿所述溝槽的內(nèi)壁依次有第一介電層、第二介電層和第三介電層，其中，所述第一介電層的頂部低于所述第二介電層的頂部和所述襯底的頂部，使所述第二介電層和所述襯底之間形成第一凹槽；

19、第四介電層，所述第四介電層設(shè)置在所述第一凹槽的內(nèi)壁；

20、多晶硅材質(zhì)層，所述多晶硅材質(zhì)層位于所述第四介電層的內(nèi)壁形成的凹槽中；

21、位于所述襯底的頂部的功能膜層，所述功能膜層至少延伸至所述第一介電層的上方，并具有暴露所述第三介電層的鏤空區(qū)域。

22、在一些可能的示例中，所述功能膜層覆蓋所述第二介電層，以及部分所述第三介電層。

23、在一些可能的示例中，所述功能膜層包括依次疊加的第一線路層、第二線路層和硬掩模層，所述第一線路層鄰近所述襯底；

24、所述第一線路層對應(yīng)所述溝槽處的表面低于對應(yīng)所述襯底的頂部處的表面，以及所述硬掩模層背離所述襯底一側(cè)的表面為共平面。

25、在一些可能的示例中，所述半導(dǎo)體器件還包括位于所述第四介電層背離所述襯底一側(cè)的多晶硅層，所述多晶硅層背離所述襯底的一側(cè)設(shè)置有所述功能膜層。

26、本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

27、具有一頂部的襯底；

28、位于所述襯底的頂部一側(cè)至少有一個溝槽；

29、沿所述溝槽的內(nèi)壁依次有第一介電層、第二介電層和第三介電層，所述第三介電層頂部低于所述襯底的頂部；

30、功能膜層，位于所述襯底的頂部，且延伸至所述第三介電層上方。

31、在一些可能的示例中，所述第一介電層的頂部低于所述第二介電層的頂部和所述襯底的頂部，使所述第一介電層、所述第二介電層和所述襯底之間形成第一凹槽。

32、在一些可能的示例中，還包括：

33、第四介電層，所述第四介電層設(shè)置在所述第一凹槽的內(nèi)壁；

34、多晶硅材質(zhì)層，所述多晶硅材質(zhì)層位于所述第四介電層的內(nèi)壁形成的凹槽中。

35、在一些可能的示例中，還包括：

36、多晶硅層，位于所述襯底和所述功能膜層之間。

37、在一些可能的示例中，還包括：

38、多晶硅層，位于所述第四介電層背離所述襯底的一側(cè)，并與所述多晶硅材質(zhì)層直接接觸。

39、在一些可能的示例中，所述功能膜層包括依次疊加的第一線路層、第二線路層和硬掩模層，所述第一線路層鄰近所述襯底；

40、在垂直于所述襯底的方向，所述第一線路層對應(yīng)所述第三介電層頂部的表面，低于所述第一線路層對應(yīng)所述襯底頂部的表面。

41、在一些可能的示例中，所述功能膜層覆蓋所述第二介電層，以及部分所述第三介電層。

42、相較于現(xiàn)有技術(shù)，本發(fā)明提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

43、本發(fā)明提供了一種淺溝槽隔離結(jié)構(gòu)及半導(dǎo)體器件，包括：具有一頂部的襯底；位于襯底的頂部一側(cè)至少有一個溝槽；沿溝槽的內(nèi)壁依次有第一介電層、第二介電層和第三介電層，其中，第一介電層的頂部低于第二介電層的頂部和襯底的頂部，使第二介電層和襯底之間形成第一凹槽；第四介電層，第四介電層設(shè)置在第一凹槽的內(nèi)壁；多晶硅材質(zhì)層，多晶硅材質(zhì)層位于第四介電層的內(nèi)壁形成的凹槽中，且多晶硅材質(zhì)層的頂部低于襯底的頂部。由上述內(nèi)容可知，本發(fā)明提供的技術(shù)方案，使得襯底對應(yīng)溝槽的頂部的邊緣處無陡峭尖角而更加圓滑，進(jìn)而能夠改善淺溝槽隔離結(jié)構(gòu)的尖端放電問題，提高淺溝槽隔離結(jié)構(gòu)的可靠性。

技術(shù)特征：

1.一種淺溝槽隔離結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，所述襯底對應(yīng)所述溝槽的頂部的邊緣角處呈弧面。

3.根據(jù)權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，相鄰所述溝槽的所述第四介電層相連通并覆蓋所述襯底的頂部一側(cè)的表面。

4.根據(jù)權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，所述第三介電層的頂部具有凹陷，且所述第三介電層的凹陷底部低于所述第二介電層的頂部。

5.根據(jù)權(quán)利要求1所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，所述淺溝槽隔離結(jié)構(gòu)還包括位于所述第四介電層背離所述襯底一側(cè)的多晶硅層。

6.根據(jù)權(quán)利要求5所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，相鄰所述溝槽的所述多晶硅層連通并覆蓋所述襯底的頂部對應(yīng)區(qū)域。

7.根據(jù)權(quán)利要求5所述的淺溝槽隔離結(jié)構(gòu)，其特征在于，所述多晶硅層對應(yīng)所述溝槽處的表面低于對應(yīng)所述襯底的頂部處的表面。

8.一種半導(dǎo)體器件，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述功能膜層覆蓋所述第二介電層，以及部分所述第三介電層。

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述功能膜層包括依次疊加的第一線路層、第二線路層和硬掩模層，所述第一線路層鄰近所述襯底；

11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件還包括位于所述第四介電層背離所述襯底一側(cè)的多晶硅層，所述多晶硅層背離所述襯底的一側(cè)設(shè)置有所述功能膜層。

12.一種半導(dǎo)體器件，其特征在于，包括：

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述第一介電層的頂部低于所述第二介電層的頂部和所述襯底的頂部，使所述第一介電層、所述第二介電層和所述襯底之間形成第一凹槽。

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，還包括：

15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，還包括：

16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，還包括：

17.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述功能膜層包括依次疊加的第一線路層、第二線路層和硬掩模層，所述第一線路層鄰近所述襯底；

18.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述功能膜層覆蓋所述第二介電層，以及部分所述第三介電層。

技術(shù)總結(jié)
本申請?zhí)峁┮环N淺溝槽隔離結(jié)構(gòu)及半導(dǎo)體器件，包括：具有一頂部的襯底；位于襯底的頂部一側(cè)至少有一個溝槽；沿溝槽的內(nèi)壁依次有第一介電層、第二介電層和第三介電層，其中，第一介電層的頂部低于第二介電層的頂部和襯底的頂部，使第二介電層和襯底之間形成第一凹槽；第四介電層，第四介電層設(shè)置在第一凹槽的內(nèi)壁；多晶硅材質(zhì)層，多晶硅材質(zhì)層位于第四介電層的內(nèi)壁形成的凹槽中，且多晶硅材質(zhì)層的頂部低于襯底的頂部。本申請?zhí)峁┑募夹g(shù)方案，使得襯底對應(yīng)溝槽的頂部的邊緣處無陡峭尖角而更加圓滑，進(jìn)而能夠改善淺溝槽隔離結(jié)構(gòu)的尖端放電問題，提高淺溝槽隔離結(jié)構(gòu)的可靠性。

技術(shù)研發(fā)人員：賴惠先,童宇誠,林昭維,朱家儀
受保護(hù)的技術(shù)使用者：福建省晉華集成電路有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10