本發(fā)明涉及半導體檢測，尤其涉及一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置及方法。

背景技術(shù)：

1、mosfet芯片是一種半導體分立器件，按照其物理結(jié)構(gòu)，可將mosfet芯片分類為平面mos和溝槽mos兩個大類。溝槽mos的加工過程包括溝槽的形成、控制柵的形成、體區(qū)和源區(qū)的形成、接觸孔和金屬電極的形成、中測等主要步驟。mosfet的源區(qū)通常位于體區(qū)的表層之中，源區(qū)的擴散深度小于體區(qū)的擴散深度，體區(qū)的摻雜類型與襯底和源區(qū)的摻雜類型相反，以n溝道m(xù)os為例，襯底的摻雜類型為n型，體區(qū)的摻雜類型為p型，源區(qū)的摻雜類型為n型。

2、溝槽mos的體區(qū)和源區(qū)，是通過離子注入工藝、然后高溫退火工藝形成的擴散區(qū)，工藝上的波動可導致體區(qū)的摻雜濃度或/和深度、源區(qū)的摻雜濃度或/和深度發(fā)生變化，從而影響到溝槽mos的閾值電壓甚至雪崩特性(eas)。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的是針對背景技術(shù)存在的技術(shù)問題，提出一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置及方法。

2、為實現(xiàn)上述技術(shù)目的，本發(fā)明在第一方面采用的技術(shù)方案如下：

3、一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，包括兩個構(gòu)件，構(gòu)件包括第一層、第二層以及溝槽，第一層包括依次層疊的襯底、體區(qū)以及源區(qū)，第二層鋪設(shè)于第一層上，第二層上設(shè)有多個接觸孔，接觸孔內(nèi)填充有金屬電極，溝槽依次穿入源區(qū)和體區(qū)內(nèi)，以在源區(qū)和體區(qū)內(nèi)分別圍繞形成第一擴散電阻和第二擴散電阻，溝槽內(nèi)填充有第一物質(zhì)和第二物質(zhì)，多個接觸孔穿入體區(qū)內(nèi)；其中，兩個構(gòu)件中的源區(qū)的結(jié)構(gòu)不同，其一構(gòu)件的源區(qū)經(jīng)多個接觸孔接通，使得其一構(gòu)件中的第一擴散電阻和第二擴散電阻相并聯(lián)以得到總電阻r1，其二構(gòu)件的源區(qū)不與多個接觸孔連接，使得其二構(gòu)件中的第二擴散電阻作為總電阻r2。

4、優(yōu)選地，其一構(gòu)件的源區(qū)的邊界處于溝槽的寬度的中心線上，其二構(gòu)件的源區(qū)的部分邊界處于溝槽的寬度的中心線上。

5、優(yōu)選地，其二構(gòu)件的源區(qū)的另一部分邊界與接觸孔之間的間距為s，其中，.μm<s<μm。

6、優(yōu)選地，溝槽包括主環(huán)形溝槽以及四個次環(huán)形溝槽，四個次環(huán)形溝槽分別接通于主環(huán)形溝槽的四邊，接觸孔設(shè)有四個并分別對應接通四個次環(huán)形溝槽所環(huán)繞的區(qū)域。

7、優(yōu)選地，主環(huán)形溝槽為矩形環(huán)繞結(jié)構(gòu)以圍合形成總電阻，其中總電阻為總電阻r1或總電阻r2。

8、優(yōu)選地，總電阻的結(jié)構(gòu)形狀為等邊矩形。

9、優(yōu)選地，總電阻采用范德堡電阻。

10、優(yōu)選地，第一物質(zhì)包括覆蓋于溝槽的內(nèi)壁的氧化硅。

11、優(yōu)選地，第二物質(zhì)包括填充溝槽剩余空間的多晶硅。

12、本發(fā)明在第二方面采用的技術(shù)方案如下：

13、一種溝槽mos的源區(qū)摻雜的監(jiān)測方法，其特征在于，應用于如上述方案的溝槽mos的源區(qū)摻雜的監(jiān)測裝置，溝槽mos的源區(qū)摻雜的監(jiān)測方法包括：

14、分別檢測兩個構(gòu)件中總電阻r1以及總電阻r2，以得到第一總電阻值和第二總電阻值；

15、基于預置算法，將第一總電阻值與第二總電阻值相比，以得到計算值；

16、將計算值比與預置設(shè)計值相比，以判定溝槽mos的源區(qū)摻雜的偏差情況。

17、本發(fā)明與現(xiàn)有技術(shù)相比具有如下有益技術(shù)效果：在第一層內(nèi)設(shè)計兩個相同的構(gòu)件，其中兩個構(gòu)件中存在一個不同點，其不同點在于源區(qū)與接觸孔的連接關(guān)系，使得其一構(gòu)件的總電阻r1由其源區(qū)的第一擴散電阻和其體區(qū)的第二擴散電阻并聯(lián)所得到的，也使得其二構(gòu)件的總電阻r2等同其體區(qū)的第二擴散電阻，通過預置算法對總電阻r1與總電阻r2進行計算，得到計算值，并將該計算值比與設(shè)計值相比，以快速獲取監(jiān)測溝槽mos的源區(qū)摻雜的偏差情況，無需對芯片進行破壞性的解剖測試。

技術(shù)特征：

1.一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，其一所述構(gòu)件的所述源區(qū)(103)的邊界處于所述溝槽(300)的寬度的中心線上，其二所述構(gòu)件的所述源區(qū)(103)的部分邊界處于所述溝槽(300)的寬度的中心線上。

3.根據(jù)權(quán)利要求2所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，其二所述構(gòu)件的所述源區(qū)(103)的另一部分邊界與所述接觸孔(201)之間的間距為s，其中，0.5μm<s<2μm。

4.根據(jù)權(quán)利要求1所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述溝槽(300)包括主環(huán)形溝槽(303)以及四個次環(huán)形溝槽(304)，四個所述次環(huán)形溝槽(304)分別接通于所述主環(huán)形溝槽(303)的四邊，所述接觸孔(201)設(shè)有四個并分別對應接通四個所述次環(huán)形溝槽(304)所環(huán)繞的區(qū)域。

5.根據(jù)權(quán)利要求4所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述主環(huán)形溝槽(303)為矩形環(huán)繞結(jié)構(gòu)以圍合形成總電阻(305)，其中所述總電阻(305)為總電阻r1或總電阻r2。

6.根據(jù)權(quán)利要求5所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述總電阻(305)的結(jié)構(gòu)形狀為等邊矩形。

7.根據(jù)權(quán)利要求5所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述總電阻(305)采用范德堡電阻。

8.根據(jù)權(quán)利要求1所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述第一物質(zhì)(301)包括覆蓋于所述溝槽(300)的內(nèi)壁的氧化硅。

9.根據(jù)權(quán)利要求1所述的一種溝槽mos的源區(qū)摻雜的監(jiān)測裝置，其特征在于，所述第二物質(zhì)(302)包括填充所述溝槽(300)剩余空間的多晶硅。

10.一種溝槽mos的源區(qū)摻雜的監(jiān)測方法，其特征在于，應用于如權(quán)利要求1-9的所述的溝槽mos的源區(qū)摻雜的監(jiān)測裝置，所述溝槽mos的源區(qū)摻雜的監(jiān)測方法包括：

技術(shù)總結(jié)
本發(fā)明公開一種溝槽MOS的源區(qū)摻雜的監(jiān)測裝置及方法，在第一層內(nèi)設(shè)計兩個相同的構(gòu)件，其中兩個構(gòu)件中存在一個不同點，其不同點在于源區(qū)與接觸孔的連接關(guān)系，使得其一構(gòu)件的總電阻R1由其源區(qū)的第一擴散電阻和其體區(qū)的第二擴散電阻并聯(lián)所得到的，也使得其二構(gòu)件的總電阻R2等同其體區(qū)的第二擴散電阻，通過預置算法對總電阻R1與總電阻R2進行計算，得到計算值，并將該計算值比與設(shè)計值相比，以快速獲取監(jiān)測溝槽MOS的源區(qū)摻雜的偏差情況，無需對芯片進行破壞性的解剖測試。

技術(shù)研發(fā)人員：何昌,張光亞,楊勇,朱勇華
受保護的技術(shù)使用者：深圳市美浦森半導體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10