本發(fā)明涉及半導(dǎo)體集成電路的封測領(lǐng)域，具體涉及一種封裝級測試結(jié)構(gòu)。

背景技術(shù)：

1、隨著電子設(shè)備的不斷升級和模塊化，集成電路(ic)的封裝技術(shù)也經(jīng)歷了顯著的發(fā)展，特別是在現(xiàn)代消費(fèi)電子、通信設(shè)備、汽車電子及工業(yè)控制等領(lǐng)域，系統(tǒng)級封裝(sip，systemin?package)技術(shù)因其出色的集成度、較小的體積和卓越的性能而得到廣泛的應(yīng)用。系統(tǒng)級封裝可以將多個集成電路和其他電子組件集成在一個封裝內(nèi)，從而提高產(chǎn)品的功能密度，縮短信號路徑，提升整體性能，并降低制造成本。然而，這種高度集成度的封裝形式也帶來了新的挑戰(zhàn)，特別是在測試和驗證階段。

2、傳統(tǒng)的測試方法依賴于對封裝外部引腳進(jìn)行測試和驗證，測試人員通過物理手段(如探針測試、邊界掃描測試等)直接接觸到芯片的引腳或焊球，進(jìn)而對芯片信號的質(zhì)量進(jìn)行測試。由于sip內(nèi)部復(fù)雜的結(jié)構(gòu)、密集的布線、芯片間的信號的直連等特性，結(jié)構(gòu)也往往被封裝材料所覆蓋隱藏，使得探針無法觸及。邊界掃描方法雖然可解決部分封裝內(nèi)部信號不可見的問題，但其覆蓋率有限，對于較復(fù)雜的sip結(jié)構(gòu)，測試效果并不理想。

3、因此，業(yè)界逐漸轉(zhuǎn)向采用代碼測試、仿真測試等非物理接觸式測試方法。這些方法通過向芯片發(fā)送測試向量，并觀察芯片的響應(yīng)來評估其功能和性能。然而，這些方法也存在一定的局限性。首先，代碼測試需要編寫復(fù)雜的測試程序，且測試周期較長，測試往往是針對某一功能的測試，無法反映出線路上信號質(zhì)量的細(xì)節(jié)；其次，仿真測試需要構(gòu)建精確的仿真模型，這既耗時又耗資源；最后，這些測試方法往往難以全面覆蓋sip的所有功能和場景，特別是對于封裝內(nèi)部復(fù)雜的互連結(jié)構(gòu)和信號傳輸路徑來說，測試效果更加有限。

4、由于測試方法的局限性，sip的測試成本也隨之增加。為了確保測試的全面性和準(zhǔn)確性，測試人員往往需要設(shè)計多種測試方案并進(jìn)行多輪測試驗證。這不僅增加了測試時間和人力成本，還可能導(dǎo)致測試資源的浪費(fèi)。此外，由于sip的復(fù)雜性和高度集成性，一旦在測試過程中發(fā)現(xiàn)故障或問題，往往需要進(jìn)行深入的故障排查和定位工作，這進(jìn)一步增加了測試成本和時間。

技術(shù)實現(xiàn)思路

1、本發(fā)明的實施的目的在于，提供一種封裝級測試結(jié)構(gòu)，使得在產(chǎn)品測試階段，內(nèi)部直連的網(wǎng)絡(luò)可以通過物理手段測試；量產(chǎn)階段避免產(chǎn)生電磁干擾，滿足了測試階段和量產(chǎn)階段的不同需求。

2、本發(fā)明所提出的一種封裝級dft結(jié)構(gòu)，包括：基板，所述基板上設(shè)置有菊花鏈通信網(wǎng)絡(luò)，所述菊花鏈通信網(wǎng)絡(luò)電氣連接有第三焊盤；所述基板固定設(shè)置有第四焊盤以及第五焊盤，所述第五焊盤一端連接地網(wǎng)絡(luò)；

3、所述菊花鏈通信網(wǎng)絡(luò)測試時：

4、所述第四焊盤與第三焊盤連接有跨接電阻，所述第四焊盤延伸至基板外側(cè)連接有測試網(wǎng)絡(luò)延伸組件；

5、所述菊花鏈通信網(wǎng)絡(luò)工作時：

6、所述跨接電阻連接設(shè)置于第四焊盤與第五焊盤之間。

7、優(yōu)選的，第三焊盤與第一焊盤電連接，且連接距離小于等于0.5mm。

8、優(yōu)選的，菊花鏈通信網(wǎng)絡(luò)包括：安裝設(shè)置在基板上的驅(qū)動芯片以及至少一個接收芯片，所述驅(qū)動芯片與接收芯片電連接后與第一焊盤相連，所述第一焊盤通過端接電阻連接有第二焊盤的一端，第二焊盤另一端連接有電源網(wǎng)絡(luò)。

9、優(yōu)選的，第二焊盤包括但不限于與電源直接電氣互連、經(jīng)ac耦合電容與電源電氣互連或與地網(wǎng)絡(luò)電氣互連的方式。

10、優(yōu)選的，驅(qū)動芯片包括但不限于mcu、soc、fpga或dsp具有控制運(yùn)算功能的一種或幾種的組合。

11、優(yōu)選的，接收芯片類型包括但不限于ram、rom或flash?memory數(shù)字存儲類的一種或幾種的組合。

12、優(yōu)選的，第四焊盤通過焊球與測試網(wǎng)絡(luò)延伸組件連接。

13、優(yōu)選的，第五焊盤通過金屬導(dǎo)線連接至地網(wǎng)絡(luò)。

14、優(yōu)選的，測試網(wǎng)絡(luò)延伸組件包括：印制電路板，所述印制電路板安裝設(shè)置有測試焊盤，所述測試焊盤通過互連網(wǎng)絡(luò)與第四焊盤電連接。

15、優(yōu)選的，測試網(wǎng)絡(luò)至少一組，并且數(shù)量少于菊花鏈通信網(wǎng)絡(luò)。

16、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

17、在研發(fā)階段，跨接電阻將信號與測試網(wǎng)絡(luò)互連，并外引至焊球，通過對測試網(wǎng)絡(luò)延伸組件使用物理測試手段的方法來評估信號質(zhì)量、芯片工作狀態(tài)等，解決了系統(tǒng)級封裝內(nèi)部互連結(jié)構(gòu)無法測試的問題；量產(chǎn)階段，為避免測試網(wǎng)絡(luò)在封裝內(nèi)部孤立懸浮，跨接電阻將測試網(wǎng)絡(luò)互連到地網(wǎng)絡(luò)，減弱測試網(wǎng)絡(luò)可能帶來的emi相關(guān)電磁干擾；同時，第三焊盤始終與第一焊盤互連，兩焊盤更近的距離使得信號的“樁線”更短，以減弱信號在互連線的末端反射。

技術(shù)特征：

1.一種封裝級dft結(jié)構(gòu)，包括：基板，所述基板上設(shè)置有菊花鏈通信網(wǎng)絡(luò)，所述菊花鏈通信網(wǎng)絡(luò)電氣連接有第三焊盤；其特征在于，所述基板固定設(shè)置有第四焊盤以及第五焊盤，所述第五焊盤一端連接地網(wǎng)絡(luò)；

2.根據(jù)權(quán)利要求1所述的封裝級dft結(jié)構(gòu)，其特征在于，所述第三焊盤與第一焊盤電連接，且連接距離小于等于0.5mm。

3.根據(jù)權(quán)利要求1所述的封裝級dft結(jié)構(gòu)，其特征在于，所述菊花鏈通信網(wǎng)絡(luò)包括：安裝設(shè)置在基板上的驅(qū)動芯片以及至少一個接收芯片，所述驅(qū)動芯片與接收芯片電連接后與第一焊盤相連，所述第一焊盤通過端接電阻連接有第二焊盤的一端，第二焊盤另一端連接有電源網(wǎng)絡(luò)。

4.根據(jù)權(quán)利要求3所述的封裝級dft結(jié)構(gòu)，其特征在于，所述第二焊盤包括但不限于與電源直接電氣互連、經(jīng)ac耦合電容與電源電氣互連或與地網(wǎng)絡(luò)電氣互連的方式。

5.根據(jù)權(quán)利要求3所述的封裝級dft結(jié)構(gòu)，其特征在于，所述驅(qū)動芯片包括但不限于mcu、soc、fpga或dsp具有控制運(yùn)算功能的一種或幾種的組合。

6.根據(jù)權(quán)利要求3所述的封裝級dft結(jié)構(gòu)，其特征在于，所述接收芯片類型包括但不限于ram、rom或flash?memory數(shù)字存儲類的一種或幾種的組合。

7.根據(jù)權(quán)利要求1所述的封裝級dft結(jié)構(gòu)，其特征在于，所述第四焊盤通過焊球與測試網(wǎng)絡(luò)延伸組件連接。

8.根據(jù)權(quán)利要求1所述的封裝級dft結(jié)構(gòu)，其特征在于，所述第五焊盤通過金屬導(dǎo)線連接至地網(wǎng)絡(luò)。

9.根據(jù)權(quán)利要求1所述的封裝級dft結(jié)構(gòu)，其特征在于，所述測試網(wǎng)絡(luò)延伸組件包括：印制電路板，所述印制電路板安裝設(shè)置有測試焊盤，所述測試焊盤通過互連網(wǎng)絡(luò)與第四焊盤電連接。

技術(shù)總結(jié)
本發(fā)明涉及一種封裝級DFT結(jié)構(gòu)，包括：基板，基板上設(shè)置有菊花鏈通信網(wǎng)絡(luò)，菊花鏈通信網(wǎng)絡(luò)電氣連接有第三焊盤；基板固定設(shè)置有第四焊盤以及第五焊盤，第五焊盤一端連接地網(wǎng)絡(luò)；菊花鏈通信網(wǎng)絡(luò)測試時：第四焊盤與第三焊盤連接有跨接電阻，第四焊盤延伸至基板外側(cè)連接有測試網(wǎng)絡(luò)；菊花鏈通信網(wǎng)絡(luò)工作時：跨接電阻連接設(shè)置于第四焊盤與第五焊盤之間。在研發(fā)階段，跨接電阻將信號與測試網(wǎng)絡(luò)互連，并外引至焊球，通過對測試網(wǎng)絡(luò)使用物理測試手段的方法來評估信號質(zhì)量、芯片工作狀態(tài)，解決了系統(tǒng)級封裝內(nèi)部互連結(jié)構(gòu)無法測試的問題；量產(chǎn)階段，為避免測試網(wǎng)絡(luò)在封裝內(nèi)部孤立懸浮，跨接電阻將測試網(wǎng)絡(luò)互連到地網(wǎng)絡(luò)，減弱測試網(wǎng)絡(luò)可能帶來的EMI相關(guān)電磁干擾。

技術(shù)研發(fā)人員：王雙福,常會清,魏啟甫,寧曉宇
受保護(hù)的技術(shù)使用者：泓林微電子（昆山）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/17