本發(fā)明涉及半導(dǎo)體器件的，特別是涉及一種emi優(yōu)化的半導(dǎo)體器件。

背景技術(shù)：

1、半導(dǎo)體器件是導(dǎo)電性介于良導(dǎo)電體與絕緣體之間，利用半導(dǎo)體材料特殊電特性來完成特定功能的電子器件，可用來產(chǎn)生、控制、接收、變換、放大信號和進(jìn)行能量轉(zhuǎn)換，隨著新能源等新興產(chǎn)業(yè)的飛速發(fā)展，對于大功率、高耐壓、高可靠性的功率半導(dǎo)體器件需求越來越多；其中，超結(jié)器件作為一種新型功率器件，因其低導(dǎo)通電阻、高擊穿電壓的優(yōu)勢，被廣泛應(yīng)用于高壓和高功率的電力電子設(shè)備中。

2、對于超結(jié)半導(dǎo)體器件，通常包括柵極焊盤(gate?pad)和有源區(qū)，有源區(qū)內(nèi)設(shè)置有多個元胞，元胞內(nèi)設(shè)置有柵極，且還會設(shè)置柵總線，從而就將柵極焊盤的信號均勻的傳送到每個元胞的柵極處，柵極焊盤和柵總線通常都是由多晶硅、介質(zhì)層和金屬層構(gòu)成，且柵極焊盤和柵總線直接連接，介質(zhì)層上會設(shè)置通孔，使金屬層和多晶硅接觸，柵極焊盤的信號能夠通過金屬層直接連接到柵總線的多晶硅，由于金屬電阻極低，使得器件的開通速度過快，容易引起較大的震蕩，進(jìn)而導(dǎo)致電磁干擾(emi)特性能力差。

3、為了改善這些問題，在現(xiàn)有技術(shù)中，通常會在柵極上串聯(lián)一個額外的電阻，從而降低開通震蕩，從而提升emi特性，但是這種解決方案增加了電路設(shè)計(jì)的復(fù)雜性和制造成本。因此，如何在不增加設(shè)計(jì)復(fù)雜度和成本的前提下，降低器件開通震蕩，優(yōu)化器件的emi特性，已成為相關(guān)領(lǐng)域亟需解決的技術(shù)難題。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明的目的在于提供一種emi優(yōu)化的半導(dǎo)體器件，以解決現(xiàn)有技術(shù)中如何在不增加復(fù)雜度和成本的前提下，降低器件開通震蕩，提升emi特性的技術(shù)問題。

2、本發(fā)明提供一種emi優(yōu)化的半導(dǎo)體器件，包括：

3、有源區(qū)，包括多個元胞，所述元胞內(nèi)設(shè)置有柵極，多個所述元胞內(nèi)的柵極相互串聯(lián)；

4、柵極焊盤，包括依次設(shè)置的第一多晶硅和第一金屬層；

5、柵總線，和柵極焊盤連接，所述柵總線包括第一部分和第二部分，所述第一部分包括第二多晶硅和第二金屬層，所述第二部分包括第三多晶硅，所述第二多晶硅和所述第三多晶硅一體成型設(shè)置，所述第二多晶硅和所述柵極串聯(lián)，所述第三多晶硅和所述第一多晶硅連接，所述第一金屬層和第二金屬層之間留有間隙。

6、可選地，所述柵總線設(shè)置為環(huán)狀，所述柵總線設(shè)置在所述有源區(qū)的外圍并包圍所述有源區(qū)，靠近所述柵總線內(nèi)側(cè)壁的所述元胞內(nèi)的柵極和所述柵總線連接。

7、可選地，所述第二部分設(shè)置有兩個，兩個所述第二部分分別設(shè)置在所述柵總線的兩端，兩個所述第二部分均一端和第二部分連接，另一端和所述柵極焊盤連接。

8、可選地，所述第三多晶硅的長度設(shè)置為30μm-120μm。

9、可選地，所述第三多晶硅的寬度為4μm-20μm。

10、可選地，所述第三多晶硅的厚度設(shè)置為4000埃-8000埃。

11、可選地，所述第一多晶硅的正面、所述第二多晶硅的正面和所述第三多晶硅的正面均設(shè)置有第一絕緣介質(zhì)層；

12、所述第一多晶硅處的第一絕緣介質(zhì)層上開設(shè)有第一金屬接觸通孔，所述第一金屬層往所述第一金屬接觸通孔內(nèi)延伸，直至填充滿所述第一金屬接觸通孔；

13、所述第二多晶硅處的第一絕緣介質(zhì)層處開設(shè)有第二金屬接觸通孔，所述第二金屬層往所述第二金屬接觸通孔內(nèi)延伸，直至填充滿所述第二金屬接觸通孔。

14、可選地，所述半導(dǎo)體器件設(shè)置為mosfet器件或igbt器件。

15、可選地，所述元胞包括：

16、第一導(dǎo)電類型襯底；

17、第一導(dǎo)電類型外延層，設(shè)置在所述第一導(dǎo)電類型襯底的正面；

18、第二導(dǎo)電類型體區(qū)，設(shè)置在所述第一導(dǎo)電類型外延層的正面且位于所述第一導(dǎo)電類型外延層內(nèi)；

19、第一導(dǎo)電類型源區(qū)，至少設(shè)置有兩個，設(shè)置在所述第二導(dǎo)電類型體區(qū)的正面且設(shè)置在第二導(dǎo)電類型體區(qū)內(nèi)，所述柵極位于兩個第二導(dǎo)電類型源區(qū)之間；

20、第二絕緣介質(zhì)層，設(shè)置在第一導(dǎo)電類型外延層的正面，所述第二絕緣介質(zhì)層上設(shè)置有多個第三金屬接觸通孔，所述第三金屬接觸通孔與所述第二導(dǎo)電類型體區(qū)以及所述第一導(dǎo)電類型源區(qū)連通；

21、正面金屬層，設(shè)置在在所述第二絕緣介質(zhì)層的正面，且所述正面金屬層位于所述第三金屬接觸通孔處部分往所述第三金屬接觸通孔內(nèi)延伸，直至填充滿所述第三金屬接觸通孔；

22、背面金屬層，設(shè)置在所述第一導(dǎo)電類型襯底的背面。

23、可選地，還包括第二導(dǎo)電類型柱，至少設(shè)置有兩個，所述第二導(dǎo)電類型柱從所述第一導(dǎo)電類型外延層的正面往背面延伸。

24、本發(fā)明的技術(shù)方案，具有如下優(yōu)點(diǎn)：

25、本發(fā)明提供的emi優(yōu)化的半導(dǎo)體器件，通過直接對柵總線進(jìn)行改變，使柵總線包括第一部分和第二部分，其中第二部分僅僅包括第三多晶硅，而第一部分依舊是包括第二多晶硅和第二金屬層，第一金屬層和第二金屬層之間是具有間隙的，因此第一金屬層和第二金屬層之間的直接連接被切斷，當(dāng)柵極焊盤的電信號施加在第一金屬層上之后，此時需要經(jīng)過第三多晶硅才能將電信號傳遞到整個柵總線上，并且在第一部分的作用下，傳遞到元胞中的柵極上，由于第三多晶硅具有一定的電阻率，因此有效的降低器件的開通震蕩，提升emi特性，同時僅僅是對柵總線進(jìn)行改變，在柵總線的第二部分處減少了金屬層，無需另外增加電阻，不會影響到終端電路設(shè)計(jì)，避免了終端電路設(shè)計(jì)更加復(fù)雜，同時不會額外增加成本，既能降低器件開通震蕩，提升emi特性，又不會增加終端電路設(shè)計(jì)復(fù)雜度和成本。

技術(shù)特征：

1.一種emi優(yōu)化的半導(dǎo)體器件，其特征在于，包括：

2.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述柵總線設(shè)置為環(huán)狀，所述柵總線設(shè)置在所述有源區(qū)的外圍并包圍所述有源區(qū)，靠近所述柵總線內(nèi)側(cè)壁的所述元胞內(nèi)的柵極和所述柵總線連接。

3.如權(quán)利要求2所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述第二部分設(shè)置有兩個，兩個所述第二部分分別設(shè)置在所述柵總線的兩端，兩個所述第二部分均一端和第二部分連接，另一端和所述柵極焊盤連接。

4.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述第三多晶硅的長度設(shè)置為30μm-120μm。

5.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述第三多晶硅的寬度為4μm-20μm。

6.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述第三多晶硅的厚度設(shè)置為4000埃-8000埃。

7.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述第一多晶硅的正面、所述第二多晶硅的正面和所述第三多晶硅的正面均設(shè)置有第一絕緣介質(zhì)層；

8.如權(quán)利要求1-7任一所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件設(shè)置為mosfet器件或igbt器件。

9.如權(quán)利要求1所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，所述元胞包括：

10.如權(quán)利要求9所述的emi優(yōu)化的半導(dǎo)體器件，其特征在于，還包括第二導(dǎo)電類型柱，至少設(shè)置有兩個，所述第二導(dǎo)電類型柱從所述第一導(dǎo)電類型外延層的正面往背面延伸。

技術(shù)總結(jié)
本發(fā)明涉及一種EMI優(yōu)化的半導(dǎo)體器件，其包括有源區(qū)柵極焊盤和柵總線，有源區(qū)包括多個元胞，元胞內(nèi)設(shè)置有柵極，多個元胞內(nèi)的柵極相互串聯(lián)；柵極焊盤包括依次設(shè)置的第一多晶硅和第一金屬層；柵總線和柵極焊盤連接，柵總線包括第一部分和第二部分，第一部分包括第二多晶硅和第二金屬層，所述第二部分包括第三多晶硅，所述第二多晶硅和所述第三多晶硅一體成型設(shè)置，所述第二多晶硅和所述柵極串聯(lián)，所述第三多晶硅和所述第一多晶硅連接，所述第一金屬層和第二金屬層之間留有間隙，本發(fā)明具有既能降低器件開通震蕩，提升EMI特性，又不會增加終端電路設(shè)計(jì)復(fù)雜度和成本的效果。

技術(shù)研發(fā)人員：何軍,華路佳
受保護(hù)的技術(shù)使用者：無錫曠通半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26