本申請涉及半導體領域，具體而言，涉及一種mosfet器件和mosfet器件的制作方法。

背景技術：

1、芯片尺寸封裝（chip?scale?package，簡稱為?csp）是一種先進的封裝技術，也是一種以芯片尺寸大小作為封裝的基本單位的封裝技術。它將封裝的芯片尺寸縮小到傳統(tǒng)封裝的1/9~1/16，這種技術具有小尺寸、高密度、高精度、低成本以及低功耗的特點。

2、因此，亟需一種mosfet器件可以適用于csp封裝。

技術實現(xiàn)思路

1、本申請的主要目的在于提供一種mosfet器件和mosfet器件的制作方法，以至少解決現(xiàn)有技術中mosfet器件如何適用于csp封裝的要求的問題。

2、根據(jù)本申請的一方面，提供了一種?mosfet器件，包括：襯底，所述襯底的材料包括碳化硅；外延層，位于所述襯底的表面上；溝槽柵極結(jié)構，位于所述外延層內(nèi)；源區(qū)，位于所述外延層內(nèi)，并且在第一方向上位于所述溝槽柵極結(jié)構的一側(cè)，所述第一方向與所述襯底的厚度方向垂直，所述源區(qū)的摻雜類型和所述外延層的摻雜類型相同；漏區(qū)，位于所述外延層內(nèi)，并且在所述第一方向上位于所述溝槽柵極結(jié)構的另一側(cè)，所述漏區(qū)的摻雜類型和所述外延層的摻雜類型相同；摻雜區(qū)，位于所述外延層內(nèi)，并且在所述第一方向上至少部分位于所述源區(qū)遠離所述溝槽柵極結(jié)構的一側(cè)，所述摻雜區(qū)的摻雜類型和所述外延層的摻雜類型不同；金屬層，位于所述外延層遠離所述襯底的表面上，所述金屬層包括源極金屬部和漏極金屬部，所述源極金屬部和所述漏極金屬部之間具有間隔，所述金屬層在所述襯底上的正投影與所述溝槽柵極結(jié)構在所述襯底上的正投影之間具有間隔，所述源極金屬部在所述襯底上的正投影與所述源區(qū)在所述襯底上的正投影至少部分交疊，所述漏極金屬部在所述襯底上的正投影與所述漏區(qū)在所述襯底上的正投影至少部分交疊。

3、可選地，所述mosfet器件還包括：摻雜部，位于所述外延層內(nèi)，并且接觸地位于所述溝槽柵極結(jié)構靠近所述襯底的表面上。

4、可選地，所述摻雜區(qū)包括：第一子摻雜區(qū)，在所述第一方向上位于所述源區(qū)遠離所述溝槽柵極結(jié)構的一側(cè)；第二子摻雜區(qū)，在所述第一方向上位于所述溝槽柵極結(jié)構的一側(cè)，所述第一子摻雜區(qū)和所述第二子摻雜區(qū)位于所述溝槽柵極結(jié)構的同一側(cè)，在第二方向上，所述第二子摻雜區(qū)位于所述第一子摻雜區(qū)靠近所述襯底的一側(cè)，所述第一子摻雜區(qū)和所述第二子摻雜區(qū)的摻雜類型相同。

5、可選地，所述第二子摻雜區(qū)靠近所述襯底的表面距離預定表面的長度為第一長度，所述溝槽柵極結(jié)構靠近所述襯底的表面距離所述預定表面的長度為第二長度，所述第一長度大于所述第二長度，所述預定表面為所述襯底靠近所述外延層的表面，所述源區(qū)遠離所述襯底的表面、所述漏區(qū)遠離所述襯底的表面、所述第一子摻雜區(qū)遠離所述襯底的表面以及所述溝槽柵極結(jié)構遠離所述襯底的表面齊平。

6、可選地，所述mosfet器件還包括：介質(zhì)層，位于所述外延層遠離所述襯底的表面上，所述介質(zhì)層包括多個介質(zhì)部，相鄰的兩個所述介質(zhì)部之間具有間隔。

7、可選地，所述溝槽柵極結(jié)構包括：至少一個導電介質(zhì)層，位于所述外延層內(nèi)；柵氧化層，在第一方向上接觸地位于所述導電介質(zhì)層的兩側(cè)，在第二方向上接觸地位于所述導電介質(zhì)層靠近所述襯底的一側(cè)，所述第一方向與所述mosfet器件的厚度方向垂直，所述第二方向與所述第一方向垂直。

8、可選地，所述導電介質(zhì)層有多個，并且多個所述導電介質(zhì)層沿第一方向間隔排布。

9、可選地，所述柵氧化層包括依次連接的第一連接部、第二連接部以及第三連接部，其中，所述第一連接部沿所述第一方向上的寬度為第一寬度，所述第二連接部沿所述第二方向上的寬度為第二寬度，所述第三連接部沿所述第一方向上的寬度為第三寬度，所述第二寬度大于所述第一寬度，所述第二寬度大于所述第三寬度。

10、可選地，所述柵氧化層包括依次連接的第一連接部、第二連接部以及第三連接部，其中，所述第一連接部沿所述第一方向上的寬度為第一寬度，所述第二連接部沿所述第二方向上的寬度為第二寬度，所述第三連接部沿所述第一方向上的寬度為第三寬度，所述第一寬度大于所述第二寬度，所述第三寬度大于所述第二寬度。

11、根據(jù)本申請的另一方面，提供了一種mosfet器件的制作方法，包括：提供襯底，所述襯底的材料包括碳化硅；在所述襯底一側(cè)的表面上形成第一預備外延層，并對所述第一預備外延層進行離子注入處理，得到預備摻雜區(qū)，剩余的所述第一預備外延層形成第二預備外延層，所述預備摻雜區(qū)在第一方向上位于所述第二預備外延層的一側(cè)，并且在第二方向上位于所述第二預備外延層遠離所述襯底的一側(cè)；對所述預備摻雜區(qū)和所述第二預備外延層進行離子注入，形成第三預備外延層；依次去除部分所述第三預備外延層、所述預備摻雜區(qū)以及所述第二預備外延層，剩余的所述第三預備外延層和剩余的所述預備摻雜區(qū)形成源區(qū)、漏區(qū)以及摻雜區(qū)，剩余的所述第二預備外延層形成具有凹槽的外延層，所述源區(qū)的摻雜類型、所述漏區(qū)的摻雜類型以及所述第一預備外延層的摻雜類型相同，所述預備摻雜區(qū)的摻雜類型和所述第一預備外延層的摻雜類型不同；在所述凹槽內(nèi)形成溝槽柵極結(jié)構；在所述溝槽柵極結(jié)構遠離所述襯底的表面上和所述外延層遠離所述襯底的表面上形成預備金屬層，去除部分所述預備金屬層，剩余的所述預備金屬層形成金屬層，所述金屬層包括具有間隔的源極金屬部和漏極金屬部。

12、應用本申請的技術方案，提供了一種mosfet器件，包括碳化硅襯底、位于襯底的表面上的外延層、位于外延層內(nèi)的溝槽柵極結(jié)構、源區(qū)、漏區(qū)以及摻雜區(qū)，以及位于外延層一側(cè)的金屬層；源區(qū)，在第一方向上位于溝槽柵極結(jié)構的一側(cè)，源區(qū)的摻雜類型和外延層的摻雜類型相同；漏區(qū)在第一方向上位于溝槽柵極結(jié)構的另一側(cè)，漏區(qū)的摻雜類型和外延層的摻雜類型相同；摻雜區(qū)在第一方向上至少部分位于源區(qū)遠離溝槽柵極結(jié)構的一側(cè)，摻雜區(qū)的摻雜類型和外延層的摻雜類型不同；金屬層包括源極金屬部和漏極金屬部，源極金屬部和漏極金屬部之間具有間隔，金屬層在襯底上的正投影與溝槽柵極結(jié)構在襯底上的正投影之間具有間隔，源極金屬部在襯底上的正投影與源區(qū)在襯底上的正投影至少部分交疊，漏極金屬部在襯底上的正投影與漏區(qū)在襯底上的正投影至少部分交疊。一方面，通過將源極金屬部和漏極金屬部設置在mosfet器件的同一側(cè)的表面上，可以保證器件在進行csp封裝時的表面通孔直接連接。另一方面，通過溝槽柵極結(jié)構隔離源極金屬部和漏極金屬部，可以增加源漏之間的電流路徑長度，變相增加源漏間耐壓層的長度，可以避免mosfet器件耐壓層厚度增加帶來的器件尺寸增加的問題，進一步滿足csp封裝小尺寸的需求。解決了現(xiàn)有技術中mosfet器件如何適用于csp封裝的要求的問題。

技術特征：

1.一種mosfet器件，其特征在于，包括：

2.根據(jù)權利要求1所述的mosfet器件，其特征在于，所述mosfet器件還包括：

3.根據(jù)權利要求1所述的mosfet器件，其特征在于，所述摻雜區(qū)包括：

4.根據(jù)權利要求3所述的mosfet器件，其特征在于，所述第二子摻雜區(qū)靠近所述襯底的表面距離預定表面的長度為第一長度，所述溝槽柵極結(jié)構靠近所述襯底的表面距離所述預定表面的長度為第二長度，所述第一長度大于所述第二長度，所述預定表面為所述襯底靠近所述外延層的表面，所述源區(qū)遠離所述襯底的表面、所述漏區(qū)遠離所述襯底的表面、所述第一子摻雜區(qū)遠離所述襯底的表面以及所述溝槽柵極結(jié)構遠離所述襯底的表面齊平。

5.根據(jù)權利要求1所述的mosfet器件，其特征在于，所述mosfet器件還包括：

6.根據(jù)權利要求1所述的mosfet器件，其特征在于，所述溝槽柵極結(jié)構包括：

7.根據(jù)權利要求6所述的mosfet器件，其特征在于，所述導電介質(zhì)層有多個，并且多個所述導電介質(zhì)層沿第一方向間隔排布。

8.根據(jù)權利要求6所述的mosfet器件，其特征在于，所述柵氧化層包括依次連接的第一連接部、第二連接部以及第三連接部，其中，所述第一連接部沿所述第一方向上的寬度為第一寬度，所述第二連接部沿所述第二方向上的寬度為第二寬度，所述第三連接部沿所述第一方向上的寬度為第三寬度，所述第二寬度大于所述第一寬度，所述第二寬度大于所述第三寬度。

9.根據(jù)權利要求6所述的mosfet器件，其特征在于，所述柵氧化層包括依次連接的第一連接部、第二連接部以及第三連接部，其中，所述第一連接部沿所述第一方向上的寬度為第一寬度，所述第二連接部沿所述第二方向上的寬度為第二寬度，所述第三連接部沿所述第一方向上的寬度為第三寬度，所述第一寬度大于所述第二寬度，所述第三寬度大于所述第二寬度。

10.一種mosfet器件的制作方法，其特征在于，包括：

技術總結(jié)
本申請?zhí)峁┝艘环NMOSFET器件和MOSFET器件的制作方法，MOSFET器件包括：襯底，襯底的材料包括碳化硅；外延層，位于襯底的表面上；溝槽柵極結(jié)構，位于外延層內(nèi)；源區(qū)在第一方向上位于溝槽柵極結(jié)構的一側(cè)，第一方向與襯底的厚度方向垂直，源區(qū)的摻雜類型和外延層的摻雜類型相同；漏區(qū)，在第一方向上位于溝槽柵極結(jié)構的另一側(cè)，漏區(qū)的摻雜類型和外延層的摻雜類型相同；摻雜區(qū)在第一方向上至少部分位于源區(qū)遠離溝槽柵極結(jié)構的一側(cè)，摻雜區(qū)的摻雜類型和外延層的摻雜類型不同；金屬層，位于外延層遠離襯底的表面上，金屬層包括源極金屬部和漏極金屬部。MOSFET器件可以適用于CSP封裝的要求。

技術研發(fā)人員：劉浩文,馬萬里,閆正坤
受保護的技術使用者：珠海格力電子元器件有限公司
技術研發(fā)日：
技術公布日：2024/12/19