本申請(qǐng)涉及半導(dǎo)體，具體涉及一種半導(dǎo)體器件。

背景技術(shù)：

1、在早期，集成電路的封裝方式主要是單芯片封裝(scp)，即將單個(gè)芯片封裝在一個(gè)封裝中。然而，隨著電子設(shè)備的功能需求不斷增加，單芯片封裝無(wú)法滿足多個(gè)不同功能模塊的集成需求。為了解決這個(gè)問題，多芯片封裝(mcp)技術(shù)應(yīng)運(yùn)而生，其是指將多個(gè)具有不同功能的芯片組件集成在一個(gè)封裝中，使得器件具有更高的集成度和更小的封裝尺寸。

2、但目前的半導(dǎo)體器件的空間有限，導(dǎo)致集成不同功能的芯片的數(shù)量有限，進(jìn)而影響半導(dǎo)體器件的性能。

技術(shù)實(shí)現(xiàn)思路

1、鑒于此，本申請(qǐng)?zhí)峁┮环N半導(dǎo)體器件，以提高半導(dǎo)體器件的空間利用率。

2、本申請(qǐng)?zhí)峁┮环N半導(dǎo)體器件，包括封裝框架、芯片以及塑封體，所述封裝框架具有基島以及設(shè)置于所述基島周圍的引腳部，所述芯片設(shè)置于所述基島上，所述塑封體覆蓋所述芯片以及所述封裝框架，所述引腳部位于所述基島與所述塑封體的邊緣之間，在第一方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于500μm。

3、在一些實(shí)施例中，在所述第一方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于0.8μm，且大于或等于50μm。

4、在一些實(shí)施例中，第二方向與所述第一方向垂直，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于500μm。

5、在一些實(shí)施例中，第二方向與所述第一方向垂直，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于300μm，且小于或等于100μm。

6、在一些實(shí)施例中，所述基島中設(shè)置有至少5個(gè)所述芯片，自所述芯片朝向所述封裝框架的方向上，每?jī)上噜彽乃鲂酒恼队爸g間隔設(shè)置。

7、在一些實(shí)施例中，所述封裝框架還包括打地線區(qū)，所述打地線區(qū)設(shè)置于所述基島中，且所述打地線區(qū)位于所述引腳部與所述芯片之間。

8、在一些實(shí)施例中，所述打地線區(qū)圍繞所述芯片設(shè)置。

9、在一些實(shí)施例中，在所述第一方向上，所述基島與所述塑封體的邊緣之間的距離為等間距距離。

10、在一些實(shí)施例中，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離為等間距距離。

11、在一些實(shí)施例中，所述引腳部包括多個(gè)間隔設(shè)置的管腳。

12、本申請(qǐng)?zhí)峁┮环N半導(dǎo)體器件，包括封裝框架、芯片以及塑封體，封裝框架具有基島以及設(shè)置于基島周圍的引腳部，芯片設(shè)置于基島上，塑封體覆蓋芯片以及封裝框架，引腳部位于基島與塑封體的邊緣之間，在第一方向上，基島與塑封體的邊緣之間的距離至少小于或等于1.32mm。在通過將基島與塑封體的邊緣之間的距離設(shè)置為至少小于或等于1.32mm，通過縮減基島到塑封體的邊緣之間距離以增大基島的面積，充分利用封裝框架的面積，以使得基島中可以放置多個(gè)芯片，提高了半導(dǎo)體器件的空間利用率，降低了半導(dǎo)體器件的生產(chǎn)成本。

技術(shù)特征：

1.一種半導(dǎo)體器件，其特征在于，包括封裝框架、芯片以及塑封體，所述封裝框架具有基島以及設(shè)置于所述基島周圍的引腳部，所述芯片設(shè)置于所述基島上，所述塑封體覆蓋所述芯片以及所述封裝框架，所述引腳部位于所述基島與所述塑封體的邊緣之間，在第一方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于500μm。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第一方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于80μm，且大于或等于50μm。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，第二方向與所述第一方向垂直，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于500μm。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，第二方向與所述第一方向垂直，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離至少小于或等于300μm，且小于或等于100μm。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述基島中設(shè)置有至少5個(gè)所述芯片，自所述芯片朝向所述封裝框架的方向上，每?jī)上噜彽乃鲂酒恼队爸g間隔設(shè)置。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述封裝框架還包括打地線區(qū)，所述打地線區(qū)設(shè)置于所述基島中，且所述打地線區(qū)位于所述引腳部與所述芯片之間。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述打地線區(qū)圍繞所述芯片設(shè)置。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在所述第一方向上，所述基島與所述塑封體的邊緣之間的距離為等間距距離。

9.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，在所述第二方向上，所述基島與所述塑封體的邊緣之間的距離為等間距距離。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述引腳部包括多個(gè)間隔設(shè)置的管腳。

技術(shù)總結(jié)
本申請(qǐng)?zhí)峁┮环N半導(dǎo)體器件，包括封裝框架、芯片以及塑封體，封裝框架具有基島以及設(shè)置于基島周圍的引腳部，芯片設(shè)置于基島上，塑封體覆蓋芯片以及封裝框架，引腳部位于基島與塑封體的邊緣之間，在第一方向上，基島與塑封體的邊緣之間的距離至少小于或等于500μm，以提高半導(dǎo)體器件的空間利用率。

技術(shù)研發(fā)人員：李斌,黃致愷
受保護(hù)的技術(shù)使用者：元能芯科技（深圳）有限公司
技術(shù)研發(fā)日：20240126
技術(shù)公布日：2024/9/19