本技術(shù)涉及芯片封裝領(lǐng)域，尤其涉及一種芯片封裝結(jié)構(gòu)。

背景技術(shù)：

1、電磁干擾對(duì)于大多數(shù)的電子產(chǎn)品或系統(tǒng)而言是一嚴(yán)肅且富有挑戰(zhàn)性的問題。由于電磁干擾常中斷、阻礙、降低或限制電子裝置或整體電路系統(tǒng)的效能表現(xiàn)，因此需要有效的電磁干擾屏蔽，以確保電子裝置或系統(tǒng)的效率與安全操作。一般為了避免電磁干擾，通常于半導(dǎo)體封裝件的外側(cè)面覆蓋一電磁干擾屏蔽層。為了屏蔽層接地，需要額外增設(shè)對(duì)應(yīng)的接地線路至該半導(dǎo)體封裝件或基板的側(cè)面，會(huì)提高制作成本。此外，利用電磁干擾屏蔽層去連接基板側(cè)面的接地線路，基板側(cè)面的接地線路顯露端面是有限的、窄小的，因此與電磁干擾屏蔽層的接觸面積為點(diǎn)狀接合，容易造成接地線路接觸不良而造成電磁屏蔽失敗。

2、因此，如何實(shí)現(xiàn)屏蔽層良好接地，提高封裝件的電磁干擾屏蔽效果，是目前需要解決的問題。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型所要解決的技術(shù)問題是如何實(shí)現(xiàn)屏蔽層良好接地，提高封裝件的電磁干擾屏蔽效果，提供一種芯片封裝結(jié)構(gòu)。

2、為了解決上述問題，本實(shí)用新型提供了一種芯片封裝結(jié)構(gòu)，包括：基板，具有在第一方向上相對(duì)設(shè)置的第一表面和第二表面，至少一焊線窗口在第一方向上貫穿所述基板，所述基板內(nèi)還具有接地線路，且所述接地線路的兩端位于所述基板的第二表面；芯片，具有在所述第一方向上相對(duì)設(shè)置的第三表面和第四表面、以及垂直于所述第三表面及所述第四表面的芯片側(cè)面，所述芯片的第三表面貼裝于所述基板的第一表面，且所述芯片的第三表面的接地焊墊暴露于所述焊線窗口，至少一硅通孔在所述第一方向上貫穿所述芯片，且所述硅通孔連接至所述接地焊墊；接地焊線，經(jīng)過所述焊線窗口分別與所述接地焊墊及所述接地線路的一端連接；塑封體，包覆所述基板的第一表面、所述芯片側(cè)面、所述接地焊線，并填充所述焊線窗口；屏蔽層，至少包覆所述芯片的第四表面以及所述基板的第一表面上方的塑封體，并與所述硅通孔電連接。

3、上述技術(shù)方案通過使用具有焊線窗口的基板和在芯片內(nèi)設(shè)置一貫穿第三表面及第四表面的硅通孔，并通過接地焊線連接至基板的接地線路，使得位于所述芯片第四表面的屏蔽層能夠通過芯片內(nèi)部的硅通孔形成接地，使屏蔽層的接觸面積由點(diǎn)狀結(jié)合變?yōu)槊鏍罱Y(jié)合，極大地增加了屏蔽層接地面積，實(shí)現(xiàn)屏蔽層良好接地，避免接地線路接觸不良而造成的電磁屏蔽失敗，提高封裝結(jié)構(gòu)的電磁干擾屏蔽效果；同時(shí)縮小了封裝厚度，雙面一次塑封且無需基板特殊設(shè)計(jì)線路，工藝簡(jiǎn)單，操作方便。

4、應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本實(shí)用新型。對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為授權(quán)說明書的一部分。

技術(shù)特征：

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，在所述芯片的第四表面設(shè)置有一金屬層，所述金屬層與所述硅通孔接觸，所述屏蔽層與所述金屬層接觸。

3.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述屏蔽層為一層或多層金屬層。

4.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片通過非導(dǎo)電膠貼裝于所述基板的第一表面。

5.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述基板的第二表面還設(shè)置有接地焊球，且所述接地焊球與所述接地線路的另一端電連接。

6.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，

7.根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，多個(gè)所述焊線窗口在所述第一方向上貫穿所述基板，所述焊線窗口進(jìn)一步包括至少一接地窗口及至少一功能窗口；所述接地焊線經(jīng)過所述接地窗口分別與所述接地焊墊及所述接地線路連接，所述功能焊線經(jīng)過所述功能窗口分別與所述功能焊墊及所述功能線路連接。

8.根據(jù)權(quán)利要求1～7任一項(xiàng)所述的芯片封裝結(jié)構(gòu)，其特征在于，所述塑封體還包覆所述芯片的第三表面以及所述基板的部分第二表面并填充所述焊線窗口。

9.根據(jù)權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，所述屏蔽層還包覆所述基板第二表面上覆蓋的塑封體。

10.根據(jù)權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，當(dāng)所述焊線窗口為多個(gè)時(shí)，在所述基板的第二表面，填充相鄰的所述焊線窗口的塑封體之間具有間隔。

11.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，在所述基板的第二表面的邊緣處還設(shè)置有所述塑封體。

技術(shù)總結(jié)
一種芯片封裝結(jié)構(gòu)，包括：基板，有第一方向上相對(duì)設(shè)置的第一、二表面，至少一焊線窗口在第一方向上貫穿基板，基板內(nèi)有接地線路，且其兩端位于基板第二表面；芯片，有第一方向上相對(duì)設(shè)置的第三、第四表面及垂直于第三、第四表面的芯片側(cè)面，芯片第三表面貼裝于基板第一表面，芯片第三表面的接地焊墊暴露于焊線窗口，至少一硅通孔在第一方向上貫穿芯片，硅通孔連接接地焊墊；接地焊線，經(jīng)過焊線窗口分別與接地焊墊及接地線路一端連接；塑封體，包覆基板第一表面、芯片側(cè)面、接地焊線，填充焊線窗口；屏蔽層，至少包覆芯片第四表面及基板第一表面上方的塑封體，與硅通孔電連接。上述技術(shù)方能夠增加屏蔽層接地面積，提高電磁屏蔽干擾效果。

技術(shù)研發(fā)人員：王孫艷
受保護(hù)的技術(shù)使用者：長電科技管理有限公司
技術(shù)研發(fā)日：20240429
技術(shù)公布日：2024/12/10