專利名稱：用于電鈍化集成電路的一種布局的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到用于電鈍化集成電路的一種布置借助于把地線和信號輸出或地線和電源線之間的連結(jié)電容進行鈍化。
當(dāng)大量的快速作用的集成電路，所謂IC-電路被一起連結(jié)到一個單元即計算機或數(shù)據(jù)處理機時，某些煩人的相互干擾就會發(fā)生。例如，儀器的功能一方面受環(huán)境影響干擾，諸如別的計算機，無線電接收機，電視設(shè)備以及另一方面，儀器本身對以上外圍設(shè)備和儀器也有一種干擾，從而產(chǎn)生有誤差的結(jié)果或根本無結(jié)果。這里所提的干擾是一種電磁干擾(EMI)它是幅射的或?qū)w界的(Conducfor-bound)。
除此，問題還不僅表現(xiàn)在干擾上，而且有一個危險，即設(shè)備能發(fā)射出-離設(shè)備有局部范圍能被俘獲到的信號，而該信號是用于不公開的或保密的信息，稱之為信號泄密(revealingsignals)。
所有這些問題在技術(shù)上是眾所周知的。因此周圍環(huán)境可通過用金屬封罩把設(shè)備與這些信號屏蔽起來，並把輸入和輸出信號進行過濾。當(dāng)有關(guān)設(shè)備包括顯示器，可見顯示螢光屏、鍵盤等，這樣的金屬封罩變得非常昂貴，而且很難起作用。進而金屬封罩不能有助于阻止設(shè)備本身的內(nèi)部干擾。為了阻止住內(nèi)部的干擾，標(biāo)準(zhǔn)的做法是在電源和IC電路情況下的電路板的接地端之間加上一個電容。
然而，這種解決法也拖帶著一系列的缺點。例如，該解決法不是特別有效以及不能防止住信號的泄密和電磁干擾(EMI)。進而，在密湊的設(shè)備中，器件要求占有大多的空間。
另外一些解決法，在文獻中已詳盡地闡述安設(shè)在IC-電路的上部或下部，加用鐵氧體過濾器，鐵氧體片，多層電路板和平面電容。更深一步的可能性是在IC-電路上面密集排列地安裝-或多個電容。然而，該解決法也是無效的。
對于有效地使用沒有已知的解法是非常有效或足夠簡單，特別是用于現(xiàn)有的設(shè)備上。
因此，本發(fā)明的目的是提供一個簡單的，便宜的和有效的解決法，以解決IC-電路的電鈍化問題。
根據(jù)本發(fā)明，該目的的達到是通過用一個金屬薄片在這種IC-電路的上表面或下表面的至少是主要部份加以覆蓋，該金屬薄片是把電路的接地點利用一短導(dǎo)體連伸到薄片的邊緣，並把輸出信號或電路的電源經(jīng)過一個鈍化電容也連結(jié)到薄片上。這種鈍化體是很容易地構(gòu)成的。該金屬薄片，其有利點是可用膠粘到IC-電路的一側(cè)，即邊緣表面的平面上，將該端自粘結(jié)起來。鈍化電容的連接成為有高的可行性並很容易進行，特別是當(dāng)組成電容片子中的一個或多個焊接在信號輸出或電源一面和連接于薄片邊緣的一側(cè)面之間的時候。
根據(jù)本發(fā)明集成電路的鈍化是取決于有效鈍化的所有準(zhǔn)則來完成的，諸如具有短的和寬的電源連體以達到低的串連電感，電源電壓，小尺寸下(小范圍，短長度)所采用表面的信號電壓，最小可能的線圈區(qū)域，低電容損失，以及接地表面的低電阻抗。由本發(fā)明所產(chǎn)生的效應(yīng)在實踐中能得以證實適宜于與實驗進行比較，正如下面的說明中所列舉的那樣。
本發(fā)明將結(jié)合附圖更詳盡地加以敘述，該附圖以圖例演算出本發(fā)明布局的例證實施方案以及用有關(guān)的結(jié)果曲線的試驗裝置，更詳細(xì)地是

圖1是根據(jù)本發(fā)明的IC-電路的一個透視圖。
圖2是試驗裝置的輪廓示圖。
圖3是被試驗的IC-電路與連結(jié)點的電路圖。
圖4、5、6和7示出了試驗中所得到的曲線。
在圖1的所示的實施例中，IC-電路形成在一個通常的拉長了的容器1中，而容器1是銅箔2的薄片牢固地膠粘到其上表面。容器的連結(jié)腿是沿該容器的兩個長邊側(cè)排列，這里的腿3是接地的，而腿4是一輸出端。電壓電源腿5被布設(shè)在容器的看不見的一側(cè)。接地腿3是利用一非常短的牢實的焊接導(dǎo)體6連結(jié)到薄片2的邊緣，而輸出腿4是通過一牢實的焊接鉗夾電容7連結(jié)到上述薄片的邊緣。電壓電源腿5是通過一鉗夾電容8連結(jié)到薄片的邊緣。
在圖2中所示的IC容器是設(shè)在屏蔽室10中。容器1連結(jié)到信號發(fā)生器11上。在屏蔽室中還設(shè)置一雙凹面天線12(bicocave-anfenna)，該天線是連結(jié)到-天線放大器13，譜線分析器14和打印機15。
圖3所示的IC-電路1中有5個做記號的點從A到E，其中A和E表示電路板連結(jié)到容器1的點而點B、C、D是直接設(shè)接在容器的腿上。
下面的測量是在A和E之中耦合-電容為150nF的電容器的情況下進行的。
1.不采用附加的措施，相應(yīng)于在計算機中正常的情況，例如最大的(maxEMI-level)電磁干擾水平為56dB。(圖4)
2.在BoD之間為100nF+4.7nF最大電磁干擾水平為34dB在CoD之間為47nF+4.7nF(圖5)3.當(dāng)2+鐵氧體平板，最大電磁干擾水平為28dB(圖6)4.在BoD之間為片狀電容100nF最大電磁干擾水平為13dB，在COD之間的片狀電容為47nF。而且根據(jù)本敘述裝設(shè)著銅箔(圖7)從圖4-6和7將可以看到，根據(jù)通常布置的上面的1-3和由4所代表的本發(fā)明的布置之間有著相當(dāng)?shù)牟顒e。
權(quán)利要求
1.利用布設(shè)在接地/信號輸出和/或接地/電源導(dǎo)體之間的鈍化電容方法的電鈍化集成電路(1)的布置，其特征在于至少是這樣的集成電路(1)的上表面或底表面的主要部分是用金屬薄片(2)所覆蓋，該薄片是將電路的接地(3)通過一短的導(dǎo)體(6)連接到薄片(2)的邊緣，並經(jīng)過也連接到薄片邊緣的鈍化電容(7、8)，將接地連結(jié)到電路的信號輸出(4)和/或電源導(dǎo)體上。
2.根據(jù)權(quán)利要求1的布置，其特征在于一個或多個鈍化電容是焊接在各自信號輸出(4)或電源導(dǎo)體(5)為一方和在薄片邊緣的連結(jié)點為另一方之間的片狀電容(7、8)。
3.根據(jù)權(quán)項要求1或2的布置，其特征在于用金屬薄片(2)把集成電路(1)的一側(cè)膠粘到與上述側(cè)面齊平的邊緣上。
全文摘要
本發(fā)明涉及到利用鈍化電容以電鈍化IC-電路的一種布置。根據(jù)本發(fā)明，獲得了一個特別簡單和有效的對電路的電鈍化，用安裝，如膠粘一種金屬薄片(2)在電路上。通過一短的導(dǎo)體把電路的接地(3)連結(jié)到薄片的邊緣，并把信號輸出(4)和電源導(dǎo)體(5)通過各自的焊接夾鉗電容(7、8)直接連結(jié)到薄片的邊緣。
文檔編號H01L23/58GK1032470SQ8810912
公開日1989年4月19日 申請日期1988年10月8日 優(yōu)先權(quán)日1987年10月9日
發(fā)明者弗林曼·阿夫 申請人:卡姆斯事業(yè)公司