專利名稱：位層積兼容的輸入/輸出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與數(shù)據(jù)處理系統(tǒng)集成電路有關(guān)，更具體地說，與含有輸入/輸出電路元件的集成電路有關(guān)。
數(shù)據(jù)處理系統(tǒng)含有的電子部件通常是裝備在硅芯片上的集成電路中。這些集成電路中含有為實現(xiàn)電路功能所需的三極管、電阻和電容元件。這些電路元件在硅芯片上的放置或排列對于在集成電路上實現(xiàn)高密度電路排列是極端重要的。由于正是輸入/輸出電路提供了“外部邊界”與內(nèi)部集成電路芯片功能之間的接口，所以輸入/輸出電路對集成電路的設(shè)計提出了特殊的問題。
裝配輸入/輸出電路的一種典型的已有工藝過程被稱作“保留單元法(reserve cell approach)”?！氨Ａ魡卧ā钡膶嵗娪诿绹鴮＠?，731，643號及美國專利4，746，966號。根據(jù)這種保留單元技術(shù)，在集成電路片上的指定區(qū)域被留給輸入/輸出電路。典型情況是這些區(qū)域(或者稱作單元被放在電路芯片的周邊，因為傳統(tǒng)上輸入/輸出電路與外部電路的連接部都放在集成電路片的邊緣。這些區(qū)域?qū)τ趯崿F(xiàn)最大預(yù)期功能的輸入/輸出電路是足夠的，包括驅(qū)動、接收、工作負載(pull-up)以及其他電路功能(每一個區(qū)域都可供最大設(shè)備尺寸所用)。這些保留區(qū)域保留單元的數(shù)目即確定了半導(dǎo)體芯片設(shè)計所允許的輸入/輸出電路的最大數(shù)量。典型情況是，提供一組彼此兼容的電路配置，它們完成所需要的每一項基本輸入/輸出功能，例如驅(qū)動功能、接收功能、等等。然后設(shè)計者將在這些基本配置當(dāng)中進行選擇，以構(gòu)成所需要的總體功能。這些組成部分被放置在給定的輸入/輸出單元內(nèi)的預(yù)定位置上。采用這種方法的生產(chǎn)能力通常是極高的，因為每一個基本功能只需設(shè)值一次。然而，由于多種原因使生成的集成電路設(shè)計的密度很差。首先，在預(yù)期最壞可能的相鄰電路配置情況下，必須使輸入/輸出單元彼此分隔開。第二，必須在這些單元中保留出特定的空間供每種基本輸入/輸出功能的最大預(yù)期樣品占用。第三，任何沒有使用的輸入/輸出單元空間不能轉(zhuǎn)讓給內(nèi)部功能電路，因為它是被分隔成碎片的，所以難于有效地放置和連線。第四，輸入/輸出電路配置通常與組裝聯(lián)接節(jié)(package connection pitch)(或輸出管腳焊接點聯(lián)接端(output pin pad connections)相聯(lián)。這些輸入/輸出聯(lián)接端的限制通常對輸入/輸出電路的密度設(shè)置了極限。
集成電路輸入/輸出電路設(shè)計的第二種傳統(tǒng)途徑是所謂“集成功能(integrated function)”法。集成功能法實際上是一種完成按具體需要進行設(shè)計的一種方法(full custon design method)，換句話說，沒有為輸入/輸出電路留下特定區(qū)域。傳統(tǒng)上，輸入/輸出電路總是出現(xiàn)在集成電路芯片的周邊。這又是因為輸入/輸出電路提供了與“外部邊界”的接口，這意味著輸入/輸出電路直接與芯片周邊的焊接點聯(lián)接端(pad connections)相聯(lián)。按照這種方法，對輸入/輸出基本功能的每一種組合都要完成一個完全的配置。例如，如果一種功能有兩個驅(qū)動器類、兩個接收器類、以及一個工作負載電阻(pull-up load resistance)，那么就會需要3×3×2次(即18次)配置。如果希望有多種構(gòu)成因素(form factors)，則配置數(shù)目還會加倍。例如，一種構(gòu)成因素可以是下列各項中的任何一項(1)高薄配置，(2)方形配置，(3)L形配置，(d)兩種配置每一種配置對應(yīng)于連線網(wǎng)格的一種取向。其最終結(jié)果可能是使每一個輸入/輸出電路都成為一種特制的配置(custom layout)。這種方法能使集成電路設(shè)計得很微密，但這種方法浪費勞動力。
上面提到的保留單元法所存在的兩個保留空間問題都被集成功能法排除掉了，因為這里沒有輸入/輸出單元要保留沒用的區(qū)域。然而，可以達到的密度仍受到限制，因為考慮到可能的電路干擾(配置干擾)，一個輸入/輸出電路的各組成電路仍必須與其他輸入/輸出電路的組成電路分開。與外界相聯(lián)的一個彌散區(qū)(diffusion region)必須與任意類型的另一個彌散區(qū)遠遠分開，可能要在中間插入一個或兩個保護環(huán)。在一個電路內(nèi)部的組裝是按規(guī)定制的，但彼此相鄰組裝的不同功能可能會造成“構(gòu)成因素(form factor)”的矛盾，這也使總密度受到損失。
開發(fā)的集成電路配置的另一類技術(shù)，稱作“位層積配置(bit stack layout)”。根據(jù)位層積配置原理，電路的位置是由那些電路的連線所限定的。傳統(tǒng)上，在位層積結(jié)構(gòu)的半導(dǎo)體設(shè)備中的集成輸入/輸出電路位于芯片的周邊。在小尺度集成電路設(shè)計中這不成問題，因為芯片邊緣與芯片上任何其他電路都相距不遠。然而，在甚大規(guī)律集成電路(VLSI)中，芯片邊緣與芯片內(nèi)部是處完全不同的位置。然而，輸入/輸出功能仍是放在芯片邊緣，這是因為(1)輸入/輸出電路靠近集成電路組件聯(lián)接焊接點(package connection pads)，(2)饋給輸入/輸出電路的總線包括通常位于邊緣的供電總線，因為它們不必通過內(nèi)部電路來饋送，(3)在互補MOS(金屬氧化物半導(dǎo)體)集成電路中。存在一種稱作“鎖住(latch up)”的寄生效應(yīng)，為了使內(nèi)部芯片避免“鎖住”，便將輸入/輸出電路(由于和外部環(huán)境的相互聯(lián)接引起輸入電壓的變化，使輸入/輸出電路更易于發(fā)生鎖住)分開放置并用保護環(huán)使它們與內(nèi)部電路絕緣，這也使得要把它們放在邊緣，(4)輸入/輸出電路是大型電路，而傳統(tǒng)的組合設(shè)計規(guī)定小型電路放在一起以減小連線尺寸并將大型電路放在其他地方。
美國專利4，006，492號是位層積結(jié)構(gòu)的一例，題為“高密度半導(dǎo)體芯片組合”。這一專利以實例說明了一種半導(dǎo)體芯片配置方法，它為一組邏輯單元(cells)提供了一種按列排列的方式。另一個實例是美國專利3，999，214號，題為“可連(電)線的平面型(Wirable planar)集成電路結(jié)構(gòu)”，它顯示出電路功能安排在各單元中，而這些單元被安排成單元正交陳列，它們基本上沿兩個正交方向相互平行。另一個實例是美國專利3，798，606號，該專利提出一種基片(substrate)，它為若干單片電路模塊提供相互電連接的通道，而每一個電路模塊伴隨有由內(nèi)部電路進行數(shù)據(jù)處理的單獨的數(shù)據(jù)位(distinct bits)。再一個例子是美國專利3，968，478號，題為“MSO接口電路的芯片拓撲結(jié)構(gòu)(topography)”。這一專利提出外國輸入/輸出電路的部分定制配置(partid custom layout)，而同時說明了采用位層積方法進行內(nèi)部電路設(shè)計。日本專利申請58-137229號題為“半導(dǎo)體裝置”(摘要)，它舉例說明一種電路配置，給出一種聯(lián)線最佳化技術(shù)，提出將輸入/輸出電路單獨放置。
最后，歐洲專利申請0052828號舉例說明了內(nèi)部電路按位層積結(jié)構(gòu)配置，但也表示出了輸入/輸出電路安排成沿芯片周邊位置的保留單元。
上述位層積結(jié)構(gòu)實例一致提出，將輸入/輸出電路作為非集成電路部件來配置，而且在集的電路周邊區(qū)域為它們提供位置。而本發(fā)明的目的是提供一種集成輸入/輸出電路配置方法，它增大了集成輸入/輸出電路在整個集成電路芯片配置中的密度。
本發(fā)明提供了放置輸入/輸出電路部件(Components)的一種方法。這些部件被放置在一個半導(dǎo)體基片上。該半導(dǎo)體基片還包括輸入/輸電路以外的其他電路。為處理含有多個位的數(shù)據(jù)字內(nèi)的每一個單個位信息，都各自提供了一個輸入/輸出電路。該方法包含的步驟是(1)將每個輸入/輸出電路分成若干組，每一組含有相似的功能子部件(subcomponent);(2)將每個輸入輸出電路的子部件構(gòu)成一垂直縱列(Column)，并將這些子部件連接起來以實現(xiàn)其功能;(3)將所述各列相鄰排列，形成一組縱列，使其相似的子部件直接彼此相鄰，構(gòu)成所述相似子部件的行(row)組;(4)必要時在子部件行組周圍構(gòu)成保護環(huán)。
本發(fā)明還提供了一組輸入/輸出電路。這組電路被放置在一個集成電路基片上，該基片上還包含有輸入/輸出電路以外的其他電路。輸入/輸出電路組包含有多個垂直到電路部件(Component)，其中每一垂直列用于處理一組二進位(bit)中單個信息位所需的全部輸入/輸出電路部件，而橫穿這一組垂直列的各行(row)含有所述輸入/輸出電路中的相似裝置(device)，而且至少一個保護環(huán)含有這種部件行組中的至少一行。
通過下面參考附圖描述本發(fā)明的最佳實施例，將會更好地理解本發(fā)明的上述目的及其他目的、特性及其優(yōu)點。


圖1A是驅(qū)動器電路示意圖;
圖1B是接收器電路示意圖;
圖2是對于圖1A和圖1B所示3個驅(qū)動器和接收器電路采用常規(guī)配置方法得到的配置圖;
圖3是表示用于電路裝置配置的本發(fā)明方法的流程圖;
圖4說明對相同部件進行分組的步驟;
圖5說明將每個部件伸直成子部件垂直串(string)的步驟;
圖6說明將各子部件串排成水平行(row)的步驟;
圖7說明了將子部件水平組合(packing)在一起去重迭串邊緣的兩個步驟，以及將各行切割成方便長度的宏電路(macro circuit)的步驟;
圖8說明增加保護環(huán)的步驟;
圖9說明使用本發(fā)明的一個實際配置。
本發(fā)明涉及輸入/輸出電路在一個半導(dǎo)體裝置中的配置。如前面所討論的那樣，本發(fā)明的目標(biāo)是提供一種方法，使得在半導(dǎo)體裝置表面上為輸入/輸出電路所需的表面面積達到極小。I/O(輸入/輸出)電路(1)提供緩存/放大以驅(qū)動芯片外(off-chip)部件;(2)提供對內(nèi)部電路的保護;(3)調(diào)整輸入信號以產(chǎn)生合適的電平去驅(qū)動內(nèi)部電路;(4)將外部邊界與芯片隔離，以實現(xiàn)芯片內(nèi)的測試。應(yīng)該理解，為了適當(dāng)?shù)乩帽景l(fā)明，被制作的集成電路應(yīng)含有多個輸入/輸出電路。此外，本發(fā)明對于大量電路被集成于單個本導(dǎo)體基片上的情況將顯示出最大的優(yōu)越性。
圖1A和圖1B表示出輸入/輸出電路的兩個部分。應(yīng)該理解的是，在一個集成電路芯片的配置當(dāng)中必需提供多個這類輸入/輸出電路。在圖1A和1B中的具體電路只是提供來作為舉例，而應(yīng)用于這些電路的同樣方法也可以應(yīng)用于其他輸入/輸出電路。在圖1A中，驅(qū)動器控制電路8由二個與非(NAND)門10和14組成，它們聯(lián)接到一個禁止輸入端5和一個數(shù)據(jù)輸入端7。再有，禁止輸入端5與反相器12相聯(lián)，反相器12又與非(NAND)門14輸入端相聯(lián)。與非門10的輸出驅(qū)動一個P通道裝置16。與非門14的輸出驅(qū)動一個N通道裝置18。P通道是16與Vdd及輸出端19相聯(lián)，輸出19將從集成電路本身提供給一個墊片(pad)或輸出管腳(pin)。類似地，N通道裝置19聯(lián)在地和輸出端19之間。P通道裝置16是一個P通道場效應(yīng)三極管。類似地，裝置10是一個N通道場效應(yīng)三極管。
圖1B是被制作的輸入/輸出電路的另一部分。在圖1A中提供輸出信號的焊接點(pad)也與圖1B中的電路相聯(lián)。在線19上的信號被提供給接收器電路20，接收器電路20在線21上給出一個輸出向半導(dǎo)體裝置內(nèi)部電路。同樣，線19與兩個二極管22和24相聯(lián)。二極管22又與Vdd相聯(lián)，而二極管24與地相聯(lián)。二極管22和24提供了對接收器20的靜電放電保護。圖1A和圖1B中的電路被制作在一起，提供出一個雙向輸入/輸出電路。如上文所討論的那樣，使用了多個這類電路，以便為集成電路芯片提供輸入/輸出數(shù)據(jù)流。
由三個如圖1所示的這類輸入/輸出電路的傳統(tǒng)配置方式示于圖2。這三個輸入/輸出電路的配置是根據(jù)已有技術(shù)來設(shè)計的。典型的輸入/輸出電路將被裝配在芯片邊緣26，它含有二個靜電放電二極管22和24，其配置如圖所示。再有，P通道裝置16的放置如圖所示，它包含有二個保護環(huán)15和13。在P通道裝置16的臨近處是N通道裝置18，它包括保護環(huán)17?？拷麼通道裝置18的是接收器20。在接收器20的另一側(cè)放有驅(qū)動控制8。這些裝置將于一個金屬層(未畫出)相互聯(lián)接。然而，如圖所示的類似的輸入/輸出電路可以類似的形式(fashion)配置。
圖3表示本發(fā)明的用于在一塊集成電路半導(dǎo)體裝置上提供多個輸入/輸出電路的一種更有效的配置方法。在步驟50，總輸入/輸出電路被分成若干部件。在輸入/輸出電路中有三個基本部件輸出控制驅(qū)動電路(OCD)，靜電放電保護電路(ESD)以及接收器電路(RCV)。在步驟52，相同部件被分在一組。換句話說，所有驅(qū)動器電路放在一組(如果存在兩個明顯不同的驅(qū)動器類型，則應(yīng)構(gòu)成兩個驅(qū)動器組)，所有ECD電路放在一組，所有接收器放在一組然后分別處理每一組部件。例如，如圖4所示，驅(qū)動器電路、接收器電路及ESD保護電路被組合在一起。需要說明的是圖4所示的這些配置與用現(xiàn)有技術(shù)的由圖2所示部件相似。然而各部件彼此相對位置現(xiàn)已改變了。
然后，以驅(qū)動器電路為例，在步驟54，相似部件又伸直成子部件的垂直串。圖5中給出驅(qū)動器電路這樣相似的舉例，這里驅(qū)動器電路14被放在N通道裝置18的頂上，后者又放在P通道裝置16的頂上，而裝置16又放在驅(qū)動控制電路10的頂上。
在步驟56(圖3)，將這些電路水平組裝，使它們的串邊緣重迭。這示于圖7。再有，在步驟60(圖3)，各行被切成有方便長度的宏電路(macros)。換句話說，一旦水平組裝起來相似的裝置隨后便被切成被復(fù)制的宏裝置(macro devices)。這兩步都示于圖7。圖中給出水平組裝以使邊緣重迭，這里是把N通道裝置18的單個保護環(huán)拿掉以后的情況，并把N通道裝置18直接與N通道裝置18′以及其他N通道是相鄰放置，如圖所示。這兩個N通道裝置能放置得彼此靠近，因為二者的配置規(guī)則完全相同，而且對二者的抗閉鎖(anti-latch-up)約束也相似(去掉中間環(huán)可以允許處于閉鎖狀態(tài)的一個驅(qū)動器去取用和它在一起的第二個，但即使是一個驅(qū)動器處于閉鎖狀態(tài)也是致命的問題)。然后，由一個保護環(huán)122包圍所有這些裝置(圖7中所示為4個)。類似地，P通道裝置16及16′也彼此鄰近放置，然后，用二個保護環(huán)108及120包圍所有這些裝置，這與現(xiàn)有技術(shù)所講的用單獨保護環(huán)對來包圍的作法相反。驅(qū)動控制電路14和14′也彼此靠近放置，如行100和102所示，因為它們二者的配置規(guī)則也完全相同。在該實施例中，這就是包括二極管12(未畫出)的驅(qū)動控制與非門14。類似地，驅(qū)動控制與非門10將放在P通道輸出裝置16鄰近，如圖所示。
步驟62(圖3)在必要時對子部件行提供增加的保護環(huán)。在實踐中保護環(huán)將制成通用的，并按圖8所示來提供?，F(xiàn)在，保護環(huán)122(圖7)變?yōu)楸Ｗo環(huán)104，它延伸到驅(qū)動控制部分100和102這是用于N通道裝置18(代表與非門14和二極管，以及反相器12)。保護環(huán)104與保護環(huán)106相同，它包圍P通道裝置(如P通道裝置16)，并在由區(qū)域130和132組成的非門10驅(qū)動控制部分中提供隔離。將圖7，特別是圖6，中的保護環(huán)122、120和108與圖8中的保護環(huán)結(jié)構(gòu)104、106和108相比較，可以明顯看出，通過使用保護環(huán)，已實現(xiàn)了相當(dāng)大地空間節(jié)省。
然后，在步驟86，這宏部件用于制作所需數(shù)量的輸入/輸出電路。對接收器電路，步驟64、66、68、70及72與驅(qū)動器電路的步驟54、56、58、60及62完全相同。所以這些就不再討論了。
對于靜電放電裝置(ESD)保護，步驟74確定是否其他部件是自保護的。如果這些其他部件是自保護的(例如利用內(nèi)部接線端子(clamps))，那么根據(jù)步驟88的方法刪掉所有的外部靜電放電保護裝置。然而，如果接收器和驅(qū)動器不是自保護的，那么根據(jù)步驟76的方法，這些部件被伸直成子部件垂直串，所采用的方式與步驟54對驅(qū)動器電路采用的方式相似。類似地，步驟78、80、82及84與用于驅(qū)動器電路的步驟56、58、60及62完全相同，將不再討論。驅(qū)動器電路的部件(elements)不需要單獨的靜電放電保護，因為這些部件包含有寄生三極管自保護機制(見這里引入作為參考文獻的AT9-90-006)。
圖9是對于一組OCD采用圖3所示方法得到的實際配置圖。需要指出的是，該配置表示P通道輸出裝置16帶有N+散射保護環(huán)108以及N-阱(well)保護環(huán)104和106。類似地，所示控制驅(qū)動電路100和102有保護環(huán)104。還表示出N通道裝置18及P通道裝置16。在圖9下部顯示出P通道控制電路130和132。
通過采用本方法，可以將集成電路配置好，它包括由相似制作過程得到的裝置所組成的宏裝置，這些宏裝置組裝在一起并共用保護環(huán)。再有，具相反特性的裝置可以相鄰放置并共用保護環(huán)。通過采用本方法，所得到的輸入/輸出裝置拓撲結(jié)構(gòu)將使電路按位平行方式排列，其相似電路部件水平相鄰。
盡管已經(jīng)參考所列舉的實施例描述了本發(fā)明，但這種描述不應(yīng)被認(rèn)為是對本發(fā)明的一種限制。對于熟悉本領(lǐng)域的人而言，參考本文的描述對本發(fā)明所描述的實施例及其他實施例做各種修正顯然是可以做到的。所以這些都屬于本發(fā)明的權(quán)利要求所限定的本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.將一組輸入/輸出電路部件配置在半導(dǎo)體基片上的一種方法在該半導(dǎo)體基片上還包含有所述輸入/輸出電路以外的其他電路，每個輸入/輸出電路用于處理一個多位組中的單個一位，所述方法的特征在于下列步驟(1)將每個輸入/輸出電路分成含有相似功能的子部件小組；(2)對每個輸入/輸出電路構(gòu)成子部件的垂直列，并將所述子部件相聯(lián)以實現(xiàn)所述功能；(3)將所述各列相鄰放置，形成一組垂直列，其相似子部件彼此直接相鄰構(gòu)成所述相似子部件的行組；以及(4)必要時在所述子部件行組周圍構(gòu)成保護環(huán)。
2.根據(jù)權(quán)利要求1的方法，其特征在于步驟(1)包括將所述子部件分成驅(qū)動器、接收器或靜電放電保護三個功能子部件組。
3.根據(jù)權(quán)利要求1的方法，其特征在于步驟(2)包括將所述子部件放置在其他各列中的相似子部件的位置相似的位置上。
4.根據(jù)權(quán)利要求1的方法，其特征在于步驟(3)包括將所述相似子部件靠近放置形成所述行組。
5.根據(jù)權(quán)利要求1的方法，其特征在于步驟(4)包括在適當(dāng)?shù)牡胤綄⒈Ｗo環(huán)組合在一起。
6.根據(jù)權(quán)利要求4的方法，其特征在于步驟(3)還包括根據(jù)二進制位組中各輸入/輸出電路位的相對位置來放置所述的每一列。
7.根據(jù)權(quán)利要求2的方法，其特征在于下述步驟確定是否需要靜電放電保護電路，如果不需要，則將靜電放電保護電路去掉。
8.將所有輸入/輸出電路部件配置在半導(dǎo)體基片上的一種方法，在該半導(dǎo)體基片上還包含有所述輸入/輸出電路以外的其他電路，每個輸入/輸出電路用于處理一個多位組中的單個一位，所述方法的特征在于下列步驟(1)將輸入/輸出子部件電路部件與所述其他電路的部件分開;(2)將每個輸入/輸出電路分成部件組，這里每組含有多個相互聯(lián)接的子部件以實現(xiàn)一種功能;(3)對每個輸入/輸出電路構(gòu)成子部件垂直到分段(portions)，并將所述子部件聯(lián)接以實現(xiàn)所述功能;(4)將所述垂直到分散彼此垂直相鄰放置并將所述列分段相互聯(lián)接，從而對每一位構(gòu)成一個輸入/輸出電路列;(5)將所述各垂直列相鄰放置形成一組列，使其相似子部件直接彼此相鄰，形成所述相似子部件的行組;以及(6)必要時在所述子部件行組周圍構(gòu)成保護環(huán)。
9.根據(jù)權(quán)利要求8的方法，其特征在于步驟(2)包括將所述子部件分成驅(qū)動器、接收器或靜電放電保護功能部件組。
10.根據(jù)權(quán)利要求8的方法，其特征在于步驟(3)包括所述子部件放置在與其他各列中的相似子部件的位置相似的位置上。
11.根據(jù)權(quán)利要求8的方法，其特征在于步驟(5)包括將所述相似子部件靠近放置，構(gòu)成所述行組。
12.根據(jù)權(quán)利要求8的方法，其特征在于步驟(6)包括將適當(dāng)位置的保護環(huán)組合在一起。
13.根據(jù)權(quán)利要求11的方法，其特征在于步驟(5)還包括根據(jù)二進位組中各輸入/輸出電路位的相對位置來放置所述的每一列。
14.根據(jù)權(quán)利要求9的方法，其特征在于步驟(2)包括一個步驟來確定是否需要靜電放電保護電路，如果不需要，則將所有靜電放電保護電路去掉。
15.在一個含有其他電路的集成電路半導(dǎo)體基片上的一組輸入/輸出電路，所述輸入/輸出電路的特征在于一組電路部件列，每一列代表處理一組二進位中一個單位所需全部輸入/輸出部件;橫穿所述列的一組行，每行含有所述輸入/輸出電路中的相似裝置;以及至少一個保護環(huán)，包含所述一組行中的至少一行。
16.根據(jù)權(quán)利要求15的一組輸入/輸出電路，其特征在于放置一個靜電放電保護電路，對一整行裝置提供保護。
全文摘要
本發(fā)明提供了一種在半導(dǎo)體基片上放置輸入/輸出電路部件的方法。該半導(dǎo)體基片還含有輸入/輸出電路以外的其他電路，該方法包括的步驟是(1)將每個輸入/輸出電路分成含有相似功能子部件的若干組；(2)對每個輸入/輸出電路構(gòu)成子部件垂直列并將這些子部件相聯(lián)以實現(xiàn)其功能；(3)將所述各列相鄰放置，形成一組垂直列，其相似子部件直接彼此相鄰，形成所述子部件的行組；以及(4)必要時在子部件行組周圍構(gòu)成保護環(huán)。
文檔編號H01L27/092GK1053863SQ9011019
公開日1991年8月14日 申請日期1990年12月27日 優(yōu)先權(quán)日1990年1月29日
發(fā)明者羅伯特·保爾·馬斯雷德, 帕索苔姆·瑞克姆·培苔爾 申請人:國際商業(yè)機器公司