專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及有橫向DMOST(LDMOST)的里瑟夫(RESURF)型半導體器件，該器件包括基本上為第一導電類型的半導體本體和毗連表面的一表面區(qū)，表面區(qū)具有與第一導電類型相反的第二導電類型，并與遠離表面一側的半導體本體形成pn結;該LDMOST包括一背柵區(qū)，以第一導電型的表面區(qū)形式設置在表面區(qū)域，源區(qū)以第二導電型表面區(qū)形式設在背柵區(qū)內，而源區(qū)和背柵區(qū)側面之間限定了溝道區(qū)，以及漏區(qū)，則以第二導電型的表面區(qū)形式距背柵區(qū)一段距離;另一方面，在背柵和漏區(qū)之間所毗連的表面，設置許多第一導電型的擊穿電壓增高區(qū)。
從“AVersatile700-1200-VICProcessforAnalogandSwitchingApplications”(IEEETrans.onElectronDevices，Vol.38，no.7，July1991，pp.1582-1589)一文，可以了解篇首陳述的那種器件的情況，該器件尤其適合于高壓開關元件。在公知的器件中，n-溝道LDMOST位于表面區(qū)域內。該表面區(qū)域是由P-型半導體襯底構成的半導體本體上，n-型外延層形成的，其表面區(qū)域為從表面延伸到襯底的P-型隔離區(qū)所橫向界定。而P-型背柵與n-型源及漏區(qū)都設在表面區(qū)。柵氧化層位于背柵之上的表面上。在源區(qū)、背柵區(qū)及柵氧化層之上，制作電導體，以形成源/背柵連線與柵電極。源和背柵區(qū)是短路的。此外，為漏區(qū)設置一電導體作為漏極的連線，所謂里瑟夫原理，是用作描繪適合于高壓用的半導體器件，也就是，按每單位面積的原子數(shù)計，表面區(qū)的凈摻雜是如此之低，以致當把一個電壓加到第一pn結上時，擊穿發(fā)生之前，該表面區(qū)至少局部在整個厚度范圍出現(xiàn)載流子耗盡。里瑟夫凈摻雜目標值約為1×1012原子/cm2。在所熟悉的半導體器件中，多個擊穿電壓增高區(qū)都制作在背柵與漏區(qū)之間。該擊穿電壓增高區(qū)保證了表面區(qū)不僅來自襯底與外延層之間的第1pn結加電壓的耗盡，而且在高電壓加到漏極連線的情況下，也來自擊穿電壓增高區(qū)與外延層之間的pn結。該外延層是這樣從幾個側面被耗盡的，甚至當表面區(qū)的摻雜濃度高于約1×1012原子/cm2，例如大約1.5×1012原子/cm2，也能滿足里瑟夫條件;在襯底與背柵間發(fā)生雪崩擊穿之前，該外延層就被完全耗盡載流子。此時，表面區(qū)內該擊穿電壓增高區(qū)展寬了電場，使得不可能出現(xiàn)局部高電場。
溝道區(qū)位于柵氧化層底下的表面。來自溝道區(qū)的載流子必須在擊穿電壓增高區(qū)以下穿過所謂漂移區(qū)才到達漏區(qū)?？拷硸艆^(qū)配置的一個擊穿電壓增高區(qū)會截斷來自溝道區(qū)的載流子。這就是為什么在LDMOST中，背柵與漏之間毗連表面的區(qū)域和背柵區(qū)仍無擊穿電壓增高區(qū)。當一個n-溝道LDMOST其漏區(qū)的電壓升高關斷LDMOST后，擊穿電壓增高區(qū)會隨著漏區(qū)有關的電壓，直到穿通背柵與表面區(qū)間的pn結充電，使該擊穿電壓增高區(qū)變負，并使該區(qū)至少部分耗盡?？墒?，在開通LDMOST后，漏電壓下降時，該擊穿電壓增高區(qū)則不能通過截止的pn結放電，因而保持帶負電一段時間，這個時間隨LDMOST的高導通電阻(即漏源間的電阻)而定，因為背柵與漏區(qū)之間的表面區(qū)部分，而所謂的漂移區(qū)，維持著局部耗盡的緣故。這樣的高導通電阻維持著來自背柵與表面區(qū)之間的pn結的空穴，直到例如通過漏電或穿通為止。
本發(fā)明的目的，在于提供一種LDMOST，該LDMOST接通時，絕不呈現(xiàn)或基本上決不會增加導通電阻。
根據(jù)本發(fā)明，為此目的，本器件的特征在于，至少形成一個背柵區(qū)和第1擊穿電壓增高區(qū)的區(qū)域，而第1擊穿電壓增高區(qū)緊靠背柵區(qū)，設置至少一個伸向另一個區(qū)的凸出部，在該凸出部的區(qū)域，這個區(qū)與另一個區(qū)之間的距離要小于毗鄰這個區(qū)的部分。
所熟悉的半導體器件中，第1擊穿電壓增高區(qū)離背柵區(qū)有一比較大的距離，以致阻斷不了來自溝道區(qū)的載流子。按照本發(fā)明，背柵區(qū)與第1擊穿電壓增高區(qū)間的距離在凸出部處，局部地減小了。由于距離較小，就更容易供給或消除電荷。例如，在這種情況下，n-溝道LDMOST被接通之后，漏電壓下降，那末，就通過凸出部給第1擊穿電壓增高區(qū)提供空穴，使第1區(qū)的電位能很迅速地升高。因為背柵區(qū)與第1擊穿電壓增高區(qū)的距離在凸出部以外比凸出部大，載流子可以通過凸出部能夠從溝道區(qū)移向漏區(qū)。其他的各個擊穿電壓增高區(qū)是這樣的緊挨在一起，即可以很容易地將電荷從第1區(qū)傳送到別的區(qū)，因此，這些區(qū)域的電位也能迅速自行調整。
第一個實施例，適用于擊穿電壓比速度更重要的應用范圍，其特征在于，凸出部由一表面插入部與另一個區(qū)分開，在凸出部區(qū)域的各區(qū)之間的距離是如此之小，以致可以通過穿通來傳輸電荷。就其電位來說，第1區(qū)不固定連到背柵區(qū)，但是，該區(qū)能自身調整到自己所特有的電位，使電場能較好地展寬，不過，也要能借助穿通，與第1區(qū)容易交換電荷。最好，該凸出部區(qū)域處的距離小于5μm。所給出的這個距離，穿通發(fā)生的電壓小于2V。
在第二個實施例中，能實現(xiàn)最佳速度，凸出部則與另一個區(qū)連接。因而，至少時常，第1擊穿電壓增高區(qū)不再是浮置電位，因為，第1區(qū)有與背柵區(qū)的電連接。接通LDMOST后，通過連到背柵區(qū)的連線，能把電荷迅速地供給第1擊穿電壓增高區(qū)。
公知的半導體器件，通常有比溝道區(qū)長度L大的伸長的溝道區(qū)寬度W。這里的W表明溝道的線度平行于表面，并且垂直于溝道中載流子的電流方向，而L表明溝道線度平行于表面，且平行于溝道中載流子電流的方向。在這種半導體器件中，凸出部最好位于溝道區(qū)狹端的近旁。由于凸出部位于溝道區(qū)狹端的近旁，所以溝道寬度實際上并不縮小。于是有另一種可能，把凸出部的寬度選得比較大，以便達到背柵與第1擊穿電壓增高區(qū)之間的電荷充分交換。因不適當?shù)膸缀涡螤钤斐傻臏系纻让娴娜魏尾焕饔?，舉例說，由于背柵和表面區(qū)間pn結的彎曲，局部出現(xiàn)高電場，也能通過凸出部被疊加起來。于是，該凸出部會阻斷來自溝道區(qū)狹端處的溝道載流子的傳輸。
當溝道有很大的寬/長比W/L時，擊穿電壓增高區(qū)也往往在溝道的寬度方向要有較大尺寸，而在溝道的長度方向尺寸較小。為改變區(qū)域內各處擊穿電壓增高區(qū)的電位，在溝道的寬度方向，必須通過第1區(qū)供給電荷。但該方向的第1區(qū)截面較小，而很長，因此，區(qū)內有較高的電阻。由于這個電阻，對載流子的供給會產生延遲。更可取的是，將凸出部配置在溝道區(qū)長側面并且延伸一定寬度，該寬度要比LDMOST的溝道寬度小。這樣，就可以較容易地把電荷傳送到整個區(qū)域，在這點上，例如，將凸出部設在溝道寬度的中部。凸出部的寬度是這樣選定的，要使其對溝道區(qū)來的載流子影響較小。最好，第1擊穿電壓增高區(qū)局部伸出的寬度總計要小于溝道寬度的10%。當?shù)?擊穿電壓增高區(qū)局部伸出的寬度總計小于溝道寬度的10%時，該溝道仍有足夠的寬度用于溝道來的載流子，實際上無阻礙地沿各擊穿電壓增高區(qū)通過漂移區(qū)到漏區(qū)。
更可取的是，局部有凸出部，凸出部至少基本上均勻地分布在溝道區(qū)寬度范圍內。在一種細長的或環(huán)形的第1擊穿電壓增高區(qū)的情況下，因而凸出部要在溝道寬度的方向按一定的間隔，周期性地設置。于是，每一凸出部保證把載流子供給第1擊穿電壓增高區(qū)的基本相同尺寸的部分。以這樣的方式，就能實現(xiàn)較迅速地把電荷供給整個擊穿電壓增高區(qū)。
經過來自第1擊穿電壓增高區(qū)的電荷傳輸，也能調整其他擊穿電壓增高區(qū)的電位。為此，各區(qū)至少局部有一個很小的間隔，在區(qū)間可以傳輸電荷，例如通過穿通。至少相鄰的擊穿電壓增高區(qū)之一設有至少一個伸向另一個區(qū)的部分，在該部分的區(qū)域，這個區(qū)與另一個區(qū)間的距離要比這個區(qū)的毗連部分處小。于是，要穿通凸出部與另一個區(qū)之間的小距離就能出現(xiàn)電荷交換，或在凸出部與另一個區(qū)重疊的情況下，通過傳導出現(xiàn)電荷交換。因此是，由這些凸出部決定其他各區(qū)的電位。而凸出部卻提供了很大的設計自由度。這些區(qū)可以彼此以較大距離配置，因此，為實現(xiàn)所要求的電位剖面或一種所要求的電場分布，提供了更多的自由度。在另一個實施例中，相鄰的擊穿電壓增高區(qū)彼此部分相重疊。通過摻雜原子的摻雜剖面彼此部分相重疊，能很容易地制作這樣的實施例的器件。因而，相重疊的多少和摻雜的濃度就決定了區(qū)域間的電阻。這些電阻就用來調整各區(qū)的電位。作為改善其他擊穿電壓增高區(qū)之間電荷傳輸?shù)拇胧€可以采用位于，例如在漏區(qū)與圍繞表面區(qū)的隔離區(qū)之間的別的擊穿電壓增高區(qū)。
最好，擊穿電壓增高區(qū)具有這樣的高摻雜原子濃度，即當?shù)?pn結間加電壓時，至少局部表面區(qū)的整個厚度內的表面區(qū)載流子耗盡時，這些擊穿電壓增高區(qū)不會全都耗盡。而且凸出部為相當?shù)偷臍W姆值，因此，第1區(qū)與背柵區(qū)之間和區(qū)與區(qū)之間都能達到良好的電連接，同時很好地規(guī)定了各區(qū)的電位。
實際上，當擊穿電壓增高區(qū)所摻雜原子濃度大于1.0×1012原子/cm2，例如，約2×1012原子/cm2時，有一個重要好處。用這種摻雜水平能制造出多種高壓半導體器件，而且半導體器件的制造過程很簡便。
當背柵和漏區(qū)之間的表面上有介質層，該介質層至少部分被導電場板覆蓋著時，可以得到另一個好處。該介質層可以是不同厚度層。這種場板與柵或源連線作電連接。該場板和介質層可用于耗盡自表面起的表面區(qū)載流子，使摻雜較高的表面區(qū)，在該區(qū)出現(xiàn)擊穿之前，仍然能達到表面區(qū)完全耗盡。即當漏電壓猛升，LDMOST關斷時，場板也構成了一個寄生MOST的柵電極。于是，背柵區(qū)和第1擊穿電壓增高區(qū)起漏和源區(qū)的作用。根據(jù)本發(fā)明，該寄生MOST可用作改善從第1擊穿電壓增高區(qū)移去載流子的促進手段。事實上，當寄生MOST在工作時，背柵與第1區(qū)之間有一導電的溝道。
尤其對低側的用途，當漏區(qū)相對于半導體本體與源區(qū)處于高電壓時，按照本發(fā)明，當將另外的第1導電型擊穿電壓增高區(qū)設置在背柵區(qū)底下的表面區(qū)與半導體本體的界面處，所摻原子的濃度又比半導體本體高時，還會進一步增強擊穿電壓增高區(qū)在表面處的運用效果。由于比半導體本體有較高摻雜水平，這個區(qū)保證了表面區(qū)比半導體本體與表面區(qū)之間的第1pn結會被耗盡的更強地被耗盡。從而，由于擊穿電壓增高區(qū)的表面處與背柵區(qū)底下?lián)舸╇妷涸龈邊^(qū)的共同作用，使該表面區(qū)被強烈耗盡，因此，在導電溝道附近的漂移區(qū)中的電場變弱，并且不會很快發(fā)生表面區(qū)擊穿。此外，改變漏區(qū)，例如在n-溝道的LDMOST中的漏區(qū)的電壓情況下，能更好地將空穴排到背柵區(qū)與半導體本體中去。
參考幾個實施例和所附簡圖，作為實例，下面將更詳細地說明本發(fā)明，其中

圖1是本發(fā)明的半導體器件平面圖;
圖2是圖1半導體器體的ⅡA-ⅡA線(圖2A)的剖面和ⅡB-Ⅱ(B)線的剖面圖;
圖3是本發(fā)明的半導體器件另一個實施例的平面圖;
圖4是圖3半導體器件在Ⅳ-Ⅳ線的剖面圖;
圖5是本發(fā)明的半導體器件又一個實施例的平面圖;
圖6是圖5半導體器件在Ⅵ-Ⅵ線的剖面圖;
圖7是本發(fā)明的半導體器件的一個實施例的剖面圖，其中擊穿電壓增高區(qū)間相重疊;
圖8是本發(fā)明半導體器件的一個實施例的剖面圖，其中，除一個LDMOST外，還有延伸了漏區(qū)的p-溝道MOS晶體管(EPMOST);以及圖9是本發(fā)明半導體器件的實施例剖面圖，其中，表面上有帶場板的介質層，而且背柵區(qū)底有另外的擊穿電壓增高區(qū)。
各圖純是簡圖而未按比例畫出。各圖中相應的部件通常給出同樣的標號。為簡明起見，圖1、3和5的平面圖中略去了布線圖形。
圖1是平面圖，而圖2包括二個剖面圖，分別是本發(fā)明圖1半導體器件，按ⅡA-ⅡA與ⅡB-ⅡB線剖開的圖2A與2B。
具有橫向DMOST(LDMOST)的RESURF型半導體器件包括本質上為第1導電型的半導體本體1和與第1導電型相反的，毗連表面2的第2導電型的表面區(qū)2。遠離表面2的表面區(qū)3的一側與半導體本體1形成第1pn結。LDMOST包含制備在表面區(qū)3的以第1導電型表面區(qū)的形式出現(xiàn)的背柵區(qū)5，而在背柵區(qū)5內有以第2導電型的形式出現(xiàn)的源區(qū)6。此外，該LDMOST包含由源區(qū)6與背柵區(qū)5側面限定的溝道區(qū)7，以及離背柵區(qū)5一段距離，以第2導電型表面區(qū)形式出現(xiàn)的漏區(qū)8。毗連背柵區(qū)5和漏區(qū)8之間的表面，設有若干個第1導電型的擊穿電壓增高區(qū)9。每表面區(qū)3的單位面積的第2導電型的總凈摻雜水平要足夠低，至少在漏區(qū)8與背柵區(qū)5之間的區(qū)域內，把電壓加在第1pn結4時，出現(xiàn)擊穿之前，至少表面區(qū)3整個厚度的局部載流子被耗盡。如本例中，當由于擊穿電壓增高區(qū)9和由于背柵區(qū)5表面區(qū)3之間的pn結也產生耗盡表面區(qū)3時，可以將表面區(qū)3的摻雜水平采用高于僅僅由于第1pn結4產生耗盡時的摻雜水平、表面區(qū)3橫向由第1導電型的隔離區(qū)15定界，而隔離區(qū)15自表面2向下延伸到半導體本體1。在漏區(qū)8與隔離區(qū)15間的表面處有第1導電型的別的擊穿電壓增高區(qū)16，以保證漏區(qū)8相對于半導體本體1為高電壓的情況下，不僅由于半導體本體1與表面區(qū)3之間的pn結4耗盡表面區(qū)3，而且由擊穿電壓增高區(qū)16和表面區(qū)3之間的pn結耗盡表面區(qū)3。表面2上有一介質層，本例中為硅氧化物17。介質層17在溝道區(qū)7之上構成柵氧化層。一電導體18座落在柵氧化層上用作柵極，本例中為濃摻雜多晶硅導體。源區(qū)6和背柵區(qū)5上的氧化層17中設有接觸窗口。而該接觸窗口上有電導體19，例如鋁。背柵區(qū)5和源區(qū)6是這樣形成的，即該源區(qū)6完全為背柵區(qū)5所包圍(見圖2A、2B)，但源區(qū)6之中的局部，背柵構5的部分20卻鄰接表面2(見圖2A)。接觸窗部分位于源區(qū)6(見圖2B)之上與背柵區(qū)5的部分20之上(見圖2A)。因此，電導體19短接了背柵極和源極。這樣一種背柵區(qū)5和源區(qū)6的幾何結構很緊湊，而且短路也很有作用。漏區(qū)8設有電導體25，以連接LDMOST的漏極。圖1中畫出LDMOST有一漏區(qū)8，基本上環(huán)繞背柵區(qū)5及在背柵區(qū)5兩側對稱地形成溝道7A與7B。就一個LDMOST來說，毗連表面2與背柵區(qū)5的在背柵和漏區(qū)之間的一區(qū)域26必須保持離開擊穿電壓增高區(qū)9，因為來自柵氧化層17之下表面2處可能出現(xiàn)的導通溝道7的載流子一定要能夠穿過該區(qū)26進入漏區(qū)8。
作為本發(fā)明半導體器件例子，敘述一種n-溝道LDMOST。用作半導體本體的p-型硅襯底，摻雜濃度為1.5×1014原子/cm3(電阻率約90Ω·cm)。表面區(qū)3包括外延生長在半導體本體上的摻雜濃度為7×1014原子/cm3及厚度為25μm(電阻率約6Ω·cm)的n-型層。背柵區(qū)為p-型摻濃度1×1014原子/cm2，而源區(qū)6和漏區(qū)8為n-型摻雜濃度9×1015原子/cm2。擊穿電壓增高區(qū)為p-型摻雜濃度2×1012原子/cm2。隔離區(qū)10為p-型摻雜濃度1×1016原子/cm2。溝道區(qū)7的寬度W約1mm。由于圖1的LDMOST對稱性，這個寬度由各約0.5mm的兩部分組成。背柵區(qū)5尺寸為0.5mm×20μm，而漏區(qū)8為1mm×16μm。該漏區(qū)也因對稱的緣故，由長度各約0.5mm的兩部分組成，而兩部分間有連接(見圖1)。第1擊穿電壓增高區(qū)9A離背柵區(qū)5大于10μm，例如14μm。因這種距離，來自導通溝道7的電子流I，實際上能無阻礙地通過擊穿電壓增高區(qū)9穿過漂移區(qū)27到達漏區(qū)8。
這樣的半導體器件極宜做高壓器件，例如，用于視頻輸出放大器中。對高壓半導體器件，常要求快速響應結合靜態(tài)低功耗。這就意味著，LDMOST必需能快速開關，而漂移區(qū)不能有太高的電阻，即表面區(qū)3的摻雜不能過低。
在公知的半導體器件中，由于擊穿電壓增高區(qū)9位于背柵區(qū)5與漏區(qū)8之間的LDMOST的工作區(qū)內，在開關LDMOST時可能造成問題。關斷LDMOST后，當n-溝道LDMOST中的漏區(qū)8與源區(qū)6間的漏-源電壓Vds升高時，該擊穿電壓增高區(qū)9會隨與漏區(qū)8相關的電壓，通過空穴穿通背柵5與表面區(qū)3之間的pn結，使擊穿電壓增高區(qū)9充負電，并且至少局部地會耗盡這些區(qū)9。LDMOST開通后，漏-源電壓Vds成為低值，因而，充電了的擊穿電壓增高區(qū)9為負電壓。該擊穿電壓增高區(qū)9不可能經封鎖了的pn結放電，而因此維持帶負電一段時間，結果是LDMOST的高導通電阻(漏極8與源極6間的電阻)，因為，背柵5與漏極8間的表面區(qū)3的一部分，所謂的漂移區(qū)27，仍維持耗盡的緣故。這樣的導通電阻一直維持到通過背柵5與表面區(qū)3間的pn結泄漏或穿通供給了空穴為止。按照本發(fā)明，至少形成區(qū)域5的背柵區(qū)和最靠近背柵區(qū)5的第1擊穿電壓增高區(qū)9A之一，設置至少一個伸向另一個區(qū)的部分35與36，在該處，這個區(qū)和另一區(qū)的距離要小于這個區(qū)的鄰近部分。
MOST內的載流子注能經過表面2底下延伸的溝道區(qū)7，從源區(qū)6移動到漏區(qū)8。從溝道區(qū)7到達漏區(qū)8，載流子必定要穿過擊穿電壓增高區(qū)9(圖2A的電流I)下面的漂移區(qū)27。所以，為防止載流子流動被阻斷，實際上，要把第1擊穿電壓增高區(qū)9A設在離背柵區(qū)5較大的距離處，根據(jù)本發(fā)明，又使背柵區(qū)5與第1擊穿電壓增高區(qū)9A間的距離，局部在凸出部35及36處變得較小。由于距離較小，就能更容易供給或排出電荷。例如，當n-溝道LDMOST導通后，漏-源電壓Vds下降時，通過凸出部35及36給第1擊穿電壓增高區(qū)9A提供空穴，使第1區(qū)9A的電位能迅速升高。因背柵區(qū)5與第1擊穿電壓增高區(qū)9A之間的距離，在凸出部35及36之外要比凸出部35及36處大些，所以，載流子能夠經由凸出部(見圖2A，電流I)從溝道區(qū)7移動到漏區(qū)8。其他各擊穿電壓增高區(qū)9B、9C都可以是靠近在一起，又是如此地靠近區(qū)9A，能比較容易地從第1區(qū)9A后其他區(qū)9B、9C進行電荷傳輸，使得這些區(qū)的電位都能自行調整。
圖1表示出第1個實施例，其中凸出部35、36與其他區(qū)分開，有一表面區(qū)3的插入部37，在凸出部35、36處的各區(qū)9A與5之間的距離很小，以便能通過穿通進行電荷傳輸。然而，第1擊穿電壓增高區(qū)卻并不與背柵區(qū)5電連接。在背柵區(qū)5與第1擊穿電壓增高區(qū)9A間產生穿通的電壓差，可以由適當選擇背柵區(qū)5與凸出部35、36之間的距離加以決定。第1區(qū)9A的電位能自行調整，直至達到該電壓差為止?？蛇m當選用這個距離，從而給高壓器件設計者在設計中一個附加的自由度。最好，在凸出部35、36處的距離小于5μm。這樣的距離，在背柵區(qū)5與第1區(qū)9A上有較低的電壓差下，例如，距離5μm，電壓差約2V下，就會出現(xiàn)穿通。圖1表示出凸出部的兩種實施例。凸出部36A連接到第1區(qū)9A，而伸向背柵區(qū)5。凸出部36B連接到背柵區(qū)5，而伸向第1區(qū)9A。
圖3和4所示的另一個實施例中，凸出部35、36與其他區(qū)連接。因而，第1擊穿電壓增高區(qū)9A至少大部分時間不再有浮置電位。凸出部的寬度、長度以及摻雜原子濃度決定了背柵區(qū)5與第1區(qū)9A間電連接的電阻。于是，經過與背柵區(qū)5的電連接35、36，可以很迅速地向第1擊穿電壓增高區(qū)9A提供電荷，使第1區(qū)9A的電位能迅速自行調整。
高壓半導體器件常有一寬度為W的伸長溝道區(qū)7，而寬度W要比溝道區(qū)長度L大。這樣的半導體器件，凸出部35最好位于溝道區(qū)7的狹端40。因而，溝道7的寬度W實際上不變。還可把凸出部35的寬度選得比較大。舉例來說，將整個背柵區(qū)的狹端部41，按圖1和3的對稱結構，用以形成凸出部35，使背柵區(qū)5與第1擊穿電壓增高區(qū)9A之間的電荷能很好交換。由于背柵區(qū)5的狹端41處的背柵5與表面區(qū)3之間的pn結彎曲，局部會出現(xiàn)高電場。通過凸出部35可能會遏制不良的作用，諸如局部擊穿。因此，凸出部35能阻止來自背柵區(qū)狹端41的溝道7的載流子的傳輸。
要是給定一個很大的寬度(W)與一很小的溝道長度(L)，那末，各擊穿電壓增高區(qū)9，在溝道寬度W的方向也會有很大的尺寸，而在溝道7的縱向L則尺寸很小，例如，該區(qū)9是細長的，或具有狹環(huán)形(見圖1，3)。若溝道7有很大的寬度/長度比W/L，為了改變該第1區(qū)9A中區(qū)9A各處的電位，必須沿溝道7的寬度方向W傳輸電荷直到第1區(qū)9A。雖然，第1區(qū)9A的幾何尺寸，造成區(qū)9A的很高電阻，以致會產生載流子傳輸?shù)囊欢ㄑ舆t。最好，凸出部36被設在溝道區(qū)7的長邊并延續(xù)一段寬度，該寬度要比LDMOST的溝道7寬度W小。如圖1和3所示的對稱結構中，例如，當凸出部36在半個溝道7A、7B的半寬度W/2中部時，這樣一來，電荷就比較容易地被送往全9A區(qū)。也可以有多個凸出部，例如，分布在溝道7寬度W的幾個位置36A、36B，最好，還與背柵區(qū)5(見圖1、3)的狹端41處的凸出部35結合在一起。在溝道區(qū)7的長邊的凸出部36的寬度是這樣選擇的，即使對來自溝道7的載流子的影響很小。更為可取的是，第1擊穿電壓增高區(qū)9A局部伸長的全部寬度，總計小于溝道7寬度W的10%。如果第1擊穿電壓增高區(qū)9A伸長的全寬度小于溝道7的寬度W的10%，那末，該溝道仍夠寬，因而該凸出部36對來自溝道7的載流子流的大小實際不會有影響。凸出部36的寬度可取等于溝道7長度方向L的第1區(qū)9A的尺寸。若采用多個凸出部36，各凸出部36所在位置36A、36B，至少要基本上均勻地分布在溝道區(qū)7的寬度W上。如圖1與3所示，有細長或環(huán)形的第1擊穿電壓增高區(qū)的情況下，于是，凸出部36就要沿溝道的寬度方向W周期性地出現(xiàn)。例如對很大的寬度，就應沿溝道7的寬度方向，每300μm提供一個凸出部36。每個凸出部36則照顧基本上同樣尺寸的第1擊穿電壓增高區(qū)9A的載流子來、去的傳送。載流子移動到凸出部的兩邊決不會大于150μm。以這種方式，可以實現(xiàn)較迅速的來、去整個擊穿電壓增高區(qū)9A的電荷傳送。在公知的半導體器件中，沒有凸出部，第1區(qū)9A完全充電之前，要一秒量級的周期，而按本發(fā)明的半導體器件，這只約10ns。
通過從第1擊穿電壓增高區(qū)9A的電荷傳輸，也調整了其他各擊穿電壓增高區(qū)9B、9C的電位。各區(qū)9有為此目的的一種間隔，至少局部間隔很小，使各區(qū)9間可以進行電荷傳送，例如，通過穿通傳送。圖5和6表示另外的實施例，其中相鄰的擊穿電壓增高區(qū)9的至少一個，設有至少一個伸向另一個區(qū)的部分45，在該部分處，這個區(qū)與另一個區(qū)之間的間隔要小于這個區(qū)的鄰接部分。而圖5中則只出現(xiàn)兩個擊穿電壓增高區(qū)9A與9B。該區(qū)9B設有一個伸向區(qū)9A的凸出部45。按第1區(qū)9A相對于背柵區(qū)有同樣可能性的方式，適當選擇凸出部45的形狀，就可以決定電耦連的程度。這樣，凸出部45便可以由中間的表面區(qū)3的部分與另一區(qū)分開，而相當于圖2B的區(qū)域37。盡管區(qū)9A與9B間在一定電壓差下，在凸出部45會發(fā)生穿通，而9A與9B間可進行電荷傳送，然而，區(qū)9B的電位相對于9A的電位還是浮置的。該凸出部45還可換個辦法，與另一區(qū)相接(見圖5)，連接線的寬度與長度以及連接線的數(shù)目還決定了各區(qū)間的電阻。凸出部45的運用，提供了較高的設計自由度。區(qū)9A與9B彼此可以配置在較大的距離上，為實現(xiàn)所要求的電位輪廓，或所要求的電場分布，便有另外的自由度。在圖7所示的另一個實施例中，相鄰的擊穿電壓增高區(qū)9A、9B和9C彼此部分重疊。重疊的程度與摻雜的濃度還決定了各區(qū)9A、9B與9C間的電阻。那么，在區(qū)9A、9B間與區(qū)9B、9C間的距離約為4μm，例如，當該區(qū)9A的擴散深度也約為4μm時，這些區(qū)9A、9B及9C彼此便恰好相碰。各區(qū)的電位就由各區(qū)間的電阻決定。
最好的是，擊穿電壓增高區(qū)9具有這樣的摻雜原子濃度，即當跨第1pn結4施加一電壓時，至少局部的表面區(qū)3的全厚度范圍都耗盡載流子，而不會完全耗盡各區(qū)9的載流子。于是，凸出部35、36與45有相當?shù)偷臍W姆值，足可以獲得第1區(qū)9A與背柵區(qū)5間的良好電連接，因此，能很好地限定第1區(qū)的電位，此外同時，也可以比較容易獲得其他區(qū)9A、9B與9B、9C之間的良好電連接。
實用上，常需不同的半導體開關元件，諸如n-和p-溝道元件，用于一個半導體器件內，所以，除圖1到7所示的n-溝道LDMOST外，半導體器件還包括，例如，一種延伸漏極的p-溝道MOST(EPMOST)(見圖8)，這是本來就公知的。該EPMOST要在外延層3上形成，且包括一p-型源區(qū)50、一有n-型接觸區(qū)51的n-型背柵區(qū)65、一有p-型延伸區(qū)53的p-型漏區(qū)52、金屬導體61與63，分別作漏極與源極的連線，以及有柵電極62的柵氧化層60。背柵區(qū)65起EPMOST的溝道區(qū)的作用。在半導體本體1與表面區(qū)3的界面，源區(qū)50與溝道區(qū)65的底下，有一摻雜比較高的n-型隱埋層70。該EPMOST以摻雜較高的隔離區(qū)15與71，橫向與其他開關元件隔開。p-型擊穿電壓增高區(qū)72、73、74連到隔離區(qū)15、71以及連到漏區(qū)52。EPMOST的源區(qū)50與漏區(qū)52的摻雜是同樣的，例如與LDMOST背柵區(qū)5相同的摻雜。EPMOST的背柵接觸區(qū)51有與LDMOST的源區(qū)6與漏區(qū)8同樣的摻雜。由于延伸區(qū)電阻的關系，漏延伸區(qū)53必須具備約2×1012/cm2的摻雜量。擊穿電壓增高區(qū)9、16和14、漏延伸區(qū)53以及隔離區(qū)72、73的延伸區(qū)有相同的摻雜原子濃度，即約2×1012原子/cm2，這對簡化制造過程是很重要的。因此，所有這些區(qū)都可在一個或同一制造步驟中予以制作。于是，半導體器件的制造過程要比這些區(qū)都有不同的摻雜濃度簡單得多。
這種半導體實際用于高壓用途。其半導體器件的適用性包括背柵5與漏區(qū)8間表面2上的介質層80，可以有各種各樣的厚度，而且至少用導電場板18(見圖8、9)予以部分覆蓋，都可進一步增強LDMOST的高壓。這種場板往往與柵電極18或源連線19電連接。舉例來說，圖9中，該場板就與柵電極18連接?？梢詫霭?8及介質層也用于耗盡自表面2起的表面區(qū)3，使高摻雜水平的表面區(qū)，例如摻雜高于1×1012原子/cm2，在該區(qū)出現(xiàn)擊穿之前，仍然能使表面區(qū)3局部完全耗盡。介質層80和場板18都可以用作增強本發(fā)明的措施。事實上，場板18構成了寄生MOST的一個柵極，其中背柵區(qū)5與第1電壓增高區(qū)9A起著寄生漏區(qū)與源區(qū)的作用。寄生MOST可用以改善第1擊穿電壓增高區(qū)9A的空穴移動。這是可行的，因為當寄生MOST導通時，背柵5與第1區(qū)9A間有了導電的溝道81。通過這個溝道，可以發(fā)生載流子移動，而不僅僅經過凸出部35、36及45移動載流子。為獲得穩(wěn)定性較好的LDMOST，漏連線25還延伸覆蓋到介質層80上。
LDMOST可以按已有的方式，用在所謂的高側應用，即允許源與背柵區(qū)相對于半導體本體帶高電壓;或低側應用，其中可將高壓加到漏區(qū)。在低側應用中，在背柵區(qū)5底下的表面區(qū)3與半導體本體1之間的界面處，半導體器件還設有第1導電型的另外的擊穿電壓增高區(qū)82，而該區(qū)82摻雜原子濃度高于半導體本體1的濃度，例如，如圖9所示，一p-型隱埋層82，摻雜為5×1013原子/cm2的情況下，還可以進一步提高本發(fā)明表面2的擊穿電壓增高區(qū)9的效果。由于區(qū)82的摻雜水平比半導體本體高，保證了表面區(qū)3比只有半導體本體1與表面區(qū)3之間的第1pn結要產生的耗盡更強烈的耗盡。這樣，表面區(qū)3，由于表面2的擊穿電壓增高區(qū)9與背柵5底下的擊穿電壓增高區(qū)82的共同作用，從兩側受到強烈的耗盡，使導通溝道7附近的漂移區(qū)27中的電場變弱，表面區(qū)3擊穿不會很快產生。此外，在改變漏區(qū)8電壓的情況下，n-溝道LDMOST中，會把空穴更好地排入背柵區(qū)5與襯底1。
本發(fā)明不限于上述的實施例。這就是，可以使用各種材料的半導體本體，去替換硅半導體本體。不僅可用外延生長，而且也可用擴散或注入法形成表面區(qū)3。舉例中，各區(qū)的導電型也可相反，各凸出部可以不同于這些區(qū)，加到這些區(qū)上的有關摻雜水平，例如，用以制作高歐姆的或換成低歐姆的各擊穿電壓增高區(qū)間的連接可以不同。待設置凸出部的漏區(qū)8與隔離區(qū)15間的擊穿電壓增高區(qū)16也可能不同。舉例指的是，一種對稱結構，其中中部的背柵區(qū)5基本上被漏區(qū)8包圍，所以，溝道區(qū)7分成兩個半溝道7A、7B。顯然也可以把本發(fā)明用到不同的LDMOST結構中，例如，具有漏區(qū)被背柵區(qū)包圍，或者屆時采用非對稱結構。
權利要求
1.一種橫向DMOST (LDMOST) 的RESORF型半導體器件，包括本質上為第1導電型的一半導體本體和毗連表面的一表面區(qū)，表面區(qū)為與第1導電型相反的第2導電型，該區(qū)遠離表面?zhèn)扰c半導體本體形成pn結；而LDMOST包括，一背柵區(qū)，以第1導電型表面區(qū)的形式設在表面區(qū)內，一源區(qū)，以第2導電型表面區(qū)的形式設在背柵區(qū)內以及一溝道區(qū)，限定在源區(qū)與背柵區(qū)的一側之間，并且一漏區(qū)，離背柵區(qū)一段距離為第2導電型的形式，且多個第1導電型的擊穿電壓增高區(qū)都設在毗連背柵區(qū)與漏區(qū)之間的表面，其特征在于，至少背柵區(qū)形成區(qū)與最靠近背柵區(qū)的第1擊穿電壓增高區(qū)的一個區(qū)，設有至少一個凸出伸向另一個區(qū)的部分，在該凸出部分處，這個區(qū)與另一個區(qū)之間的距離要小于這個區(qū)的相鄰部分處。
2.按照權利要求1的一種半導體器件，其特征在于，該凸出部與另一個區(qū)分開為一表面區(qū)插入部，各區(qū)之間，在凸出部處的距離是如此之小，以致可以穿通進行電荷傳輸。
3.按照權利要求2的一種半導體器件，其特征在于，凸出部所在處的距離小于5μm。
4.按照權利要求1的一種半導體器件，其特征在于，該凸出部與其他區(qū)連接。
5.按照以上任何一項權利要求的一種半導體器件，具有伸長的溝道區(qū)，其寬度要大于該溝道區(qū)的長度，其特征在于，凸出部位于溝道區(qū)的狹端近旁。
6.按照以上任何一項權利要求的一種半導體器件，具有伸長的溝道區(qū)，其寬度要大于該溝道區(qū)的長度，其特征在于，凸出部位于溝道長邊所在處，并伸延一個寬度，該寬度要比LDMOST的溝道寬度小。
7.按照權利要求6的一種半導體器件，其特征在于，凸出部所有寬度總計小于溝道寬度的10%。
8.按照權利要求6的一種半導體器件，其特征在于，凸出部所出現(xiàn)的位置，至少基本上均勻地分布在溝道區(qū)的寬度上。
9.按照以上任何一項權利要求的一種半導體器件，其特征在于，至少相鄰的擊穿電壓增高區(qū)的一個設有至少一個伸向另一個區(qū)的部分，在該部分所在處，這個區(qū)與另一個區(qū)之間的距離小于這個區(qū)相鄰部分所在處的距離。
10.按照以上任何一項權利要求的一種半導體器件，其特征在于，相鄰的各擊穿電壓增高區(qū)彼此局部重疊。
11.按照以上任何一項權利要求的一種半導體器件，其特征在于，各擊穿電壓增高區(qū)具有如此高的摻雜原子濃度，當在第1pn結加上電壓，在至少局部全表面區(qū)厚度上使表面區(qū)耗盡時，而各擊穿電壓增高區(qū)不會被完全耗盡。
12.按照權利要求11的一種半導體器件，其特征在于，各擊穿電壓增高區(qū)具有大于1.0×1012原子/cm2的摻雜原子濃度。
13.按照以上任何一項權利要求的一種半導體器件，其特征在于，一介質層，該介質層至少部分覆蓋以導電場板，并存在于背柵與漏區(qū)之間的表面上。
14.按照以上任何一項權利要求的一種半導體器件，其特征在于，將第1導電型的另外擊穿電壓增高區(qū)設在背柵區(qū)底下的表面區(qū)與半導體本體的界面上，所摻雜的原子濃度要高于半導體本體的濃度。
全文摘要
一種橫向DMOST RESURF型半導體器件，包括第1導電型的半導體本體和毗連表面的第2導電型表面區(qū)。多個第1導電型的擊穿電壓增高區(qū)設在背柵區(qū)與漏區(qū)間。按照本發(fā)明，至少背柵區(qū)的形成區(qū)和最靠近背柵區(qū)的第1擊穿電壓增高區(qū)的一個區(qū)，設有至少一伸向另一區(qū)的部分，該部分處，這個區(qū)與另一個區(qū)間的距離要小于這個區(qū)相鄰部分處的距離。通過這個凸出部能發(fā)生背柵區(qū)與第1擊穿電壓增高區(qū)之間的電荷交換，使半導體器件能更快地開關。
文檔編號H01L29/78GK1085690SQ9310601
公開日1994年4月20日 申請日期1993年5月18日 優(yōu)先權日1992年5月21日
發(fā)明者A·W·路迪休譯 申請人:菲利浦電子有限公司