專利名稱：半導體薄膜制造方法以及磁電變換元件的制造方法
技術領域：
本發(fā)明涉及用以檢測旋轉、位移等的磁電變換元件所適用的半導體薄膜制造方法。
采用半導體的磁電變換元件，其優(yōu)點在于頻率特性優(yōu)良，可非接觸檢測，抗噪聲性能好等，因而得到了廣泛的應用，主要用作非接觸式旋轉位移傳感器。這些元件中，半導體具有最大電子遷移率的銻化銦(InSb)磁電變換元件因檢測輸出大，與待檢測體間的間隙可選得較寬，所以最適合用于旋轉位移檢測傳感器。在這種采用InSb的磁電變換元件中，有磁阻元件和霍爾元件兩類，下面用磁阻元件對以往的情況進行說明。
以往的InSb磁阻元件因制造工藝可分為塊體型與薄膜型。前者所用的制造方法是將塊狀單晶粘接在支承基板上，研磨成薄片再進行加工，這種結構采用塊狀單晶，電子遷移率最大，達5-8m2/V·s，因而檢測輸出較大。但缺點在于其電子遷移率受溫度影響較大，不易使用。而且，由于是粘接結構，所以存在高溫時粘接層與InSb的熱膨脹系數不同而使InSb薄膜產生龜裂的問題。因而，工作溫度范圍僅限于-20～+80℃。對于例如使用溫度范圍是-50°～+150℃的汽車用這類高溫用途，沒有可靠性，未被使用。
后者為薄膜型，其制造則利用經真空蒸鍍法等真空工藝在基板上形成InSb薄膜之后，再進行加工。若按照這種方法，雖然由于膜中存在晶界、錯位，電子遷移率比塊狀單晶差，但其受溫度的影響不大，容易使用。而且，直接在基板上形成InSb薄膜，有可能確保作高溫用途時的可靠性。其優(yōu)點還有可以比塊體型做得更薄，因而容易使元件具有高阻抗，可以使耗電較低并且小型化。
但是，在薄膜型中，所用的基板成為重要因素。例如在玻璃等表面為非晶體的基板上形成InSb膜時，得到的膜是多晶膜，其電子遷移率頂多為2-3m2/V·s，檢測輸出小。而且，福中等人采用解理云母基板，獲得了與單晶等同的電子遷移率(福中等，東洋通信機技報No.40，1987)。但是，這種方法由于InSb薄膜附著于云母基板的強度較低，因而需要通過粘接層將InSb薄膜復制于另一支承基板上。因此，使用溫度也限于與塊體型相同的范圍。除此之外還有采用分子束外延法(MBE)在CdTe、藍寶石、BaF2、GaAs等基板上使之外延生長的例子，但這些基板非常貴。
Chyi等人則利用MBE法在比較便宜的Si單晶基板上獲得了電子遷移率3.9m2/V·s的InSb薄膜(J.I.Chyi et al，Appl.Phys.Lett54，11/1989)。但是，這種方法為了除去Si表面氧化膜，需要在超高真空(通常10-7Pa以下)保持900℃以上高溫的工藝，不容易將它應用于制造工序中。
這樣，薄膜型由于沒有一種制造方法，能方便且價廉地在基板上直接形成具有高電子遷移率的InSb薄膜，要廣泛普及還做不到。
本發(fā)明的目的在于解決InSb磁電變換元件上述課題，通過方便、價廉地在基板上直接形成電子遷移率與塊體型同等的InSb薄膜，提供一種作高溫用途也十分可靠的半導體薄膜制造方法以及磁電變換元件制造方法。
為達到上述目的，本發(fā)明提供一種半導體薄膜的制造方法，其特征在于具有除去表面由Si單晶組成的基板的表面氧化膜，并由氫終止表面Si懸空鍵的工序;該氫終止Si單晶基板上形成由Al、Ga、In中至少選一種而組成的起始層的工序;在該起始層上形成至少含In以及Sb的緩沖淀積層的工序;以高于緩沖淀積層形成起始溫度的溫度在該緩沖淀積層上形成至少含In以及Sb的半導體薄膜的工序。而且，較佳制造方法的特征在于，使緩沖淀積層的形成溫度隨成膜厚度的加大而降低。
本發(fā)明還提供一種磁電變換元件的制造方法，其特征在于對應用上述制造方法所得到的半導體薄膜進行加工，在這上面增設電極。
按照上述構成，經氫終止的Si表面可由氫防止氧化，維持表面穩(wěn)定。接下來，通過設置Al、Ga、In組成的起始層，此后再形成的緩沖淀積層就成為平滑且大面積的結晶體，而且成為承接Si單晶基板結晶方位的外延生長膜。再通過以高于緩沖淀積層形成起始溫度的溫度形成半導體薄膜，緩沖淀積層便起到緩和基板與半導體膜薄之間晶格失配以及熱膨脹系數不同的作用。而且，可以使半導體薄膜的結晶生長速度加快。因而可獲得一種外延生長半導體薄膜，具有各晶粒連在一起的良好結晶狀態(tài)。特別是通過使成膜溫度隨成膜厚度的加大而降低來形成緩沖淀積層后，再升溫至半導體薄膜的形成溫度，用這種方法可進一步緩和與基板的晶格失配，能進一步改善半導體薄膜的結晶狀態(tài)。
如上所述，由于可以直接在基板上形成優(yōu)質結晶，可方便且價廉地提供一種與基板附著的強度較大，又具有高溫穩(wěn)定性以及高電子遷移率的半導體薄膜。
而且，通過采用這樣獲得的半導體薄膜，可以提供一種不會出現以往所發(fā)生的薄膜龜裂等特性劣化，在-50～+150℃溫度范圍具有充分可靠性，同時特性優(yōu)越的磁電變換元件。


圖1是示意實施例1半導體薄膜制造方法工藝流程的縱截面模式圖。
圖2是實施例1工藝流程中基板溫度變化的示意圖。
圖3(a)是按照實施例1沿Si(111)取向制造出的半導體薄膜的X射線衍射圖譜。
圖3(b)是按照實施例1沿Si(100)取向制造出的半導體薄膜的X射線衍射圖譜。
圖4(a)是示意按照實施例1制造出的磁阻元件的構造的斜視模式圖。
圖4(b)是示意按照實施例1制造出的霍爾元件的構造的斜視模式圖。
圖5是實施例1起始層厚度以及緩沖淀積層形成起始溫度，與所得到的緩沖淀積層膜構造之間關系的示意圖。
圖6是實施例1Sb與In蒸鍍粒子數比(Sb/In比)以及基板溫度，與所得到的緩沖淀積層組成之間關系的示意圖。
圖7是按照實施例1制造的半導體薄膜的電子遷移率與半導體薄膜形成時基板溫度之間關系的示意圖。
圖8是實施例2工藝流程中基板溫度變化的示意圖。
圖9是實施例2另一工藝流程中基板溫度變化的示意圖。
圖10是實施例3工藝流程中基板溫度變化的示意圖。
圖11是按照實施例3制造的半導體薄膜的電子遷移率與半導體薄膜形成時基板溫度之間關系的示意圖。
圖12是實施例3另一工藝流程中基板溫度變化的示意圖。
圖13是實施例4半導體薄膜制造方法的工藝流程剖析圖。
(實施例1)首先采用圖1、2按順序說明本實施例中的工序。
圖1(a)中所示的基板1是電阻率為1000Ω·cm以上的CZ、N型Si單晶沿(111)面切割的直徑為3英寸的圓片。對于該硅單晶組成的基板依次進行有機清洗、酸洗以及堿洗，以除去表面有機物、金屬等污染物。此后，浸漬于5%氟化氫酸性溶液中1分鐘，除去表面的氧化膜，接下來在去離子水中洗5分鐘再由氫終止。
經過以上氫終止處理后的基板1放入真空蒸鍍裝置內，使裝置內的真空度在5×10-4Pa以下。接下來在保持該真空度的狀態(tài)下將基板溫度設定在300℃。再當如圖2中A所示，基板溫度穩(wěn)定時，采用借助于電阻加熱的蒸鍍法形成圖1(b)所示的由In組成的起始層2。蒸鍍速度為0.05nm/s，形成0.2nm厚度。這時真空度在1×10-3Pa以下，以后工序均保持該真空度。
接下來采用In與Sb二元蒸鍍法，如圖1(c)所示在起始層2上形成由電InSb組成的緩沖淀積層3。這時基板溫度如圖2中B所示保持在300℃，使In的蒸鍍速度為0.1nm/s，In與Sb的蒸鍍粒子數比(Sb/In比)固定為1.5，蒸鍍200s時間。再如圖2中B-C間所示，使基板溫度升高至430℃，并且保持該溫度。隨后如圖2中C所示，形成如圖1(d)所示的半導體薄膜4。這時In蒸鍍速度為0.75nm/s，Sb/In比保持為2，蒸鍍2000s時間。
按以上工藝的半導體薄膜形成過程中，可通過現場觀察真空蒸鍍裝置內借助于反射電子束衍射(RHEED)的成膜實況，確認緩沖淀積層3以及InSb半導體薄膜4在基板1的Si(111)上進行外延生長。而且這樣得到的半導體薄膜4的膜厚度為4μm。利用X射線衍射(XRD)對該半導體薄膜4進行結晶狀態(tài)評價，便會得到圖3(a)所示的結果。圖3(a)中為了比較，一起畫出市售塊型單晶InSb(111)的圖譜。如圖所示，半導體薄膜4呈現與塊型單晶相同的衍射圖譜。該半導體薄膜4的電子遷移率經范德堡法測定，其結果是室溫下達3.7～4.2m2/V·s這一較高值。而且，Si單晶基板1、起始層2、緩沖淀積層3以及半導體薄膜4各層間的密接性都很好，即使反復使用于-50～+150℃溫度區(qū)間，也不會發(fā)生剝離、特性變差等問題。
圖4所示的2個磁電變換元件是在上述方法所獲得的半導體薄膜3上進行借助于光刻法的加工，再增加電極5后獲得的。(a)是磁阻元件，(b)是霍爾元件。電極5是通過電子束(EB)蒸鍍依次形成鈦與銅之后，再進行借助于光刻法的下切而獲得的?？勺C實這樣得到的磁電變換元件即使反復進行-50～+150℃的溫度周期試驗，也不會發(fā)現剝離、龜裂、特性變差等問題，具有極高的可靠性。
綜上所述，按照本實施例是可以提供具有高電子遷移率的半導體薄膜，進而提供特性優(yōu)異的高可靠性磁電變換元件的。
但對于上述半導體薄膜的形成，其形成條件并不限于上文所述。以下就其理由，根據幾個實驗結果，按工序詳細說明。
首先敘述基板表面處理法。清洗后基板1表面的Si被氧化，該氧化膜是無定形的，因而表面原子的排列不規(guī)則。但已知通過浸漬于氟化氫酸性溶液，可除去氧化膜，形成為表面Si懸空鍵由氫終止的表面(廣瀨，應用物理61，No11/1992，P1124)。特別是通過在去離子水中對它進行洗滌，按一氫原子沿與表面相垂直方向鍵合的原子次序形成平坦的表面。這種氫在(111)面上特別穩(wěn)定地持續(xù)存在，因而具有防止表面氧化的效果。這樣便可以獲得與Si單晶同樣有有規(guī)則排列的穩(wěn)定表面。已知這種氫終止方法除用氟化氫酸性溶液以外還有其它方法。例如還可以應用氟化銨水溶液，在真空蒸鍍裝置內應用氫等離子體(A.Kishimoto，Jap.J.Appl.Phys，Vol 129，No.10/1990，P2273)、氫離子束照射，或在氫氣中加熱。尤其是除(111)面以外的其它面，由于穩(wěn)定性差，在大氣中氧化，最好在真空蒸鍍裝置內進行氫終止處理。
以下敘述各膜的成膜條件以及成膜機理。半導體薄膜4的結晶狀態(tài)在很大程度上依賴于緩沖淀積層3的結晶狀態(tài)。該緩沖淀積層3的結晶狀態(tài)則受到In組成的起始層2厚度以及緩沖淀積層3形成的起始溫度兩者很大影響。圖5依據Sb/In比為1.5時緩沖淀積層3形成初期的結晶狀態(tài)示出這種關系。圖5中“O”是外延生長已確認的狀態(tài)。在此“O”范圍內開始成膜，按前文所揭示的方法形成的半導體薄膜4都具有3.7～4.2m2/V·s的電子遷移率。與此相反，“口”是外延生長膜中混有多晶的膜?！啊鳌笔牵?11＞取向膜(與表面垂直的方向在＜111＞上對齊，但與表面平行的方向卻不規(guī)則)?！啊痢笔菈K狀多晶膜。在這些場合只能獲得3m2/V·s以下的電子遷移率。如上所述，當In厚度達不到相當于InSb(111)的單原子層厚度時(包括未成膜的場合)，或超過2nm時，就混入多晶，因而無法獲得優(yōu)質的緩沖淀積層3。即使Sb/In比值變化也是這樣。而且，即使在0.1～2nm范圍，但基板溫度偏低，就只能得到(111)取向膜，偏高則In凝聚成球狀，因而緩沖淀積層3呈塊狀，沒法獲得優(yōu)質的膜層。此溫度范圍在In厚度較厚時隨Sb/In之比的增大而變寬，但沒有0.1nm時的寬。因此，In組成的起始層2的厚度以及緩沖淀積層3形成的起始溫度需要分別限于0.1nm以上2nm以下以及250℃以上350℃以下的范圍內。
另一方面，在上述溫度范圍內所形成的InSb雖然是外延生長膜，但如圖6所示理想配比所獲得的Sb/In比范圍很窄，難以穩(wěn)定地對它加以控制。但是，假如為Sb過剩的膜的話，可利用升溫形成理想配比。其原因在于Sb因蒸氣壓較高，可以經升溫使過剩的Sb脫除。這時基板溫度需要超過Sb因蒸氣壓達到蒸鍍裝置內壓時的溫度。即本實施例中，要超過處于1×10-3Pa時的370℃。但含有過剩Sb的部分變厚的話，則最好不要膜層太厚而使Sb無法脫除。這里為脫除過剩的Sb，以下由In的累積膜厚(In的蒸鍍速度×蒸鍍時間)規(guī)定所形成的InSb膜厚。由實驗可知，InSb的膜厚約為In的累積膜厚的8/3倍。已證實該值若在Sb過剩端，即使改變Sb/In比值也一樣。采用這種In累積膜厚時，過剩Sb可脫除的緩沖淀積層3的In累積膜厚最好不超過50nm。而且較薄時，經升溫便凝聚了，所以需要在1.5nm以上。另外，Sb/In過大的話，升溫時緩沖淀積層3就成為疏松的膜，結晶狀態(tài)就變差，因而該比值最好在6以下。
圖7示出的是半導體薄膜4形成過程中，將Sb/In比值保持為2時基板溫度與所得薄膜電子遷移率之間的關系。如圖7所示，可以在370℃以上獲得大于3m2/V·s的良好電子遷移率。在370℃以下由于是Sb過剩的組成，無法得到優(yōu)質的膜層。而且較佳的是，在400℃以上可獲得約3.5m2/V·s以上的高特性膜。這是因為越是高溫，晶粒面方向的生長速度越大，從而形成各晶粒相連的優(yōu)質膜的緣故。Sb/In供給比允許范圍也較寬，可以容易地獲得理想配比的InSb。另外，半導體薄膜4的形成溫度為460℃以上高溫時，Sb從InSb中脫除就比較激烈，使結晶狀態(tài)和表面狀態(tài)變差，所以無法獲得優(yōu)質的InSb薄膜。因此，關鍵在于半導體薄膜4的形成溫度在370～460℃范圍。而且，較佳的可以是400～460℃范圍。
另外，至于蒸鍍速度，在本實驗可控制范圍(In 的蒸鍍速度為0.01～1nm/s，InSb則為其8/3倍)內沒有發(fā)現差異，可以在厚度可控制的范圍內考慮成膜所要的時間，自由地選擇。
綜上所述，即使不限定于前文所示實施例的形成條件，同樣也可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例中起始層2與緩沖淀積層3分開進行成膜，但也可以連續(xù)地進行成膜。
而且，基板1上用的是Si單晶(111)，但在采用(100)面時，也可以獲得如圖3(b)所示沿(100)外延生長的半導體薄膜。這種(100)也可以獲得一種優(yōu)質半導體薄膜，其電子遷移率與(111)相同，具有不依賴于生長面的特性。
(實施例2)本實施例中的工藝是基本上與實施例1相同的工藝，只是緩沖淀積層3的形成條件有差異。實施例1中，緩沖淀積層3形成時保持基板溫度恒定后進行，而本實施例則一邊升溫一邊進行。
圖8示出本實施例的溫度剖析圖，以與實施例1相同方法形成了起始層2之后，如圖8中B所示在溫度300℃時開始成膜。緊接著便使基板溫度開始升高，以一定速度升溫，使成膜結束時基板溫度達430℃。這時In的蒸鍍速度、蒸鍍時間，以及真空度都與實施例1相同，而且一邊使Sb/In從1.5增大為2一邊成膜。此后半導體薄膜4的形成與實施例1相同。
這樣獲得的半導體薄膜4經借助于RHEED、XRD的結晶狀態(tài)評價，確認與實施例1相同地進行外延生長。而且，在室溫下電子遷移率為3.5～4.0m2/V·s，獲得與實施例1基本相同的值。還證實各層間的密接性都很好，制作出的磁電變換元件未發(fā)現因溫度周期試驗而變差，具有極高的可靠性。
不過，這種緩沖淀積層3的形成條件并非限于上文所述?，F根據緩沖淀積層3的形成過程對它加以說明。
緩沖淀積層3形成的起始溫度范圍與實施例1相同，而且Sb過剩。因此，本實施例中，成膜開始后，就一邊繼續(xù)成膜，一邊升溫至Sb脫除的溫度370℃以上。按照此方法，就可根據與實施例1相同的道理通過升溫使Sb脫除，形成理想配比。但因一邊升溫一邊繼續(xù)成膜而含有過剩Sb的部分增厚時，無法脫除Sb，所以最好是升溫至370℃以上而In累積膜厚最大值為15nm左右。只要溫度高于370℃，在圖6可獲得理想配比的范圍之內，就可以自由地選擇Sb/In、成膜厚度以及升溫速度。
綜上所述，即使不限于前文揭示的實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例中緩沖淀積層3形成過程中，基板溫度隨成膜厚度連續(xù)升高，但如圖9所示逐級升高也可獲得同樣結果。
而且，本實施例中起始層2、緩沖淀積層3以及半導體薄膜4分開進行成膜，但這些也可以連續(xù)進行。
(實施例3)本實施例中的工藝是基本上與實施例1相同的工藝，只是緩沖淀積層3形成條件有差異。實施例1中緩沖淀積層3形成時保持基板溫度恒定后進行，而本實施例中則一邊降溫一邊進行。
圖10示出本實施例的溫度剖析圖。以與實施例1相同的方法形成了起始層2之后，如圖10中B所示在溫度300℃時開始成膜。緊接著便使基板溫度開始下降，以一定速度降溫使得成膜結束時基板溫度為200℃。這時In的蒸鍍速度、蒸鍍時間，以及真空度都與實施例1相同，而且Sb/In保持為2進行成膜。然后，基板溫度以2℃/s的速度升高至430℃。此后半導體薄膜4的形成與實施例1相同。
這樣獲得的半導體薄膜4，經確認是與實施例1一樣外延生長的。室溫下電子遷移率為4.6～5.0m2/V·s，獲得了比實施例1還高的值。各層間的粘附性、制作出的磁電變換元件，經確認與實施例1相同，具有極的可靠性。
不過這種緩沖淀積層3的形成條件不限于上文所述。現根據緩沖淀積層3的形成過程對它加以說明。
緩沖淀積層3形成初期與實施例1一樣，是Sb過剩的外延生長膜。但經RHEED可觀察到，隨基板溫度的下降，它連續(xù)地從外延生長向非晶質膜變化。Sb/In比值越大，形成這種非晶質的溫度越高，若Sb/In在1.5以上的話，使溫度降至230℃以下就足以獲得。而且，這時的成膜厚度與實施例1相同。再通過升溫至此狀態(tài)以后形成半導體薄膜4的溫度(370～460℃)，就脫除過剩的Sb，同時以下層的外延生長層為核，固相生長出上層，形成比實施例1更為平滑的緩沖淀積層3。這時，升溫速度越高，越能平滑地獲得優(yōu)質的InSb薄膜，但受到裝置加熱機構的限制，3℃/s以上無法研究。升溫速度不到0.5℃/s時，除了從下層固相生長以外，還在上層非晶質層內進行隨機的固相生長，形成混有多晶的膜。因此，重要的是以0.5℃/S以上的速度升溫到至少370℃。
圖11示出在這樣得到的緩沖淀積層3上，與實施例1一樣形成半導體薄膜4時，半導體薄膜4的形成溫度與電子遷移率之間的關系。由該圖，在370～460℃范圍內可以獲得具有3.5m2/V·s以上較高電子遷移率的半導體薄膜4。尤其是400℃以上，則為4.0m2/V·s以上的優(yōu)質膜層。而且這些膜表面平整。
綜上所述，即使不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例中緩沖淀積層的形成溫度作連續(xù)下降，但也可以如圖12所示逐級下降。在這種場合下，緩沖淀積層3的表層為非晶質，經升溫固相生長，形成優(yōu)質的緩沖淀積層3。
而且，本實施例中起始層2與緩沖淀積層3分開進行成膜，但也可以連續(xù)進行成膜。
(實施例4)本實施例的工藝是基本上與實施例1相同的工藝，只是緩沖淀積層3形成條件有差異。實施例1中，緩沖淀積層3形成時保持Sb/In恒定后進行，本實施例則一邊加大比值一邊進行。
圖13中示出本實施例溫度以及Sb/In比的剖析圖。以與實施例1相同的方法形成起始層2之后，如圖13中B所示在溫度300℃時成膜。這時，隨成膜厚度的加大，一邊加大Sb/In比值一邊進行成膜。初始Sb/In比值為2，并使之以一定速度加大以便成膜結束時為10。這時In的蒸鍍速度、蒸鍍時間，以及真空度都與實施例1相同。此后，與實施例3相同，使基板溫度以2℃/s升高至430℃。此后半導體薄膜4的形成與實施例1相同。
這樣得到的半導體薄膜4經確認是與實施例1一樣外延生長的。室溫下電子遷移率為4.2～4.7m2/V·s，可獲得接近于實施例3的較佳值。各層間的密接性、制作出的磁電變換元件，經確認與實施例1相同，具有極高的可靠性。
不過，這種緩沖淀積層3的形成條件不限于上文所述。現根據緩沖淀積層3的形成過程對它加以說明。
在緩沖淀積層3形成初期，與實施例1一樣形成處延生長膜。但經RHEED確認，隨Sb/In比值的增大Sb過剩，而變化成非晶質。也就是說，按此方法可形成與實施例3相同的緩沖淀積層3。然后與實施例3相同，通過升溫便可以形成優(yōu)質的緩沖淀積層3。此時初始Sb/In比值最好如實施例1所述為6以下。在該溫度范圍內要形成非晶質又需要Sb/In比值為8以上，而且最好是使之增大至10以上。
綜上所述，即使不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例中緩沖淀積層形成時的Sb/In比值連續(xù)增大，但也可以逐級增大。
而且，本實施例中起始層2與緩沖淀積層3分開進行成膜，但也可以連續(xù)進行成膜。
(實施例5)本實施例中的工藝是基本上與實施例2相同的工藝，只是起始層2的形成方法與緩沖淀積層3的形成條件有差異。本實施例中的溫度剖析圖與圖8相同，但溫度有差異。
直到基板的氫終止處理以及送往真空裝置內部都還與實施例2相同。從這以后基板溫度設定為380℃。接下來用電子束蒸鍍法(EB蒸鍍法)形成由Al組成的起始層2。此時蒸鍍速度為0.05nm/s，形成0.2nm厚。在上述溫度下，采用借助于電阻加熱的In與Sb二元蒸鍍法開始緩沖淀積層3的成膜。緊接著使基板溫度開始升高，并以一定速度升溫，以便成膜結束時基板溫度達430℃。這時In的蒸鍍速度、蒸鍍時間，以及真空度都與實施例2相同，而且Sb/In比值固定為2成膜。此后半導體薄膜4的形成與實施例2相同。
這樣獲得的半導體薄膜4經確認與實施例1一樣外延生長。室溫下電子遷移率為4.1～4.8m2/V·s，獲得了接近于實施例3的較佳值。各層間的密接性，制作出的磁電變換元件，經確認與實施例1中相同，具有極高的可靠性。
不過，這種起始層2以及緩沖淀積層3的形成條件不限于上文所述?，F根據形成過程對它加以說明。
起始層2為Al的場合，與實施例1中所示的In相同，所得到的膜層結晶狀態(tài)也受到起始層2厚度與緩沖淀積層3形成起始溫度較大的影響。對Al也進行了與圖5中所示的In相同的實驗。結論是，緩沖淀積層3外延生長的起始層2膜厚為0.1～3nm。形成起始溫度在250℃～430℃范圍內可獲得外延生長膜。
綜上所述，即使不限于前文所示的實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。在較高溫度下開始成膜時，盡管該高溫在上述溫度范圍以內，但由于緩沖淀積層3表面毛糙，最好在400℃以下。半導體薄膜4則400℃以上形成的品質較好，因而最好低溫下開始緩沖淀積層3的形成，然后再升溫。
另外，本實施例象實施例2一樣，一邊升溫一邊進行緩沖淀積層3的成膜，但不限于此種方法。例如，緩沖淀積層3形成起始溫度假如為250℃～370℃，則因緩沖淀積層3為Sb過剩的膜，實施例1～4的方法全可用。假如為370℃～400℃的話，由于成膜初期可以比原先更容易得到理想配比，所以實施例1以及實施例2在工藝上簡便，比較好。
(實施例6)本實施例的工藝是基本上與實施例5相同的工藝，只是起始層2形成方法有差異。實施例5中起始層2為Al，而本實施例中則為Ga。
與實施例5相同，將基板置于真空裝置內之后，設定其溫度為380℃。接下來由EB蒸鍍法形成Ga組成的起始層2。這時的蒸鍍速度為0.005nm/s，形成為0.2nm厚。以后的緩沖淀積層3以及半導體薄膜4的形成與實施例5相同。
這樣得到的半導體薄膜4經確認與實施例1一樣外延生長。室溫下電子遷移率為4.1～4.7m2/V·s，獲得了與實施例5基本相同的值。各層間密接性，制作出的磁電變換元件，經確認與實施例1相同，具有極高的可靠性。
不過這種起始層2形成條件并不限于上文所述。現依據形成過程對它加以說明。
與實施例5相同，對于Ga也進行了與圖5中所示In相同的實驗。其結論是，緩沖淀積層3外延生長的起始層2膜厚與In的相同，為0.1～2nm。但溫度范圍與In有差異，在250℃～400℃溫度范圍內獲得外延生長膜。
綜上所述，即使不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。但與實施例5相同，即使在上述溫度范圍內，由于380℃以上表面粗糙，所以最好在低溫下開始緩沖淀積層3的成膜，然后再升溫。
另外，本實施例象實施例2一樣，一邊升溫一邊進行緩沖淀積層3成膜，但與實施例5相同，并不限于此方法。
(實施例7)本實施例中的工藝是基本上與實施例5相同的工藝，只是起始層2形成方法有差異。實施例5中起始層是Al，但在實施例中它則為Al與In的混合物。
與實施例5相同，將基板置于真空裝置內以后，設定其溫度為380℃。接下來，由EB蒸鍍法蒸鍍Al，同時由電阻加熱法蒸鍍In，形成起始層2。這時的蒸鍍速度Al為0.03nm/s，In為0.02nm/s，蒸鍍4s時間。此后緩沖淀積層3以及半導體薄膜4的形成與實施例5相同。
這樣得到的半導體薄膜4經確認與實施例1一樣外延生長。室溫下電子遷移率為4.3～4.9m2/V·s，獲得了略高于實施例5的值。而且，各層間的密接性以及制作出的磁電變換元件，經確認與實施例1相同，具有極高的可靠性。
不過，該起始層2形成條件并非限于上文所述。現根據形成過程對它加以說明。
如實施例1與實施例5所示，可獲得外延生長膜的起始層厚度與緩沖淀積層3形成起始溫度間的關系，因In與Al而異。In的場合為0.1～2nm、250℃～350℃，Al的場合則為0.1～3nm、250℃～430℃。再加上Ga如實施例6所示為0.1～2nm、250℃～400℃。由此可知起始層厚度以及形成起始溫度二者的下限全部相同，將它們混合時也不會有變化。而且上限各自有差異，但混合時還可以由它們的混合比單純按比例配比值確定。因此，可以通過控制在此上限與下限范圍內，來自由選定混合比。
盡管在上述溫度范圍內，但以較高溫度開始成膜時，由于緩沖淀積層3表面粗糙，所以如實施例6以及7所述，最好在低溫下開始緩沖淀積層3的成膜，然后再升溫。
綜上所述，不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例象實施例2一樣，也一邊升溫一邊進行緩沖淀積層3成膜，但與實施例5相同，并非限于此方法。
(實施例8)本實施例中的工藝是基本上與實施例7相同的工藝，只是緩沖淀積層3形成方法有差異。實施例7是InSb，但本實施例則使該層從AlInSb變化為InSb。
與實施例7相同，在基板溫度380℃時形成Al∶In為3∶2的起始層2。利用借助于EB蒸鍍與電阻加熱的3元蒸鍍法，使Al與In以及Sb同時開始蒸鍍。這時的蒸鍍速度Al為0.06nm/s，In為0.04nm/s。Sb蒸鍍速度則固定為同Al以及In的總計蒸鍍粒子數之比為2。從此狀態(tài)以后，與實施例7相同，提高基板溫度，而且每隔20s使Al蒸鍍速度降低0.01nm/s、In蒸鍍速度升高0.01nm/s，并連續(xù)蒸鍍。到120s以后就只蒸鍍In與Sb。蒸鍍時間、基板溫度以及真空度都與實施例7相同。以后的半導體薄膜4的形成也與實施例7相同。
這樣得到的半導體薄膜4經確認與實施例1一樣外延生長。室溫下電子遷移率為4.5～5.0m2/V·s，獲得了與實施例3同等高的值。而且，各層間密接性以及制作出的磁電變換元件，經確認與實施例1相同，具有極高的可靠性。
不過，這種起始層2形成條件并非限于上文所述?，F根據形成過程對它加以說明。
在含Al的起始層上形成InSb時，界面上形成AlSb。這時因界面上組成急劇變化，所以AlSb與InSb的晶格常數差造成失配錯位，結晶狀態(tài)容易變差。要避免這種情況，需要使組成的變化緩慢。因此，本實施例中使鋁的組成慢慢減少。按照此方法可以慢慢地從AlInSb與InSb改變晶格常數，從而可以獲得具有表面平整的優(yōu)質結晶狀態(tài)的半導體薄膜4。而且，在Al單質起始層2或Ga的場合也是這樣，可以使之從起始層2的In∶Al∶Ga組成比向半導體層4的組成比緩慢變化，從而獲得優(yōu)質的半導體薄膜4。
綜上所述，不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例象實施例2一樣，也一邊升溫一邊進行緩沖淀積層3成膜，但與實施例5相同，并不限于此方法。
而且，雖然Al與In的組成比逐級變化，但也可以連續(xù)變化。
(實施例9)
圖4(a)所示的磁阻元件要有高靈敏度，最好電子遷移率比較高。要比至此所揭示的InSb電子遷移率還高，已知有混合InBi的方法(雨宮，電氣學會論文志，93-C，No.12/1973，P273)。因此本實施例在實施例8的基礎上使半導體薄膜4的組成發(fā)生變化。
以與實施例8相同的方法形成完緩沖淀積層3之后，采用Im現Sb以及Bi借助于電阻加熱的3元蒸鍍法，開始半導體薄膜4的形成。這時Im與Sb的蒸鍍?yōu)橄嗤瑮l件，Bi的蒸鍍速度固定使Bi/In比值為0.02。蒸鍍時間、基板溫度以及真空度與實施例8相同。
這樣獲得的半導體薄膜4經確認與實施例1一樣外延生長。室溫下電子遷移率為4.8～5.4m2/V·s，獲得了比實施例8還高的值。各層間密接性以及制作出的磁電變換元件，經確認與實施例1相同，具有極高的可靠性。
不過，這種起始層2形成條件不限于上文所述。現根據形成過程對它加以說明。
由于Bi的蒸氣壓比Sb約小兩位數，所以在形成半導體薄膜4的溫度范圍內Bi不會從膜中再蒸發(fā)。因此，通過將In/Bi比值控制為一定值(1/X)，不論與Sb的比值如何總可以獲得其組成InSb1-xBix。也就是說，只要達到目標的In與Bi之比，可以自由地設定與Sb的比值和蒸鍍速度等。另外，靠混入InBi可以提高電子遷移率，但若超過2.6%，則InSb結晶構造變化，特性變差，因而需要使之在此值以下。
綜上所述，不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例象實施例2一樣，也一邊升溫一邊進行緩沖淀積層3成膜，但與實施例5相同，并非限于這種方法。
(實施例10)圖4(b)所示的霍爾元件，要達到高靈敏度，可以尋求霍爾系數更大的而不只是電子遷移率較大的。要使InSb霍爾系數增大，已知有混合GaSb的方法(J.Appl.Phys.Vol.44，No.4/1973，P1625)。因此，本實施例在實施例8的基礎上，使半導體薄膜4的組成變化。但實施例8中起始層2以及緩沖淀積層3含的是Al，而本實施例中是Ga。
與實施例8相同，形成了Ga∶In為3∶2的起始層2。除了將Al變?yōu)镚a以外，形成條件均相同。此后靠3元蒸鍍法，同樣開始緩沖淀積層3的成膜。每隔20s使蒸鍍速度變化0.01nm/s，使Ga∶In從3∶2變化為1∶9。100s以后固定為1∶9，形成緩沖淀積層3。這時基板溫度以及與Sb的比值同實施例8一樣。此后，同樣使Ga∶In為1∶9，為了Sb對Ga與In的合計蒸鍍粒子數之比為2，又固定蒸鍍Sb進行半導體薄膜4的成膜。其它條件與實施例8相同。
這樣得到的半導體薄膜4經確認與實施例一樣外延生長。而且室溫下的霍爾系數，與實施例8的InSb膜為630cm3/c相比，可得到950cm3/c。各層間的密接性以及制作出的磁電變換元件，經確認與實施例相同，具有極高的可靠性。
不過，這種起始層2形成條件并非限于上文所述條件，現根據形成過程對它加以說明。
Ga與In相同，蒸氣壓也較低，在形成半導體薄膜4的溫度范圍內不會從基板再蒸發(fā)。因此，In/Ga比值為某一定值(1-x/x)的話，不論與Sb的比值以及其它條件如何，總可以獲得其組成In1-xGaxSb。
綜上所述，不限于前文所示實施例的形成條件，也同樣可以獲得高電子遷移率的半導體薄膜4。
另外，本實施例象實施例2一樣，也一邊升溫一邊進行緩沖淀積層3成膜，但與實施例5相同，并非限于該方法。
以上實施例中，半導體薄膜4以InSb為主，采用此單體、InBi以及GaSb的混合晶，但除此之外采用磷化銦、砷化銦的混合晶，也可以獲得外延生長結晶狀態(tài)較好的半導體薄膜4。
而且，基板采用硅單晶，但也可象包覆法、離子注入法作成的硅絕緣體SOI(Silicon on Insulator)結構的基板那樣，僅表面為硅單晶。
以上實施例中，起始層2、緩沖淀積層3以及半導體薄膜4都由真空蒸鍍法形成，但如果用PAD法(等離子體參與外延法)、ICB法(離子團束淀積法)等以適當等離子體、離子等能量成膜的方式，便或使成膜溫度更為低溫化，而且可以獲得特性好的半導體薄膜。
權利要求
1.一種半導體薄膜制造方法，其特征在于包括除去表面由硅單晶組成的基板的表面氧化膜，并由氫原子使表面硅的懸空鍵終止的工序；在該氫終止基板上形成由鋁、鎵、銦中至少選一種所組成的起始層的工序；在該起始層上形成至少含銦與銻的緩沖淀積層的工序；以高于緩沖淀積層形成起始溫度的溫度在該緩沖淀積層上形成至少含銦與銻的半導體薄膜的工序。
2.如權利要求1所述的半導體薄膜制造方法，其特征在于起始層由鋁組成，該起始層形成為0.1～3nm厚，緩沖淀積層在250～430℃溫度范圍內開始成膜，半導體薄膜則以370～460℃溫度范圍內高于緩沖淀積層形成起始溫度的溫度成膜。
3.如權利要求1所述的半導體薄膜制造方法，其特征在于起始層由鎵組成，該起始層形成為0.1～2nm厚，緩沖淀積層在250～400℃溫度范圍內開始成膜，半導體薄膜則以370～460℃溫度范圍內高于緩沖淀積層形成起始溫度的溫度成膜。
4.如權利要求1所述的半導體薄膜制造方法，其特征在于起始層由銦組成，該起始層形成為0.1～2nm厚，緩沖淀積層在250～400℃溫度范圍內開始成膜，半導體薄膜則在370～460℃溫度范圍內開始成膜。
5.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層由銦與銻組成。
6.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層由Al與銦以及銻組成，鋁的組成隨膜厚加大而減少。
7.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖沉積層由鎵與銦以及銻組成。
8.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層的鋁與鎵與銦之比是連續(xù)地或逐級地從起始層之比變化到半導體薄膜之比的。
9.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層在保持形成起始溫度的狀態(tài)下成膜。
10.如權利要求7所述的半導體薄膜制造方法，其特征在于緩沖淀積層隨成膜厚度的加大一邊使銻與銦的蒸鍍粒子數比增大一邊成膜，然后從此狀態(tài)以0.5℃/s以上的速度升溫到至少溫度達370℃。
11.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層是隨膜厚的加大使基板溫度升高來成膜的。
12.如權利要求1所述的半導體薄膜制造方法，其特征在于緩沖淀積層隨膜厚的加大使基板溫度下降到230℃以下成膜，然后從此狀態(tài)以0.5℃/s以上的速度升溫到至少溫度達370℃。
13.如權利要求1所述的半導體薄膜制造方法，其特征在于半導體薄膜由磷化銦、砷化銦、鉍化銦或銻化鎵中至少選一種與銻化銦的混合晶，或銻化銦單體組成。
14.一種磁電變換元件的制造方法，其特征在于應用如權利要求1至13中任一項所述的半導體薄膜制造方法加工半導體薄膜，并在其上加設電極。
全文摘要
本發(fā)明的半導體薄膜制造方法，其特征在于包括除去表面由硅單晶組成的基板的表面氧化膜，由氫終止表面硅懸空鍵的工序；在該氫終止Si單晶基板上形成Al、Ga、In中至少選一種所組成的起始層的工序；在該起始層上形成至少含In與Sb的緩沖淀積層的工序；以高于緩沖淀積層形成起始溫度的溫度在該淀積層上形成至少含In與Sb的半導體薄膜的工序。本發(fā)明還包括加工上述方法所得半導體薄膜，在其上設電極的磁電變換元件制造方法。
文檔編號H01L43/06GK1098559SQ9410549
公開日1995年2月8日 申請日期1994年5月26日 優(yōu)先權日1993年5月28日
發(fā)明者川崎哲生, 是近哲広, 北畠真, 平尾孝 申請人:松下電器產業(yè)株式會社