專利名稱：高輸出功率的高頻靜態(tài)感應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜態(tài)感應(yīng)晶體管(SIT)，特別涉及高輸出功率的高頻凹柵型或側(cè)柵型靜態(tài)感應(yīng)晶體管。
參看圖20敘述現(xiàn)有技術(shù)的SIT。圖20(A)表示表面柵型SIT，它包括，作為漏區(qū)的n+襯底101，設(shè)置在襯底101上面作為溝道區(qū)的外延層102，在n型外延層102表面上形成的n+源區(qū)103和p+柵區(qū)104。按照這種表面柵結(jié)構(gòu)，通過減少柵電阻以便改善高頻特性。已提供在大約1GHz工作的表面柵型SIT。由于設(shè)置擴散深度為2-3μm或更深的P+柵區(qū)104，則當(dāng)n型外延層102的厚度是20μm時，可能獲得200-300V的擊穿電壓，同樣，當(dāng)n型外延層102的厚度是6μm時，可以獲得600V的擊穿電壓。
已經(jīng)提出如圖20(B)和圖20(C)所示的凹柵型和側(cè)柵型SIT作為進一步改善高頻特性的結(jié)構(gòu)。在凹柵型SIT中，在n型外延層102中形成槽105。在槽105的底上形成P+柵區(qū)106。在側(cè)柵型SIT中在槽107的兩個拐角形成P+柵區(qū)108，槽107是在n外延層102中形成的。因為這兩種SIT和表面柵型SIT相比，減少了柵-源間的電容量Cgs和柵-漏間的電容量Cgd，所以功率增益幾乎上升到UHF頻段的上限。在凹柵型SIT的情況，外延層102的厚度是大約6-10μm，在1-3GHz的功率增益是7-10db，并且器件可能在幾GHZ的最大振蕩頻率fmax下工作，增益變成1(0dB)。
為提高高頻特性，要減少柵-源電容Cgs和柵-漏電容Cgd。為減少Cgd，可以把P+柵區(qū)106的擴散深度Xj作淺。由于Cgd隨柵區(qū)和漏區(qū)之間的距離增大而相反地增加，可把n外延層102作厚，以便減少Cgd。但是，如果把n外延層102作厚，則由于電子從源區(qū)到漏區(qū)引的傳輸時間影響，結(jié)果減少增益。因此，Cgd和fmax對n外延層102的厚度有一折衷關(guān)系。
為了增加?xùn)?漏間的擊穿電壓BVgd，可以增加Xj。但是，可減少柵區(qū)和漏區(qū)之間的距離來增加Cgd。也就是說，BVgd和Cgd與P+柵區(qū)106擴散厚度Xj有一折衷關(guān)系。如上所述，高頻特性與擊穿電壓有很大關(guān)系。BVgd是柵漏區(qū)之間P-n結(jié)的反向擊穿電壓，由此，確定適于漏區(qū)的最大電壓(擊穿電壓)。
實際的凹柵型SIT的BVgd比由平面結(jié)確定的理論擊穿電壓要低。給柵和漏區(qū)之間的P-n結(jié)加電壓，直到擊穿，然后用紅外線輻射顯微鏡觀察SIT的表面。發(fā)現(xiàn)在P+柵區(qū)106的最外緣部分的溫度升高因此，在最外面部分產(chǎn)生的球面形或圓柱形的結(jié)區(qū)的擊穿電壓降低而不是在柵和漏區(qū)之間的平面結(jié)區(qū)(獲得理論擊穿電壓的部分)擊穿電壓降低。
因為SIT的輸出功率與漏電壓和漏電流成比例的增加，為了實現(xiàn)高頻大輸出功率的器件，采用由柵漏區(qū)之間的厚度確定的理論擊穿電壓，但不降低高頻特性，進行最佳設(shè)計。但是，實際的BVgd要低于理論擊穿電壓，因此，為了提供高頻大輸出功率的凹柵型SIT，應(yīng)使BVgd增大到算出的理論擊穿電壓。對于側(cè)柵型SIT要進行同樣的處理。
其次，參照附圖21(A)簡略敘述SIT中的柵和源極結(jié)構(gòu)。在用虛線包圍區(qū)中(元件區(qū)120)，平行地設(shè)置P+柵區(qū)和n+源區(qū)，柵極108和源極109分別設(shè)置在P+柵區(qū)和n+源區(qū)上。鋁(Al)柵接觸點110和鋁(Al)源接觸點111形成在最外面的元件區(qū)120上。柵接觸點110和每一柵電極108之間的連接區(qū)112用右上斜線表示，源接觸點111和每一源極109之間的連接部分用左下斜線表示。如圖21(B)所示，在外延層102上面形成氧化膜114，在氧化膜114上面設(shè)置柵接觸點11。同樣，雖然沒有表示，在氧化膜114上面，也形成源接觸點111。上述接觸點結(jié)構(gòu)中，在柵和漏區(qū)之間的擊穿電壓雖然決定于每個Al接觸點下面氧化層的厚度和質(zhì)量，但是它是大約200-300V。
并且，由一個元件區(qū)域構(gòu)成SIT。因為，漏電流與整個源長成比例，所以通過增加元件區(qū)120的面積可增加整個源長，實現(xiàn)源電流的增加。但是，當(dāng)增加元件區(qū)120的面積時，會增加源和柵區(qū)的電阻和電感；特別在微波波段使用SIT，電阻和電感大大地影響器件的運作條件。因此，對于增加元件區(qū)的面積受到一定限制。
本發(fā)明的一個目的是提供一種凹柵或側(cè)柵型SIT，它有高擊穿電壓的柵-漏結(jié)，并且改善了高頻特性。
本發(fā)明另一個目的是提供具有大輸出功率特性的高頻凹柵或側(cè)柵型SIT。
本發(fā)明又一個目的是提供一種凹柵或側(cè)柵型SIT，能減少柵-漏和柵-源寄生電容。
本發(fā)明再一個目的是提供一種凹柵或側(cè)柵型SIT，它允許通過大電流和減少電感。
利用下述結(jié)構(gòu)，可以實現(xiàn)本發(fā)明的目的和優(yōu)點。
按照本發(fā)明的一個方案提供一個凹柵或側(cè)柵型靜態(tài)感應(yīng)晶體管，它包括，第1導(dǎo)電類型的漏區(qū)，設(shè)置在漏區(qū)上面的具有第1導(dǎo)電類型的溝道區(qū)，許多槽每一個槽都形成在溝道區(qū)中，第1導(dǎo)電類型的許多源區(qū)，每一個都設(shè)置在溝道區(qū)中，以便被設(shè)置在各槽之間，第2導(dǎo)電類型的許多柵區(qū)，每一個都設(shè)置在各槽的底部，相互平行設(shè)置的柵區(qū)和源區(qū)，第2導(dǎo)電類型的設(shè)置在溝道區(qū)中的保護環(huán)，以便圍繞柵區(qū)。在這樣的結(jié)構(gòu)中，保護環(huán)設(shè)置成使最外面柵區(qū)在縱向方向分別與保護環(huán)的一側(cè)重疊，并且，每一柵區(qū)在其兩邊和保護環(huán)相耦連。
按照本發(fā)明的另一方案，僅在保護環(huán)區(qū)設(shè)置柵和源電極以便相互對置。
在本申請所附權(quán)利要求中，將敘述本發(fā)明新穎和有區(qū)別的特征。參考附圖的以下敘述，可以更好的理解本發(fā)明本身和發(fā)明的目的和優(yōu)點。


圖1(A)是簡略表示本發(fā)明SIT第1實施例的平面圖；圖1(B)是由圓包圍的圖1(A)部分的部分?jǐn)U大的視圖；圖2是圖1(B)沿線II-II′剖開的剖視圖；圖3是表示寬度L1和柵區(qū)及漏區(qū)之間擊穿電壓之間關(guān)系的曲線圖；圖4是表示SITS功率增益的頻率特性的曲線圖；圖5是簡略表示按照本發(fā)明的SIT第2實施例的剖視圖；圖6是簡略表示按照本發(fā)明SIT第3實施例的剖視圖；圖7到圖12是表示按本發(fā)明制造SIT工藝的剖視圖；圖13是簡略表示按本發(fā)明的SIT第4實施例的平面圖；圖14是圖13沿線IVX-IVX′剖開的剖視圖；圖15(A)是圖13沿線XVA-XVA′剖開的剖視圖15(B)是圖13沿XVB-XVB′剖開的剖視圖；圖16(A)是當(dāng)接觸點延伸到溝道區(qū)表面的剖分剖視圖；圖16(B)是當(dāng)接觸點延伸到浮置區(qū)的部分剖視圖；圖17是SIT的剖視圖，其有作為切割區(qū)的n+區(qū)；圖18是簡略表示按照本發(fā)明具有兩個元件區(qū)第5實施例的平面圖；圖19是簡略表示具有4個元件區(qū)的SIT平面圖；圖20(A)到(C)是簡略表示公知SITS的剖視圖；圖21(A)是簡略表示公知SIT的平面圖；圖21(B)是圖21(A)沿XXI-XXI′剖開的剖視圖。
下面，參照附圖，敘述本發(fā)明的實施例。
首先，敘述本發(fā)明第1實施例。
如圖1(A)所示，凹柵型SIT包括許多伸長的P+柵區(qū)16(包含16和16b)，許多伸長的n+源區(qū)18，圍繞P+柵區(qū)16(由虛線包圍的部分)象帶子一樣的P+保護環(huán)區(qū)13。如此設(shè)置P+柵區(qū)16和n+源區(qū)18，使其基本上和P+保護環(huán)區(qū)13的長邊相互垂直，并且與保護環(huán)區(qū)13的短邊相互平行。
如圖1(B)所示，設(shè)置在最外(最左)邊的P+柵區(qū)16a在縱方向和P+保護環(huán)區(qū)13相連，設(shè)置在n+源區(qū)18之間的每一個P+柵區(qū)16b在一邊緣或末端和P+保護環(huán)區(qū)1 3相連。把P+保護環(huán)區(qū)13的拐角弄圓，以便減輕電場強度。并且，為防止柵-源擊穿電壓BVgs降低，要求設(shè)置的每個n+源區(qū)18滿足L2≥Wgs。在圖中，L1表示P+保護環(huán)區(qū)13的寬度，L2表示n+源區(qū)18的邊緣和P+保護環(huán)區(qū)13之間的距離，Wgs表示n源區(qū)18和P+柵區(qū)16之間的距離。
下面，參照圖2更詳細地敘述凹柵型SIT，其中圖2是沿圖1(B)線II-II′剖開的剖視圖。凹柵型SIT包括n+漏區(qū)(n+襯底)11，n外延層12，它是設(shè)置在n+漏區(qū)11上面的高阻溝道區(qū)，槽14a和14b形成在n外延層12，經(jīng)緣膜15形成在n外延層12上，P+柵區(qū)16a和16b形成在槽14a和14b的底部，P+保護環(huán)區(qū)13形成在n延層12中，以便和P+柵區(qū)16a的外圍部分相連，設(shè)置在n外延層12的n+源區(qū)18，分別設(shè)置在P+柵區(qū)16和n+源區(qū)18的柵電極19和源電極20，設(shè)置在n+漏區(qū)11上面的漏電極21?？梢岳肧iO2膜，SiN膜，PSG膜或這些復(fù)合膜作為絕緣膜15。
在圖2中，W1表示n外延層12的厚度，W2表示P+柵區(qū)16和n+漏區(qū)11之間的距離，W3表示P+保護環(huán)區(qū)13和n+漏區(qū)11之間的距離，Xj表示P+保護環(huán)區(qū)13的擴散深度，Rj表示P+保護環(huán)區(qū)13的曲率半徑，R是大約Xj的80％。
例如，假定W1是9μm，槽14的深度是1-1.5μm，P+柵區(qū)16的擴散深度是大約0.5μm。對于常規(guī)器件，沒有P+保護環(huán)區(qū)，BVgd是大約50-60V。相反，對于本發(fā)明的器件，設(shè)置P+保護環(huán)區(qū)13，它的L1為8-13μm，Xj大約為2μm，則BVgd變成120-140V；是常規(guī)器件的有關(guān)參數(shù)數(shù)值的兩倍以上。
在上述結(jié)構(gòu)中，認為n+漏區(qū)11和n外延層12之間的過渡區(qū)厚度W2是大約7μm。在此情況，由p+柵區(qū)16的平面結(jié)區(qū)確定的理論擊穿電壓是大約156V。按照本發(fā)明具有P+保護環(huán)13的結(jié)構(gòu)能提供接近理論擊穿電壓90％的數(shù)值。
其次，敘述P+保護環(huán)區(qū)13的的寬度L1。在SIT中設(shè)置P+保護環(huán)區(qū)13，則在P+保護環(huán)13和n+漏區(qū)11之間產(chǎn)生寄生電容Cgd′，除非Cg與P+柵區(qū)16和n+漏區(qū)11之間電容Cgd充分的小，否則會降低高頻特性，由此而減少功率增益。所以必須減少Cgd′。并要盡可能的減少L1。但是，如果L1太短，因為由設(shè)置在P+保護環(huán)區(qū)13外圍的柱形結(jié)區(qū)決定擊穿電壓因而降低擊穿電壓BVgd。因此需要通過考慮L1和BVgd之間關(guān)系，來確定P+保護環(huán)區(qū)13的寬度L1。
保護環(huán)區(qū)13的雜質(zhì)濃度可以等于或小于P+柵區(qū)16a和16b的雜質(zhì)濃度。如果保護環(huán)區(qū)13的雜質(zhì)濃度小于P+柵區(qū)16a、16b的雜質(zhì)濃度，則耗盡層延伸到P+保護環(huán)區(qū)13，并進一步增加擊穿電壓和減少寄生電容。
雖然，在圖1(A)中沒有表示柵和源接觸點，但是，和許多伸長的P+柵區(qū)16的一個邊緣相連的柵接觸點，以及和許多伸長的n+源區(qū)1的一個邊緣相連的源接觸點是利用絕緣膜而被設(shè)置在有P+保護環(huán)區(qū)13的n外延層12上面，這樣使它們彼此相對。
圖3表示SIT中P+保護環(huán)寬度L1和柵-漏擊穿電壓BVgd之間的關(guān)系，該SIT具有W1為9μm，槽14深為1-1.5μm，規(guī)定P+柵16擴散深度為大約0.5μm，Xj為2μm。按照圖3，當(dāng)L1是大約8μm以上時，則BVgd達到飽和。當(dāng)L1是8μm以上時，耗盡層延伸到漏區(qū)11，并且超過由P+柵區(qū)16到n+漏區(qū)11的距離W2(大約7-7.5μm)，由此，降低表面電場強度。這意味著在器件中由P+柵區(qū)16的平面結(jié)部分確定擊穿電壓BVgd。因此，為獲得預(yù)定擊穿電壓和同時減少寄生電容Cgd′要求P+保護環(huán)13的寬度L1幾乎等于或稍大于W2。
圖4表示功率增益和頻率之間的關(guān)系，它是通過測量凹柵型SIT的S參數(shù)算出的，SIT具有并聯(lián)的100個伸長的源區(qū)(每個源長120nμm總源長1.2cm)。具有L1規(guī)定為大的8μm的本發(fā)明SIT和沒有保護環(huán)結(jié)構(gòu)的常規(guī)SIT比較如下所示。偏置條件如下所示(本發(fā)明的SIT有P+保護環(huán)，具有大的BVgd，Vds是為50V，是常規(guī)SIT的兩倍)
如圖4所示，對于最穩(wěn)定的增益而言，由于Cgd′，本發(fā)明SIT中減少增益0.5db。但是，對于最有用的增益，本發(fā)明的SIT的功率增益幾乎與常規(guī)SIT的功率增益相等，在某些頻率還大于常規(guī)SIT的功率增益，這是因為除了Cgd和Cgd′外，還受電感的影響。按照本發(fā)明的SIT擊穿電壓可能增加到常規(guī)SIT擊穿電壓的2倍以上，而不降低頻率特性。這意味著，SIT的許可的直流(DC)輸入可能被加倍，因此，和具有相同源長的SIT比較，使本發(fā)明輸出功率加倍。
其次，參看圖5，敘述本發(fā)明的第2實施例。用相同標(biāo)號表示與圖2類似的部分。P+浮置區(qū)22具有類似于P+保護環(huán)區(qū)13的雜質(zhì)濃度，P+保護環(huán)區(qū)13形成在n外延層12中，使P+浮置區(qū)22環(huán)繞P+保護環(huán)區(qū)13。可以2倍或3倍的設(shè)置P+浮置區(qū)22，以便獲得較高的擊穿電壓。
圖6表示本發(fā)明的第3實施例，其中，在P+保護環(huán)區(qū)13的周圍設(shè)置n+區(qū)23。它防止從保護環(huán)區(qū)13延伸的耗盡層過度的延伸、并且被用作沿線A-A′的切割區(qū)。當(dāng)按照n+區(qū)23，把晶片切成小塊時，可能防止不想產(chǎn)生和增加的漏電流。最好，n+區(qū)23的擴散深度，至少是比P+保護環(huán)區(qū)13深，并且可以達到n+漏區(qū)11。P+浮置區(qū)22可以設(shè)置在保護環(huán)區(qū)13的周圍，在其周圍可以提供n+區(qū)23。
參照圖7到圖12，敘述本發(fā)明的一種制造SIT的方法，它表示沿圖1(B)II-II′線剖開的剖視圖。
首先，制備作為漏區(qū)的n+襯底11，其是(100)或(111)平面，雜質(zhì)濃度大約為1×1018到1×1019cm-3，下文將其稱為n+漏區(qū)。利用SiCl4和H2，通過汽相生長方法，在n+漏區(qū)11上面、生長高阻n-型外延層12。n外延層12的雜質(zhì)濃度是1×1013cm-3或更小或1×1013到1×1015cm-3。為了獲得恰好夾斷特性，鄰接襯底11的n外延層1下部的雜質(zhì)濃度是1×1013cm-3，從其表面向下2-3μm的n外延層上部雜質(zhì)濃度是5×1014到1×1015cm-3。按照設(shè)計，n外延層12具有均勻或非均勻雜質(zhì)濃度分布。利用SiO2等(未表示)作為掩模(圖7通過離子注入等方法，在n外延層12中形成P+保護環(huán)區(qū)13，其雜質(zhì)濃度為1×1017到1×1020cm-3。
其次，利用SiO2膜(未表示)作為掩模，通過RIE(反應(yīng)離子腐蝕方法，在n外延層12中，形成許多作為凹柵的伸長槽14a和14b。形成最外邊槽14a，在縱向部分地重疊P+保護環(huán)區(qū)13，形成槽14b，在兩邊(未表示)重疊P+保護環(huán)區(qū)13。槽14a和14b分別是2μm和1μm寬，1-1.5μm深。槽14a和槽14b間隔3-7μm，RIE利用SF6和O2氣混合等離子體(圖8)。
然后，通過在水蒸氣中氧化n外延層12，形成絕緣膜15，例如厚度為大約0.5-1μm的厚氧化膜。RIE利用CF4或CF4和CHF3混合氣體選擇地腐蝕絕緣膜15，以從槽14a和槽14b底部暴露出n外延層12。接著，對露出的槽14a和14b的底部進行硼擴散和離子注入，以便提供P+柵區(qū)16a和16b，其雜質(zhì)濃度為1×1018到1×1020cm-3，在此工藝中，P+柵區(qū)16a和P+保護環(huán)區(qū)13相連。同樣，在兩邊(未表示)把P+柵區(qū)16b和P+保護環(huán)區(qū)13相連。P+柵區(qū)16的擴散深度大約是0.5μm(圖9)。
其次，在襯底表面形成光致抗蝕劑等材料的掩模圖形，利用RIE等方法，選擇地除去絕緣膜15，以便露出n型外延層12(圖10)。把磷或砷離子注入到延伸的n外延層12，以便在其中提供n+源區(qū)18。此后，除去掩模圖形17。如果把SiO2等作為掩模圖形17，也可以通過擴散多晶硅層所含的n-型雜質(zhì)形成n+源區(qū)18，(圖11)，以后，分別在P+柵區(qū)16，n+源區(qū)18，n+漏區(qū)11形成柵電極19，源電極20，和漏電極21，(圖12)。
其次，參照附圖13-17，敘述本發(fā)明第4實施例。
如圖13所示，凹柵型SIT包括許多伸長的P+柵區(qū)37(包括37a和37b)，許多伸長的源區(qū)39，矩形P+保護環(huán)區(qū)33，它包圍P+柵區(qū)37(在圖中由虛線包圍)，位于P+保護環(huán)區(qū)33外圍的P+浮置區(qū)34，柵電極布線層40設(shè)置在P+柵區(qū)37上面，并在P+保護環(huán)區(qū)33上面相互連接，源電極布線層41設(shè)置在n+源區(qū)39上面，在P+保護環(huán)區(qū)33上面互連，柵接點(焊點)43與柵電極布線層40相連，源接觸點(焊點)44與源電極布線層41相連。在這種情況，柵和源接觸點43和44被設(shè)置在P+保護環(huán)區(qū)33。
由圖13顯而易見，柵電極布線層40由左斜線表示，源電極布線層41由右斜線表示。例如，利用摻硼多晶硅作為柵和源電極布線層40和41，利用如Al或Al-Si金屬作柵和源接點43和44。
平行地交替設(shè)置P+柵區(qū)37和n+源區(qū)39。設(shè)置在最外邊的P+柵區(qū)37a在縱向被連到P+保護環(huán)區(qū)33，夾在n+源區(qū)39之間的每一P+柵區(qū)37b在兩邊與P+保護環(huán)33相連。把P+保護環(huán)區(qū)33的拐角弄圓，以便降低電場強度，設(shè)置P+柵區(qū)37和n+源區(qū)39與P+保護環(huán)區(qū)33的相對兩長邊相互垂直，并與柵和源接點43及44的中心線相互對稱。柵和源電極布線線層40和41具有指狀電極結(jié)構(gòu)。
參照圖14敘述凹柵型SIT的剖面，它是沿圖13線IVX-IVX′剖開的剖視圖。凹柵型SIT包括n+漏區(qū)(n+襯底)31，設(shè)置在n+漏區(qū)31上面的高阻溝道區(qū)中的n外延層32，在n外延層32中形成的槽35a和35在n外延層32上形成絕緣膜36，從槽35a和35b的底部在n外延層32上形成P+柵區(qū)37a和37b，在n外延層32中形成P+保護環(huán)區(qū)33，以便在縱向使其和P+柵區(qū)37的外圍部分相連，在n外延層32中形成P+浮置區(qū)34，在n外延層32上設(shè)置源區(qū)39，在P+柵區(qū)37和n+源區(qū)39上分別淀積柵和源電極布線層40和41，在n+漏區(qū)31上面設(shè)置漏電極42。把SiO2膜，SiN膜，PSG膜，聚酰胺膜，或這些復(fù)合膜用作絕緣膜36。
如圖15(A)所示，P+柵區(qū)37b和P+保護區(qū)33相互連接。每一柵電極布線層40被設(shè)置在P+柵區(qū)37b，并通過絕緣膜36延伸到P+保護環(huán)區(qū)33，柵接觸點43被設(shè)置在P+保護環(huán)區(qū)33上面的柵電極布線層40上面。如圖15(B)所示，設(shè)置在n+源區(qū)39上的每一源電極布線層41，通過絕緣膜36延伸到P+保護環(huán)區(qū)33，源接點44形成在P+保護環(huán)區(qū)33上面的源電極布線41上面。
如上所述，把柵和源接點43和44只淀積在P+保護環(huán)33上。如圖16(A)所示，如果柵電極接點43′延伸到P+保護環(huán)區(qū)33和P+浮置區(qū)34之間的部分，則在圓部分A降低擊穿電壓。如圖16(B)所示，如果接點43＂達到或者超過P+浮置區(qū)34，則減少柵-漏擊穿電壓BVgd，并增加?xùn)?漏電容Cgd，因此，減少高頻區(qū)的功率增益。此外，產(chǎn)生包括P+保護環(huán)區(qū)33，n外延層32和P+浮置區(qū)34的寄生MOS晶體管。因此，如果柵漏擊穿電壓BVgd，例如是大約600V，它隨時間減少到大約300V。因此，需要只在P+保護環(huán)區(qū)33上面設(shè)置柵和源接觸點43。
而且，因為P+柵區(qū)37a最外圍部分，沿縱向和P+保護區(qū)33相連，由P+柵區(qū)37的平面結(jié)部分確定柵漏擊穿電壓BVgd，可使BVgd增強到幾乎是理論擊穿電壓。但是，如果柵源接觸點43和44位于P+保護環(huán)區(qū)33的最外邊，如上所述，將降低擊穿電壓。因此，如想使SIT擊穿電壓變高，則要設(shè)置P+保護環(huán)區(qū)33，并且把柵和源接觸點43和44只設(shè)置在P+保護環(huán)區(qū)33上面。
例如，當(dāng)外延層32是35-55μm厚，槽35是1-1.5μm深，相互間距離是7-10μm，P+保護環(huán)區(qū)33在掩模層是30-50μm寬，P+保護環(huán)區(qū)3的擴散深度是大約5μm，則凹柵型SIT具有大約300-600V的柵-漏擊穿電壓BVgd，在10MHZ時具有功率增益20-25db，在100MHZ時具有功率增益10-15db。
并且，如圖17所示，可以在P+浮置區(qū)34的外圍設(shè)置n+區(qū)45。當(dāng)沿線B-B′切割晶片時，可能防止產(chǎn)生和增加漏電流。最好，至少使n+區(qū)擴散深度比P+保護環(huán)區(qū)33的深度更深。
其次，敘述本發(fā)明第5實施例。
圖18表示SIT，它包括并聯(lián)的兩個單元5a和50b，每個單元有柵和源等，與圖13所示相同。圖18中單元50a和50b的細節(jié)與圖13中的情況相同，并且被省略，連續(xù)設(shè)置P+保護環(huán)區(qū)33，以便限定矩形單元50a和50b，在單元50a和50b之間形成與柵區(qū)兩邊相連的P+保護環(huán)區(qū)331。
單元50a的源接點44a和單元50b的源電極接點44b，幾乎設(shè)置在P+保護環(huán)區(qū)33兩外部長邊的中心。和單元50a及50b的柵區(qū)相連的柵接觸點43與源接觸點44a和44b排在一直線上(對準(zhǔn))，并且被設(shè)置在共公的P+保護環(huán)區(qū)331上面。如圖18所示，在每個單元中，P+柵區(qū)和n+源區(qū)與P+保護環(huán)區(qū)33的相對長邊相互垂直，并相對于柵和源接觸點43，44a，44b的中心線是對稱的。對于設(shè)置柵和源接觸點43，44a，44b的P+保護環(huán)區(qū)33的面積和他的其它部分相比是被增加了圖19表示包括4個并聯(lián)單元50a-50d的SIT。在這種情況，如圖18所示，設(shè)置一矩形P+保護環(huán)區(qū)33，以便限定單元50a到50d。只在P+保護環(huán)區(qū)33上面交替地設(shè)置源接觸點44和柵接觸點43。
于是，在具有公共部分的P+柵保護區(qū)33上面設(shè)置柵和源接觸點43和44，則容易并聯(lián)大量單元50。考慮電流容量和電阻等，在每個保護環(huán)區(qū)可以設(shè)置兩個或更多的接觸點。在接觸點下面的P+保護環(huán)區(qū)33具有要求的結(jié)構(gòu)。由于溝道具有高阻，則在單元內(nèi)容易被吸收(digestion)。
當(dāng)把SIT用在比HF頻段更高的VHF或UHF時，不能忽略源和柵電感的影響。但是，包括并聯(lián)幾個小面積單元50的器件，和僅有一個大面積單元的器件結(jié)構(gòu)相比，它可以減少不希望的電感。而且那樣的器件可能一致的運作。
利用與圖7-12所示類似的工藝，可能制造第4和第5實施例所示的器件。
雖然，已經(jīng)敘述了凹柵型SIT，但是類似的敘述也適用于側(cè)柵型SIT。本發(fā)明不僅適用于由Si制作的SIT，而且適用于由GaAs，InP等制作的化合物半導(dǎo)體(制作的器件)，這是不必說的。
按照本發(fā)明，在凹柵或側(cè)柵型SIT中，在柵區(qū)的周圍，設(shè)置保護環(huán)區(qū)，由此，顯著地增加?xùn)怕┙Y(jié)擊穿電壓。對于本發(fā)明的SIT，和常規(guī)的SIT相比，可以使在漏和源之間加的電壓變成兩倍以上，而不降低高頻特性，并且提供有高輸出功率的SIT。設(shè)置P+保護環(huán)區(qū)，以便與P+柵區(qū)最外邊部分耦連，并且僅在P+保護環(huán)區(qū)設(shè)置柵和源接觸點由此，可以改善擊穿電壓和提供具有優(yōu)良高頻特性的SIT。并且，容易提供并聯(lián)的小面積單元，由此，增加整個源長度和減少電感。
本領(lǐng)域技術(shù)人員應(yīng)進一步了解，前面的說明是公開器件的優(yōu)選實施例，本發(fā)明可以進行各種變化和修改，但均不脫離本發(fā)明的精神實質(zhì)和范圍。
權(quán)利要求
1，一種靜態(tài)感應(yīng)晶體管，它包括，具有第1導(dǎo)電類型的漏區(qū)；設(shè)置在所述漏區(qū)上面有所述第1導(dǎo)電類型的溝道區(qū)；許多溝槽，每一個溝槽形成在所述的溝道區(qū)中；許多源區(qū)，它具有所述的第1導(dǎo)電類型，每一源區(qū)設(shè)置在所述溝道區(qū)中，以便被設(shè)置在所述的許多槽之間；許多柵區(qū)，具有第2導(dǎo)電類型，每一柵區(qū)設(shè)置在所述槽的底部，其中，所述許多柵區(qū)和所述許多源區(qū)相互平行設(shè)置；保護環(huán)區(qū)，具有所述的第2導(dǎo)電類型，設(shè)置在所述溝道區(qū)，圍繞所述許多柵區(qū)設(shè)置所述的保護環(huán)區(qū)，使所述許多柵區(qū)中的最外邊柵區(qū)分別與所述保護環(huán)區(qū)的一邊重疊，所述許多柵區(qū)中的每一個在兩邊和所述保護環(huán)區(qū)相連。
2，按照權(quán)利要求1的靜態(tài)感應(yīng)晶體管，其特征是，所述保護環(huán)的寬度等于或者稍大于所述許多柵區(qū)中的每一柵區(qū)與所述漏區(qū)之間的距離。
3，按照權(quán)利要求1的靜態(tài)感應(yīng)晶體管，其特征是，在所述溝道區(qū)設(shè)置具有所述第2導(dǎo)電類型的浮置區(qū)，以便包圍所述保護環(huán)區(qū)。
4，按照權(quán)利要求1的靜態(tài)感應(yīng)晶體管，其特征是，在所述溝道區(qū)設(shè)置具有所述第1導(dǎo)電類型的半導(dǎo)體區(qū)，以便包圍所述保護環(huán)區(qū)。
5，按照權(quán)利要求4的靜態(tài)感應(yīng)晶體管，其特征是，利用所述的半導(dǎo)體區(qū)作為切割區(qū)。
6，按照權(quán)利要求1的靜態(tài)感應(yīng)晶體管，其特征是，在所述溝道區(qū)利用絕緣膜，設(shè)置具有指狀結(jié)構(gòu)的源和柵電極。
7，一種靜態(tài)感應(yīng)晶體管包括具有第1導(dǎo)電類型的漏區(qū)；在所述漏區(qū)上面設(shè)置溝道區(qū)，它具有所述的第1導(dǎo)電類型；許多溝槽，其中每一溝槽形成在所述溝道區(qū)中，并且具有一底部；具有所述第1導(dǎo)電類型的許多源區(qū)，每一源區(qū)設(shè)置在所述溝道區(qū)上面，以便被設(shè)置在所述許多槽之間，其中相互平行地設(shè)置所述的許多槽和所述的許多源區(qū)；許多柵區(qū)，具有第2導(dǎo)電類型，每一個柵區(qū)設(shè)置在所述的底部；設(shè)置在所述溝道區(qū)的保護環(huán)區(qū)，具有第2導(dǎo)電類型，設(shè)置所述的保護環(huán)區(qū)，包圍所述許多柵區(qū)，使所述許多柵區(qū)中的最外邊柵區(qū)，分別與所述保護環(huán)區(qū)的一邊互相重疊，并且，所述許多柵區(qū)中的每一個柵區(qū)在其兩邊和所述的許多柵區(qū)耦連；源電極，其中每一個源電極設(shè)置在所述許多源區(qū)中的相應(yīng)的一個源區(qū)上；柵電極，其中每一個柵電極設(shè)置在所述柵區(qū)中的相應(yīng)一個柵區(qū)上；第1和第2接觸點，利用絕緣膜被設(shè)置在所述保護環(huán)區(qū)，并分別與所述源電極和所述柵電極相連。
8，按照權(quán)利要求7的靜態(tài)感應(yīng)晶體管，其特征是，使所述許多源區(qū)中的每一個源區(qū)和所述許多柵區(qū)中的每一個柵區(qū)相互交替設(shè)置
9，按照權(quán)利要求7的靜態(tài)感應(yīng)晶體管，其特征是，相互相對設(shè)置所述第1和第2接觸點。
10，按照權(quán)利要求7的靜態(tài)感應(yīng)晶體管，其特征是，所述許多柵區(qū)和所述許多源區(qū)，相對于連接所述第1和第2接觸點的直線是對稱的。
11.一種靜態(tài)感應(yīng)晶體管包括具有第1導(dǎo)電類型的漏區(qū)；設(shè)置在所述漏區(qū)上面的溝道區(qū)，具有所述第1導(dǎo)電類型；具有第2導(dǎo)電類型的保護環(huán)區(qū)，所述保護環(huán)區(qū)設(shè)置在所述的溝道區(qū)，以便限定由所述保護環(huán)區(qū)的公共區(qū)隔開的第1和第2區(qū)；許多槽，其中每一槽形成在所述第1和第2區(qū)中的所述每一區(qū)中并且有一個底部；具有所述第1導(dǎo)電類型的許多源區(qū)，每一源區(qū)設(shè)置在所述第1和第2區(qū)中的所述每一區(qū)上，以便被設(shè)置在所述許多槽之間，其中，所述許多槽和所述許多源區(qū)相互平行地設(shè)置；許多柵區(qū)，具有第2導(dǎo)電類型，每一個柵區(qū)設(shè)置在所述的底部；源電極，其中每一個源電極設(shè)置在所述許多源區(qū)中的相應(yīng)一個源區(qū)上面；柵電極，其中每一個柵電極設(shè)置在所述許多柵區(qū)中的相應(yīng)一個柵區(qū)上面；第1和第2接觸點，利用絕緣膜被設(shè)置在所述保護環(huán)區(qū)上面，并且連到所述源電極上；第3接觸點，利用所述絕緣膜設(shè)置在所述保護環(huán)區(qū)的所述公共部分上面，并連到所述柵電極。
12，按照權(quán)利要求11的靜態(tài)感應(yīng)晶體管，其特征是，所述第1，第2和第3接觸點排成一直線(對準(zhǔn))。
13，按照權(quán)利要求11的靜態(tài)感應(yīng)晶體管，其特征是，所述許多源區(qū)和所述許多柵區(qū)與所述保護環(huán)區(qū)的一邊相互垂直。
14，按照權(quán)利要求11的靜態(tài)感應(yīng)晶體管、其特征是，所述第1和第2區(qū)相對于所述保護環(huán)區(qū)的公共部分是對稱的。
全文摘要
一種擊穿電壓高的凹型靜態(tài)晶體管，包括設(shè)置在n
文檔編號H01L29/06GK1144402SQ96110070
公開日1997年3月5日 申請日期1996年5月22日 優(yōu)先權(quán)日1995年5月22日
發(fā)明者西澤潤一, 本谷薰, 伊藤彰 申請人:財團法人半導(dǎo)體研究振興會