專利名稱：研磨方法和半導體器件制造方法及半導體制造裝置的制作方法
技術領域：
本發(fā)明涉及研磨基片的研磨方法，用該方法對半導體基片上被研磨膜進行研磨使之平坦的半導體器件制造方法，以及實施該制造方法的半導體制造裝置。
研磨裝置備有研磨盤和吸盤。該研磨盤表面張貼研磨布并由電機等使之旋轉，吸盤則旋轉自如地支撐著基片并將旋轉的基片按壓在研磨盤上。用這種裝置對基片研磨時，通常是將旋轉的基片研磨面按壓在旋轉的研磨盤的研磨布上，一邊將研磨劑(也叫漿料)供給加工點一邊進行研磨。使用這種裝置的研磨技術可用于半導體裝置的制造及液晶制造等。
IC或LSI等半導體裝置是通過下面的工序制成的，即設計形成于半導體基片上的集成電路的設計工序；描繪形成集成電路所用電子束等等用的掩膜生成工序；由單晶晶塊制成預定厚度晶片的晶片制造工序；在晶片上形成集成電路等半導體元件的晶片處理工序；將晶片分割成各半導體基片進行封裝，并形成半導體裝置的裝配工序及檢查工序等。各二序分別備有各自需要的制造裝置。在已有晶片處理工序中，已知有內腐蝕(etch back)反應離子刻蝕(RIEReactiveIon Etching)法，用作在溝道或接觸孔等溝部中埋入金屬多晶硅、硅氧化膜(SiO2)等任意材料后使其表面平坦的方法。
然而，這種內腐蝕RIE方法存在著抗內腐蝕的涂敷等工序多，晶片表面易引入RIE損傷，難以獲得良好的平坦面，而且由于使用真空類裝置，構造復雜，又要用危險的刻蝕氣體等諸多問題。
對此，目前人們正在研究一種CMP(化學機械研磨)法來代替上述內腐蝕RIE方法。
圖16表示實施CMP用的研磨裝置的大致結構，下面說明這種結構。該圖為也適用于本發(fā)明的已有研磨裝置的剖視圖。該研磨裝置，其載物臺21上通過軸承22配設著研磨盤支承23。研磨盤支承23上安裝著研磨盤24。研磨盤24上粘貼著對晶片研磨的研磨布25。研磨盤支承23及研磨盤24的中心部安裝著使它們旋轉的驅動軸26。電動機27通過傳動帶28使驅動軸26旋轉。與此相對，硅半導體等晶片20配置在與研磨布25相對的位置上，固定于經真空或水貼安裝于吸盤31上的吸附布30及導板29上。
吸盤31連接于驅動軸32。該軸32由電動機33通過齒輪34及35驅動其旋轉。驅動軸32固定在傳動件36上。傳動件36安裝于泵體37，隨該泵體37上下移動而作上下運動。在安裝于吸盤31的晶片20與研磨布25間施加研磨劑。由此進行晶片20的研磨。
如圖17及圖18所示，通過填埋CVD氧化膜，且止磨膜限制研磨，就能用上述研磨裝置使填埋于凹槽結構中的氧化膜完全平坦。首先，在硅半導體基片1上堆積氮化硅膜，以構成對SiO2等氧化膜研磨時的止磨膜。其后，堆積由化學氣相淀積(CVDChemical Vapour Deposition)法形成并用作形成溝部的掩膜的SiO2氧化膜(下面稱為CVD氧化膜)3。為了對CVD氧化膜3及氮化硅膜2制作布線圖，在整塊半導體基片1上涂敷光致抗蝕劑(未圖示)并刻線條。
取光致抗蝕劑作為掩膜，用RIE法同時對CVD氧化膜3和下一工序中作為止磨膜的氮化硅膜2進行開口形成溝部5后，進行濕處理，除去RIE加工時的反應生成物和損傷層(圖17(a))。接著，將CVD氧化膜6或硼摻雜磷硅酸鹽玻璃(BPSGBoron-doped Phospho-Silicate Glass)等堆積在半導體基片1上及上述溝部內(圖17(b))，再用圖16所示研磨裝置對半導體基片1進行研磨，使CVD氧化膜6平坦(圖18(a))。之后，除去作為止磨膜的氮化硅膜2(圖18(b))。在已有技術的研磨裝置中，由于將氧化鈰粒子或二氧化硅粒子等作為研磨粒子分散在研磨劑中使用，故會形成盤狀凹陷，在填埋溝內的CVD氧化膜6上出現凹坑部7。除了氧化膜6的凹坑部7外，還存在如下情況下，即硅半導體基片1自身溝的角部也被刻蝕，使進入后續(xù)工序時會出現問題。如，凹坑部中會產生殘留的n+化或p+化的多晶硅，故會發(fā)生電阻異?；虿季€短路等現象。
在使用研磨裝置對填埋于半導體基片溝部的氧化膜或對使用于多層布線層間絕緣膜的氧化膜進行處理，使之平坦的情況下，往往由于過度研磨而形成盤狀凹陷或采用止磨膜，以便按照目標膜厚限制研磨。
已往，對氧化膜進行研磨時，所使用的研磨劑中分散有氧化鈰或二氧化硅粒子。散布二氧化硅粒子的研磨劑，其磨削速度低于0.10-0.15μm/min，而散布氧化鈰的研磨劑，其磨削速度高于0.5-10μm/min?？墒牵谑褂醚趸嫷难心?、將氧化硅膜作為止磨膜的場合中，其選擇比約為2，在使用多晶硅作為止磨膜的場合中，其選擇比約低于1-2，因此，存在過度研磨，甚至連止磨膜都磨掉的問題。
另一方面，在將二氧化硅粒子分散于研磨劑使用的場合中，在使用氮化硅膜作為止磨膜情況下，選擇比為2，在使用多晶硅膜作為止磨膜情況下，選擇比低于1，因此，存在過度研磨時，連止磨膜都磨掉，形成盤狀凹陷的問題。然而，這種研磨劑，其磨削速度約低于0.15μm/min，故易于控制磨削量，在進行這種控制的同時，抑制過度研磨形成的盤狀凹陷程度。
因此，目前的現狀是，即使不是磨削速度足夠大的研磨劑，而是磨削速度比較大的研磨劑，也由于對止磨膜選擇性低，難以完全抑制盤狀凹陷，而且處理余量低，所以CMP處理實難用于批量生產過程。
本發(fā)明是根據上述情況產生的，其目的在于提供使用由磨削速度大的新穎材料構成的研磨劑的研磨方法，用CMP使半導體基片的被研磨膜平坦的半導體器件制造方法，以及實施上述方法的半導體制造裝置。
本發(fā)明的特征在于，使用散布從氮化硅、碳化硅及石墨(即，碳石墨)中選擇一種材料構成的研磨粒子的研磨劑進行研磨；這種研磨劑特別適用于CMP對半導體基片上的被研磨材料進行研磨；在半導體基片上形成與上述研磨劑相同材料的止磨膜，取研磨劑和止磨膜為相同材料進行研磨。
所謂相同材料，就是說研磨粒子和止磨膜具有相同成分。
本發(fā)明的特征還在于，半導體制造裝置在向半導體基片加工點供給研磨劑時，還供給由離子水構成的分散劑，該研磨劑與分散劑在該加工點上混為一體。
上述研磨粒子硬度高，比以往所知研磨粒子有更大的磨削速度，能高效磨平被研磨膜。該研磨劑適合于用CMP對半導體基片表面的被研磨膜進行研磨的方法，特別是，若研磨劑和止磨膜取相同材料時，可進一步提高磨削速度，而且能獲得對止磨膜的高選擇比。由于過度研磨顯著減少，故在被研磨膜上不會形成盤狀凹坑。
用于本發(fā)明研磨方法的研磨劑由研磨粒子和溶媒構成。溶媒中多用硝酸，除此之外，還有表面活化劑，乳化劑，水，油脂，粘接劑，離子水等。對被研磨膜的研磨作用，不僅僅在于研磨劑，本發(fā)明中，隨研磨劑加給上述加工點中的分散劑也有輔助的研磨作用。研磨劑的上述溶媒具有與分散劑相同的分散作用。
下面參照


本發(fā)明的實施例。
圖1為說明第一發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖2為說明第一發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖3為說明第一發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖4為說明第一發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖5為說明第一發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖6為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖7為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖8為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖9為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖10為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖11為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖12為說明第二發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖13為說明第三發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖14為說明第三發(fā)明實施形態(tài)研磨的半導體基片剖面圖；圖15為說明第四發(fā)明實施形態(tài)的研磨裝置的立體圖及剖視圖；圖16為本發(fā)明及已有技術的研磨裝置的剖視圖；圖17為說明已有技術研磨方法的半導體基片工序剖視圖；圖18為說明已有技術研磨方法的半導體基片工序剖視圖；圖19為說明已有技術研磨方法的半導體基片工序剖視圖；圖20為說明已有技術研磨方法的半導體基片工序剖視圖。
實施本發(fā)明的研磨時，使用已有技術中描述的圖16所示研磨裝置。本發(fā)明的研磨裝置與已有技術的不同點在于具有供給新穎成分研磨劑的噴嘴等手段，圖中所示其它部分兩者無特殊差別，故可用同一圖表示它們。
首先，參照圖1至圖5說明第一發(fā)明實施形態(tài)。這些圖為說明對半導體基片上被研磨膜進行研磨的方法的工序剖視圖。該發(fā)明實施形態(tài)的特征在于，通過在半導體晶片的研磨處理面中同時使用將氮化硅粒子分散于溶媒(硝酸)中的研磨劑，和與止磨膜材料相同成分的研磨粒子，提高對止磨膜的選擇比。這些圖表示在硅半導體基片上形成溝部、用CVD氧化膜填埋該溝部、并用研磨裝置磨平表面的元件分離法和其處理過程。在硅半導體基片1上堆積厚約70nm的氮化硅膜2作為對氧化膜研磨時的止磨膜。
然后，在氮化硅膜2上堆積CVD氧化膜3作為制作溝部用的掩模(圖1(a))。在整塊CVD氧化膜3上涂敷光致抗蝕劑4，以便對掩模及止磨膜制作布線圖案(圖1(b))。接著對該光致抗蝕劑4刻線條(圖2(a))。以刻好線條的光致抗蝕劑4作為掩模、通過RIE法等對CVD氧化膜3和其下面的作為止磨膜的氮化硅膜2進行開口(圖2(b))。接著，進一步用RIE法形成溝部5(圖3(a))。形成溝部5后，經過濕處理，成為除去RIE加工時的反應生成物和損傷層的狀態(tài)。然后，在氮化硅膜2上及溝部5中堆積CVD氧化膜6或BPSG膜(圖3(b))。將該CVD氧化膜6作為被研磨膜，用圖16所示研磨裝置進行研磨。在用于該研磨裝置的研磨劑中散布氮化硅粒子作為研磨粒子。氮化硅粒子以膠體狀態(tài)散開，以便均勻分布在研磨劑中。研磨劑粘度為1-10cp比較恰當。這是因為，若粘度低，則難以使研磨粒子均勻分布，若粘度高，則機械研磨性強，晶片的彎度或膜厚的均勻性對CMP后的均勻性影響大。因此，難以獲得均勻性。
研磨溫度在20-70℃比較恰當，特別是高溫下處理，其化學作用強。氮化硅粒子的粒徑，在一次粒子的情況下采用0.01-1000nm的范圍內，10-40nm尤其適合。構成膠體狀態(tài)等的二次粒子，粒徑在60-300nm之間為妥，最好在60-100nm之間。
用上述研磨裝置研磨，可按壓在例如轉速為100rpm左右的研磨盤24上的研磨布24上進行。此時，研磨盤24的轉速為20-200rpm，按壓的壓力為50-500g/cm2。
本發(fā)明為了改善分散性，除了將研磨粒子做成膠體狀態(tài)外，還可混合如表面活性劑后使之分散。
圖4(a)中，示出用上述研磨裝置磨平CVD氧化膜6表面后的狀態(tài)。研磨后，刻蝕掉作為止磨膜的氮化硅膜2(圖4(b))。然后，進行精磨，將半導體基片表面與CVD氧化膜6的表面最后加工成一樣平(圖5)。通過上述研磨，能在硅半導體基片1及填埋的CVD氧化膜6上獲得無盤狀凹陷的良好加工形狀。
在該發(fā)明實施形態(tài)中，由于將氮化硅粒子用作研磨粒子，故對作為止磨膜的氮化硅膜2能獲得50-1000的選擇比和0.5-1.0μm/min以上的磨削速度。
作為使用與形成在半導體基片上的止磨膜相同材料作為研磨粒子的研磨劑，也可用石墨粒子或SiC粒子等代替氮化硅粒子。此時，止磨膜當然分別采用石墨膜或SiC膜。在研磨劑中所含研磨粒子與設置在形成有被研磨膜的基片上的止磨膜以同樣材料構成情況下，對止磨膜雖能獲得高的選擇比，但若取石墨膜或SiC膜等作為止磨膜，對止磨膜的具體選擇比會隨研磨溫度或研磨盤轉速等研磨條件有大的變化。
下面，參照表示研磨工序剖面圖的圖6至圖12說明第二發(fā)明實施形態(tài)。一邊將這些圖一起與表示已有技術研磨結果的圖19及20進行比較，一邊說明該發(fā)明實施形態(tài)的效果。
該發(fā)明實施形態(tài)，在半導體基片的研磨處理中使用與止磨膜材料相同成分的研磨劑，故能提高止磨膜的選擇比。半導體基片上作為研磨對象的被研磨膜，由多晶硅膜構成。已往，對多晶硅研磨時，將二氧化硅粒子分散于研磨劑中使用，而這里是將氮化硅粒子作為研磨粒子。對硅基片1的主面進行熱氧化到厚約10-50nm，形成緩沖氧化膜(SiO2)8(圖6(a))。然后，在緩沖氧化膜8上堆積厚約70nm的氮化硅膜2，用作第二次多晶硅膜研磨時的止磨膜，并兼作保護元件區(qū)用的掩膜(圖6(b))。之后，將構成制作溝部用掩模的CVD氧化膜3堆積在氮化硅膜2上(圖7(a))。為了對掩膜及氮化硅膜制作布線圖案，在整塊CVD氧化膜3上涂敷光致抗蝕劑9，并對其刻線條(圖7(b))。
將該光致抗蝕劑9作為掩模，用RIE法等對CVD氧化膜3和構成止磨膜的氮化硅膜2同時開口(圖8(a))。形成溝部10之后，經濕處理，除去RIE加工時的反應生成物和損傷層后，對溝部10的內表面進行熱氧化形成氧化膜11((圖8(b))。接著，通過對CVD減壓等，將多晶硅膜12堆積在溝部10內部及CVD氧化膜3上(圖9(a))。
下面，將多晶硅膜12作為被研磨膜，并用圖16所示研磨裝置進行第一次研磨。在該研磨裝置所用的研磨劑中，將氮化硅粒子分散于溶媒(硝酸)中作為研磨粒子。也可將氮化硅粒子與表面活化劑混合后，再使之分散。研磨劑的粘度以1-10cp為宜，研磨溫度適合20-70℃。VCD氧化膜3用作該第一次研磨中的止磨膜。圖9(b)示出用上述研磨裝置磨平多晶硅膜12后的狀態(tài)。由于氧化膜3用作止磨膜，故可有選擇地研磨，不會產生盤狀凹陷。
第一次研磨后，用含有HF的刻蝕液對CVD氧化膜3刻蝕(圖10(a))。除去CVD氧化膜3的結果，多晶硅膜12成為從半導體基片1突出的狀態(tài)。
下面，將該突出狀態(tài)的多晶硅膜12作為被研磨膜，用圖16所示研磨裝置進行第二次研磨。用于該研磨裝置的研磨劑與上述第一次研磨時的相同。圖10(b)示出用該裝置磨平多晶硅膜12后的狀態(tài)。通過上述磨平不會形成盤狀凹陷，溝部被多晶硅膜12填埋。由于氮化硅膜2的一部分仍被用作LOCOS的掩膜，故經影印工序在該部分上形成光致抗蝕劑13(圖11(a))。然后，用RIE等除去氮化硅膜2中光致抗蝕劑13覆蓋區(qū)以外的區(qū)域后，剝離光致抗蝕劑(圖11(b))。再經熱處理，用LOCOS氧化膜14被覆半導體基片1表面(圖12)。LO-COS掩模，其周邊部因過度研磨而變薄，故會產生尖狀毛邊，但由于其范圍比已有技術所形成的小，故該區(qū)域的面積對器件特性的影響不大。
這里，由于將氮化硅粒子用作研磨粒子，故對于作為止磨膜的氮化硅膜2(第一次研磨)，能獲得50-1000的選擇比和0.8-1.1μm/min以上的磨削速度。取氧化膜為止磨膜的情況下(第二次研磨)，選擇比為2-3左右。
用已有技術方法對半導體基片1的被研磨膜進行研磨情況下，當對圖10(a)所示凸出的多晶硅膜12進行磨平時，由于將氮化硅膜2作為止磨膜，選擇性低，故形成盤狀凹陷，在填埋溝部的多晶硅膜12上產生凹部，在止磨膜上產生側緣減薄(圖19(a))。氮化硅膜2的一部分由于仍用作LOCOS掩膜，故經影印工序，在該部分上形成光致抗蝕劑13(圖19(b))。用RIE等除去氮化硅膜2中光致抗蝕劑13覆蓋區(qū)以外的區(qū)域后，剝離光致抗蝕劑13。然后，對半導體基片1表面熱處理，進行LOCOS氧化(圖20(b))。在這種已有技術方法中，由于過度研磨使周邊部變薄，尖狀毛邊范圍增添許多，器件面積變狹。眾所周知，該器件面積對器件特性影響大，必須進行控制。
本發(fā)明，由于使用新穎構成的研磨劑，故能獲得圖10(b)所示那樣的良好平坦形狀，其結果如圖12所示，不存在LOCOS布線圖形變換差，能獲得良好的加工形狀。
下面，參照圖13及圖14說明第三發(fā)明實施形態(tài)。
近來，CMP技術被用于高集成器件的制造過程，本發(fā)明可用于該制造過程。這里所示埋入金屬布線方法用圖16的研磨裝置形成埋入的Cu布線。將氮化硅粒子作為研磨粒子分散混入研磨劑的溶媒(硝酸)中。由于研磨劑中使用氮化硅粒子，故磨削速度高于0.5-1.0μm/min，在使用分布有這種氮化硅粒子的研磨劑的研磨中，若使用與上述粒子相同材料的氮化硅膜作為半導體基片上的止磨膜，則對于止磨膜的選擇性顯著提高。使用含有這種氮化硅粒子的研磨劑，將多晶硅膜或氧化硅膜等其它材料作為止磨膜，這種情況的選擇比雖沒有氮化硅膜情況下的高，但仍比使用已有技術所知研磨粒子情況時的大。將表面活化劑等用于使氮化硅粒子散入研磨劑，能提高分散效率。相繼在半導體基片1上形成由SiO2等構成的CVD氧化膜3及等離子體CVD形成的SiO2等的氧化膜(下面，稱為“等離子體氧化膜”)15(圖13(a))。
下面，對等離子體氧化膜1 5刻線條，在預定部位形成溝部17(圖13(b))。在溝部17內及等離子體氧化膜15的整個面上堆積Cu膜16(圖13(C))。接著，用圖16的研磨裝置以等離子體氧化膜15為止磨膜對Cu膜16進行研磨。在等離子體氧化膜15露出的階段結束Cu膜16的研磨。通過上述處理，在溝部17內僅埋入Cu膜，形成Cu膜埋入式布線16(圖14(a))。
通過上述研磨，能獲得使半導體基片1的表面沒有盤狀凹陷的平坦表面。接著，很容易形成第二層等離子體氧化膜(SiO2)18(圖14(b))。通過上述CMP法的磨平，很容易形成第二層、第三層等電極布線(未圖示)。
在該發(fā)明實施形態(tài)中，雖使用等離子體CVDSiO2膜或Cu膜等作為襯底氧化膜或布線金屬材料，但只要能滿足預定的絕緣性能或金屬布線的性能，也可使用等離子體CVDSi3N4膜或Al、Au、W其它合金等別的材料，也可對形成在上述襯底氧化膜上的布線溝深度或被覆的布線用金屬材料的膜厚進行適當選擇。
本發(fā)明研磨方法中用的研磨劑，在CMP處理中對安裝于研磨裝置的半導體基片研磨時，在將該研磨劑供給半導體基片的加工點的同時，也將分散劑(離子水)供給加工點。
下面，參照圖15說明第四發(fā)明實施形態(tài)。
該圖為包含圖16所示研磨裝置的研磨盤及吸盤等研磨加工部分的概略立體圖及剖面圖。該實施形態(tài)的特征在于，研磨時使用離子水作為分散劑。在半導體裝置的制造技術中，純水或超純水的有效性是被公認的。所謂純水就是一種基本上除去離子、微粒子、微生物有機物等不純物具有5-18MΩcm左右電阻率的高純度水。而超純水就是一種通過超純水制造裝置高效除去水中懸濁物質、溶解物質的比純水更純的具有極高純度的水。若用導電性來表達，則純水的傳導率ρ小于10μscm，而超純水傳導率ρ小于0.055μscm。通過對這些水電解，生成用于半導體裝置制造中的氧化性的強酸離子水或還原性的強堿離子水。
這里，對于半導體制造裝置所用的研磨裝置，其特征是，在設置將研磨劑注入研磨布加工點的管道的同時，也設置注入離子水的另一管道。即研磨劑在已形成被研磨膜的半導體基片的加工點稀釋后，提供給該加工點。
圖15的研磨裝置備有研磨盤24。驅動軸通過研磨盤支承(均未畫出)連接在研磨盤24中的中心部分。然后，將用于研磨半導體晶片等的基片的研磨布25貼于研磨盤24上。研磨布25由發(fā)泡聚氨酯類(polyurethane)或聚氨酯類不織布等構成。由電機使驅動軸旋轉，并帶動研磨盤支承及研磨盤24旋轉。設有未圖示的設有吸附布的吸盤31通過真空等吸附半導體晶片，使之進入對著研磨布25的位置。吸盤31連接驅動軸32，通過該驅動軸32的移動使保持在吸盤31上的半導體晶片壓貼或離開研磨布25。
對半導體晶片研磨時，研磨劑容器40通過研磨劑供給管38向研磨布25提供含有研磨粒子及硝酸等溶媒的研磨劑，該研磨粒子由氮化硅(Si3N4)粒子構成。與此同時，電解槽41中生成的離子水經離子水供給管39提供。為此，研磨劑供給管38和離子水供給管39前端的噴嘴配置在研磨布25上方靠近保持半導體晶片的吸盤31旁。
然后，由這些供給管38、39所提供的研磨劑和離子水混合注入載置于研磨布25上的半導體晶片上的加工點。供給管38、39可移動至研磨布25上任意位置處。電解槽41中生成的不需要的離子水經排水管42排出到外部。
離子水中，有堿性和酸性離子水，電解槽內配置有固體電解質，通過以低電壓對不含電解質(即金屬不純物)的純水或超純水進行電解，就可產生任意pH值的離子水。離子水為堿性離子水的場合，在研磨中研磨速率變化的情況下，速率快時，控制使pH較靠近堿性端，速率慢時，則控制為靠近中性端，從而可穩(wěn)定研磨。酸性離子水的場合，研磨中研磨速率變化時，通過控制pH值，使速率快時較靠近酸性端，速率慢時靠近中性端，從而也能穩(wěn)定研磨。
離子水能使研磨處理后的堆積膜的表面穩(wěn)定。酸性離子水適用于堆積膜為Al、Cu或W等高熔點金屬等的金屬。通過用酸性離子水研磨，能使堆積膜的表面氧化，從而穩(wěn)定。
用堿性離子水和酸性水研磨，適合于氧化硅(SiO2)、氮化硅(Si3N4)、多晶硅等的堆積膜或單晶硅。用堿性離子水使這些堆積膜的表面穩(wěn)定。比較恰當的做法是，對SiO2膜研磨處理或對多晶硅膜研磨處理，使用堿性離子水，對Cu膜的研磨處理，使用酸性離子水。
半導體晶片的磨削速率或堆積膜的穩(wěn)定程度等條件隨離子水的pH值大小而變。因此，調整離子水的pH值在適配研磨條件方面是很重要的。
在使用堿性離子水研磨情況下，由于通過與氫氧離子的反應促進研磨，故通過控制堿性離子水的注入量，就能方便地調節(jié)磨削速率。在使用酸性離子水研磨情況下，由于與氫離子反應促進研磨，故通過控制氫離子水的注入量，就能方便地調節(jié)磨削速率。
下面，說明本發(fā)明研磨劑的作用效果。使用以硝酸為溶媒、將氮化硅粒子散入其中作為研磨粒子的研磨劑，對硅半導體基片上的作為被研磨膜的多晶硅膜進行研磨。若研磨粒子的2次粒徑為50nm左右，則磨削速度在41.2nm/min左右，與此相比，若該2次粒徑超過60nm，則磨削速度達810.8nm/min。若2次粒徑進一步加大到200-260nm左右，則磨削速度進一步加大到1108.4nm/min。因此，研磨粒子的2次粒徑變大，則磨削速度也增大，尤其是2次粒徑在60nm附近增大到臨界。
從上述觀點出發(fā)，研磨粒子越大，則磨削速度越大，若粒徑大于必要值以上時，則在作為被研磨膜的半導體基片上的氧化膜的表面上形成明顯的傷痕，這種傷痕中會進入金屬，引起短路事故。為了形成這種傷痕少且具有平坦面的被研磨膜，該2次粒徑不應大于300nm，最好為60-100nm，此時不會產生傷痕面。但是，隨著半導體裝置越來越精細化，即使是少量傷痕也會影響到半導體裝置的特性，故粒徑可以取在限定范圍的小的一側。
在第四發(fā)明實施形態(tài)，CMP處理中對裝于研磨裝置的半導體基片研磨時，其情況是將研磨劑供給半導體基片的加工點，同時分散劑(離子水)也供給加工點。直到該加工點之前研磨劑與分散劑是處于分離狀態(tài)，這是因為離子水與溶媒會反應使研磨劑變質，特別是堿性離子水不能長久保持。
此時，對加工點供給的是被離子水稀釋了的研磨劑，并對兩者的供給量進行調整，使該稀釋了的研磨劑的粘度為1-10cp。
也可將分散劑(離子水)預先加入研磨劑(漿料)形成稀釋了的研磨劑。這種研磨劑不僅具有研磨劑所具有的研磨作用，而且還具有分散劑產生的輔助研磨作用。研磨劑中溶媒也具有分散作用。
本發(fā)明的研磨方法，不僅適用于半導體裝置的制造，而且也適用于制造液晶等。
散布從氮化硅、碳化硅及石墨中選擇一種材料構成的研磨粒子的研磨劑，研磨速度大，能高效地將被研磨膜磨平。若將這種研磨劑用于對半導體基片進行研磨的CMP中，則能獲得對被研磨膜不產生盤狀凹陷的加工形狀。
權利要求
1.一種研磨方法，其特征在于，使用散布從氮化硅、碳化硅及石墨中選擇一種材料構成的研磨粒子的研磨劑，對被拋光材料進行研磨。
2.一種研磨方法，其特征在于，包括在基片表面上形成止磨膜的工序；在上述止磨膜及上述基片表面上形成被研磨膜的工序；使用散布與上述止磨膜相同材料構成的研磨粒子的研磨劑，對上述被研磨膜進行研磨的工序。
3.一種半導體裝置的制造方法，其特征在于，包括在半導體基片主面上形成止磨膜的工序；對上述止磨膜及半導體基片主面有選擇地刻蝕，在該半導體基片上形成溝部的工序；包括上述溝部內部及上述止磨膜上部在內，在上述半導體基片主面上堆積被研磨膜的工序；一邊向研磨布的加工點供給散布從氮化硅、碳化硅及石墨中選擇一種材料構成的研磨粒子的研磨劑，一邊用該研磨布對上述被研磨膜進行研磨，直至露出上述止磨膜為止，使上述被研磨膜埋入上述溝部的工序。
4.如權利要求3所述的半導體裝置的制造方法，其特征在于，還可進一步包含向上述加工點一邊供給上述研磨劑一邊供給離子水的工序。
5.一種半導體制造裝置，其特征在于，備有表面上安裝有研磨布的研磨盤；使上述研磨盤旋轉的第一驅動手段；安裝形成被研磨膜和止磨膜的半導體基片的吸盤；使上述吸盤旋轉的第二驅動手段；向上述研磨布供給散布從氮化硅、碳化硅及石墨中選擇一種材料構成的研磨粒子的研磨劑的供給手段；
6.一種半導體制造裝置，其特征在于，備有表面上安裝有研磨布的研磨盤；使上述研磨盤旋轉的第一驅動手段；安裝形成被研磨膜和從氮化硅、碳化硅及石墨中選擇一種材料構成的止磨膜的半導體基片的吸盤；使上述吸盤旋轉的第二驅動手段；向上述研磨布供給散入包含與上述材料相同材料的研磨粒子的研磨劑的供給手段。
7.如權利要求5或6所述的半導體制造裝置，其特征在于，可進一步備有供給離子水的手段。
全文摘要
本發(fā)明提供一種研磨方法和半導體裝置制造方法及半導體制造裝置，其特征在于，使用散布從氮化硅、碳化硅及碳(石墨)中選擇一種材料構成的研磨粒子的研磨劑進行研磨。該研磨劑適用于CMP。在半導體基片上形成與研磨劑相同材料的止磨膜，在研磨劑與止磨膜材料相同的狀態(tài)下研磨，提高了磨削速度。研磨劑和分散劑分別同時供給加工點，并在加工點上兩者混為一體，故研磨劑不會變質。
文檔編號H01L21/304GK1156326SQ9611454
公開日1997年8月6日 申請日期1996年11月12日 優(yōu)先權日1995年11月13日
發(fā)明者宮下直人, 安部正泰, 下村麻里子 申請人:東芝株式會社