專(zhuān)利名稱(chēng)：電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置及其制作方法
在很多應(yīng)用場(chǎng)合需要具有用硅處理工藝的可寫(xiě)可擦的只讀存儲(chǔ)單元，即所謂的快速EEPROM(電可擦可編程只讀存儲(chǔ))的只讀存儲(chǔ)單元裝置。這些快速EEPROM裝置也在不供電的情況下保存被存儲(chǔ)的數(shù)據(jù)。
在技術(shù)上，這些存儲(chǔ)單元大多由一只MOS晶體管實(shí)現(xiàn)，該MOS晶體管在溝道區(qū)具有一種第一電介質(zhì)、一個(gè)浮柵、一種第二電介質(zhì)和一個(gè)控制柵。如果在浮柵上存儲(chǔ)有電荷，則該電荷影響MOS晶體管的閾電壓。在這種存儲(chǔ)單元裝置中，“浮柵上有電荷”狀態(tài)被賦予一個(gè)第一邏輯值，“浮柵上無(wú)電荷”狀態(tài)被賦予一個(gè)第二邏輯值。信息經(jīng)由福勒-諾德海姆隧道電流(Fowler-Nordheim-Tunnelstrom)被寫(xiě)入存儲(chǔ)單元，電子通過(guò)福勒-諾德海姆隧道電流被注入到浮柵上。信息通過(guò)沿相反方向通過(guò)第一電介質(zhì)的隧道電流被擦除。
在這種存儲(chǔ)單元裝置中，MOS晶體管制成平面的MOS晶體管結(jié)構(gòu)并位于一個(gè)平面的單元結(jié)構(gòu)中。據(jù)此，一個(gè)存儲(chǔ)單元所占的理論上的最小面積為4F2，其中，F(xiàn)為按照當(dāng)時(shí)的制作工藝可制作的最小結(jié)構(gòu)尺寸。目前可提供這種其存儲(chǔ)數(shù)據(jù)量最多為64兆位的快速EEPROM裝置。
目前，更大的數(shù)據(jù)量可寫(xiě)可擦地只能存儲(chǔ)在動(dòng)態(tài)的存儲(chǔ)單元裝置DRAM中或磁性的數(shù)據(jù)載體上。為了保存被儲(chǔ)存的數(shù)據(jù)，DRAM需要不斷地供電。與此相反磁性的數(shù)據(jù)載體建筑在具有旋轉(zhuǎn)的存儲(chǔ)介質(zhì)的機(jī)械系統(tǒng)上。
本發(fā)明的任務(wù)在于提供一種電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置，該裝置是可在每個(gè)存儲(chǔ)單元的占地面積更小的情況下制作的。此外，還提供一種用于制作這種存儲(chǔ)單元裝置的方法。
按照本發(fā)明所述的任務(wù)通過(guò)權(quán)利要求1所描述的、電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置解決及其制作方法通過(guò)權(quán)利要求5解決。
發(fā)明的進(jìn)一步擴(kuò)展由其它權(quán)利要求給出。
根據(jù)發(fā)明所述的電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置是在一個(gè)半導(dǎo)體襯底中實(shí)現(xiàn)的。半導(dǎo)體襯底至少在存儲(chǔ)單元裝置的范圍內(nèi)優(yōu)先具有單晶的硅。其中，半導(dǎo)體襯底不僅可由一單晶硅圓片，也可由絕緣基體外延硅SOI-襯底組成。
在半導(dǎo)體襯底中安排有一個(gè)被第一導(dǎo)電類(lèi)型摻雜的區(qū)域，該區(qū)域與半導(dǎo)體襯底的主面接鄰。被第一導(dǎo)電類(lèi)型摻雜的區(qū)域?qū)Π雽?dǎo)體襯底是隔離的，因此，能夠把電壓加到被第一導(dǎo)電類(lèi)型摻雜的區(qū)域上。被第一導(dǎo)電類(lèi)型摻雜的區(qū)域?qū)Π雽?dǎo)體襯底的隔離不僅在于p-n結(jié)，也可在于一個(gè)被埋入的絕緣層，譬如SOI襯底的被埋入的絕緣層。
在被第一導(dǎo)電類(lèi)型摻雜的區(qū)域中安置有許多單個(gè)存儲(chǔ)單元。這時(shí)，這些存儲(chǔ)單元分別分配在基本上平行走向的行中的。在半導(dǎo)體襯底的主面安排有基本上平行于該行走向的縱向溝槽。行分別交替地安置在相鄰的縱向溝槽之間的主面上以及縱向溝槽的底部。這就是說(shuō)，存儲(chǔ)單元分別安置在兩個(gè)標(biāo)高相互錯(cuò)位的平面上。
每個(gè)存儲(chǔ)單元包括一個(gè)MOS晶體管，該MOS晶體管具有被與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型摻雜的源/漏區(qū)，一個(gè)第一電介質(zhì)、一個(gè)浮柵、一個(gè)第二電介質(zhì)和一個(gè)控制柵。
對(duì)行橫向延伸的字線(xiàn)分別與沿不同的行安置的MOS晶體管的控制柵相接。
尤其是沿著一行安置的存儲(chǔ)單元的MOS晶體管彼此是串聯(lián)的。這時(shí)，沿著一行相鄰的MOS晶體管的相互連接的源/漏區(qū)形成相關(guān)的摻雜區(qū)。每行具有兩個(gè)接口，在這兩個(gè)接口之間，安置在行中的MOS晶體管彼此串聯(lián)。通過(guò)這些接口，位于有關(guān)行的MOS晶體管可按照“與非”結(jié)構(gòu)或以自由選擇的存取進(jìn)行控制。如果在該實(shí)施形式中，縱向溝槽的寬度，相鄰的縱向溝槽的間距，相關(guān)聯(lián)的摻雜區(qū)的面積和字線(xiàn)的寬度按照在當(dāng)時(shí)工藝中可制作的最小結(jié)構(gòu)尺寸F形成，則每個(gè)存儲(chǔ)單元所占用的面積為2F2。因此，在使用最小結(jié)構(gòu)尺寸F為0.4微米的工藝的情況下，存儲(chǔ)密度可達(dá)6.25位/微米2。
相鄰的行分別通過(guò)縱向溝槽的側(cè)面相互隔離。為了避免附到縱向溝槽側(cè)面的寄生的MOS晶體管，縱向溝槽安置有隔離墻。
為了改善這種隔離墻的隔離效果，以下措施屬于發(fā)明的范疇，即在溝底區(qū)域通過(guò)側(cè)面彎曲部分使側(cè)向溝槽在該區(qū)域內(nèi)所具有的寬度大于主面區(qū)域內(nèi)的寬度。這些彎曲部分填充有隔離材料并增大了溝底區(qū)的隔離墻的厚度。改善主面和溝底之間的隔離的另一可能性在于，通過(guò)在溝槽深度一半的高度處離子注入形成一層薄的高摻雜度的P+摻雜層。
在根據(jù)本發(fā)明的只讀存儲(chǔ)單元裝置的制作中，在采用自對(duì)準(zhǔn)工序的情況下，達(dá)到每個(gè)存儲(chǔ)單元占地面積2F2。
為了制作發(fā)明所述的電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置，先在半導(dǎo)體襯底的主面內(nèi)生成由第一導(dǎo)電類(lèi)型摻雜的區(qū)域。在主面內(nèi)，在由第一導(dǎo)電類(lèi)型摻雜的區(qū)域內(nèi)刻蝕基本上平行走向的縱向溝槽，其長(zhǎng)度至少同行的長(zhǎng)度一樣大。隨后生成第一介電層。全平面生成摻雜的第一多晶硅層并且其結(jié)構(gòu)是這樣的，即形成帶狀第一多晶硅結(jié)構(gòu)，這些帶狀多晶硅結(jié)構(gòu)平行于縱向溝槽分別位于相鄰的縱向溝槽之間的主面上和縱向溝槽的底上。生成第二介電層。通過(guò)對(duì)第二多晶硅層的淀積和各向異性的刻蝕，生成控制柵和橫向于行走向的字線(xiàn)。字線(xiàn)分別與沿不同的行安置的MOS晶體管的控制柵相連。第二多晶硅層優(yōu)先以這樣的厚度淀積，使橫向于縱向溝槽的字線(xiàn)具有一個(gè)平的表面。隨后，通過(guò)與字線(xiàn)一致的各向異性的刻蝕，建立第二介電層和第一多晶硅結(jié)構(gòu)。這是在例如應(yīng)用建立字線(xiàn)時(shí)同一掩膜的情況下實(shí)現(xiàn)的。對(duì)MOS晶體管的源/漏進(jìn)行注入，這時(shí)，字線(xiàn)被用作掩膜。同時(shí)，在該注入過(guò)程字線(xiàn)也被摻雜。
第一多晶硅層優(yōu)先通過(guò)自對(duì)準(zhǔn)工序結(jié)構(gòu)化。這時(shí)，通過(guò)第一輔助層的淀積和刻蝕，在第一多晶硅層的位于縱向溝槽的側(cè)面上的部分形成隔離墻。這時(shí)，各向異性的刻蝕是對(duì)襯底有選擇地進(jìn)行的。第一輔助層例如由Si3N4或由可對(duì)熱SiO2有選擇地刻蝕的SiO2構(gòu)成的。緊接著第二輔助層有選擇地在第一多晶硅層的暴露部分上生成，第一輔助層和第一多晶硅層對(duì)該第二輔助層是可以有選擇地刻蝕的，第二輔助層例如通過(guò)熱氧化由熱SiO2構(gòu)成。然后，隔離墻對(duì)于第二輔助層有選擇地去除。在第二輔助層用作刻蝕掩膜的情況下，第一多晶硅結(jié)構(gòu)通過(guò)刻蝕第一多晶硅層形成。最后去除第二輔助層。因?yàn)樵谠撟詫?duì)準(zhǔn)制作第一多晶硅層結(jié)構(gòu)時(shí)不必相對(duì)于縱向溝槽進(jìn)行調(diào)準(zhǔn)的掩膜，所以，第一多晶硅層結(jié)構(gòu)的制作可比按照目前的工藝中可制作的最小結(jié)構(gòu)尺寸F更精細(xì)地進(jìn)行。
為了改善相鄰行之間的隔離效果，在淀積第二介電層之前，在第一多晶硅結(jié)構(gòu)的側(cè)面上先形成隔離墻。
可以采用如下措施以改善該隔離墻的絕緣效果-即縱向溝槽是如此生成的，使其側(cè)面在溝底的區(qū)域內(nèi)有彎曲部分，因此，溝底區(qū)域內(nèi)的溝槽寬度大于主面區(qū)域內(nèi)的溝槽寬度。這種溝槽剖面可通過(guò)復(fù)合的各向異性的和各向同性的刻蝕通過(guò)制作所謂的凸變(Barrelling)效應(yīng)形成。凸變效應(yīng)指如下事實(shí)，即在各向異性的等離子刻蝕時(shí)，在較高的壓力下，溝槽在溝底的區(qū)域內(nèi)出現(xiàn)擴(kuò)張。凸變效應(yīng)譬如已由VLSIElectronics，Microstructure Science，Volume 8，Plasma Processing forVLSI，N.G.Einspruch and D.M.Brown，Chapter 5，Academic Press Inc.，Orlando，1984.S.124ff.公開(kāi)。在形成第一介電層后，彎曲部分被充填絕緣材料。
下面借助一實(shí)施例及附圖詳細(xì)說(shuō)明本發(fā)明。附圖所示為

圖1具有一個(gè)被第一導(dǎo)電類(lèi)型摻雜的區(qū)域、平行走向的縱向溝槽、第一介電層、第一多晶硅層和由Si3N4構(gòu)成的隔離墻的半導(dǎo)體襯底。
圖2通過(guò)熱氧化形成第二輔助層之后的半導(dǎo)體襯底。
圖3選擇性去除由Si3N4構(gòu)成的隔離墻之后以及制作第一多晶硅層之后的半導(dǎo)體襯底。
圖4去除第二輔助層之后以及淀積和制作第二介電層及第二多晶硅層之后的半導(dǎo)體襯底。
圖5形成控制柵和字線(xiàn)之后以及形成源/漏區(qū)之后的半導(dǎo)體襯底。
圖6沿圖5中的VI-VI線(xiàn)的斷面圖。
圖7沿圖5中的VII-VII線(xiàn)的斷面圖。
圖8半導(dǎo)體襯底的俯視圖。
在由例如具有1016厘米-3P型摻雜的單晶硅構(gòu)成的半導(dǎo)體襯底1中，首先例如通過(guò)有掩膜的注入生成P型摻雜阱2。P型摻雜的阱2具有例如1017厘米-3的摻雜濃度。P型摻雜的阱2與襯底1的主面3相鄰(見(jiàn)圖1)。它具有例如1.2微米的深度。
在P型摻雜阱2中，通過(guò)硼注入生成一個(gè)有P+型摻雜的層2a。在有P+型摻雜的層2a中，調(diào)整摻雜的濃度為例如2×1018厘米-3。
通過(guò)用TEOS方法淀積SiO2層及對(duì)其光刻形成結(jié)構(gòu)，生成一個(gè)溝槽掩膜(未示出)。通過(guò)例如用氨氣進(jìn)行的各向異性的刻蝕，在把溝槽掩膜用作刻蝕的掩膜的情況下刻蝕出縱向溝槽4。縱向溝槽4具有例如0.4微米的深度。這時(shí)，縱向溝槽4的溝底處在有P型摻雜的阱2中?？v向溝槽4的寬度例如為0.4微米，長(zhǎng)度例如為25微米。縱向溝槽4在襯底1的上方平行走向。其延伸和數(shù)量大得可覆蓋以后制造的存儲(chǔ)單元的范圍。例如并排地安置有1024個(gè)縱向溝槽。
隨后，通過(guò)熱氧化技術(shù)由SiO2形成介電層5。形成的第一個(gè)介電層5的厚度例如為8納米。這時(shí)第一介電層5的厚度是這樣確定的，通過(guò)加10至15伏的電壓產(chǎn)生的隧道電流能夠在若干微秒至幾毫秒內(nèi)可把如此多的電荷傳輸?shù)揭粋€(gè)以后要制作的浮柵上，使處于其下方的MOS晶體管的閾值電壓Vt超過(guò)供電電壓Vdd。
然后，淀積厚度例如為100至200納米的第一多晶硅層6。該第一多晶硅層6是n型摻雜。這一步驟或者是可在淀積過(guò)程就地進(jìn)行或者是在淀積后通過(guò)磷擴(kuò)散進(jìn)行。該第一多晶硅層6具有一個(gè)基本上貼合的邊緣覆蓋，所以，其在主面3上的厚度和在溝底上的厚度與在縱向溝槽4的側(cè)面上的厚度相同(見(jiàn)圖1)。
一厚度例如為20至80納米的Si3N4層敷涂于摻雜的第一多晶硅層6上。該Si3N4層具有一基本上貼合的邊緣覆蓋。例如用CHF3進(jìn)行各向異性的刻蝕，在進(jìn)行刻蝕時(shí)去除處于平面區(qū)域Si3N4層的部分。這時(shí)形成Si3N4隔離墻7它在縱向溝槽4的側(cè)面區(qū)域覆蓋第一多晶硅層6(見(jiàn)圖1)。
通過(guò)例如在850℃的溫度下進(jìn)行的熱氧化處理，在第一多晶硅層6的暴露表面上有選擇地生成SiO2結(jié)構(gòu)(見(jiàn)圖2)。因?yàn)樵谛纬蒘i3N4隔離墻7之后，在主面3的區(qū)域內(nèi)的和在縱向溝槽4的底部上的第一多晶硅層被暴露，所以SiO2結(jié)構(gòu)8覆蓋主面3的區(qū)域和縱向溝槽4的底部的第一多晶硅層6。
隨后，在SiO2層8上有選擇地去除Si3N4隔離墻7。這是例如借助熱磷酸通過(guò)濕式化學(xué)方法進(jìn)行的。這時(shí)，處在縱向溝槽4側(cè)面區(qū)域內(nèi)的第一多硅層6部分被暴露。
在把SiO2結(jié)構(gòu)用作刻蝕掩膜的情況下，通過(guò)可與濕法刻蝕聯(lián)合的干法刻蝕制作第一多晶硅層6。這時(shí)形成第一多晶硅結(jié)構(gòu)6′。例如用氯氣或HF/HNO3進(jìn)行刻蝕。在制作第一多晶硅層6時(shí)，第一多晶硅層6的那些處于縱向溝槽4的側(cè)面區(qū)域內(nèi)的部分被去除。因此，第一多晶硅層6′包括帶狀部分，該帶狀部分分別處于相鄰的縱向溝槽之間的主面區(qū)域以及縱向溝槽的底上(見(jiàn)圖3)。第一多晶硅結(jié)構(gòu)6′是自對(duì)準(zhǔn)地進(jìn)行的，這就是說(shuō)不用光刻技術(shù)。
通過(guò)例如用CF4干法刻蝕，SiO2結(jié)構(gòu)8被去除。該刻蝕主要在有選擇地對(duì)多晶硅進(jìn)行的。
通過(guò)用TEOS法淀積厚度例如為30至100納米的SiO2層，隨后各向異性地刻蝕SiO2層以及再刻蝕第一多晶硅層的厚度，形成SiO2隔離墻9(見(jiàn)圖4)。該刻蝕是例如用CF4進(jìn)行的。SiO2隔離墻處在縱向溝槽4的側(cè)面區(qū)域內(nèi)。這些SiO2隔離墻9也覆蓋縱向溝槽4底上暴露區(qū)域。
在例如用HF進(jìn)行還原清洗對(duì)第一多晶硅結(jié)構(gòu)6′的表面預(yù)處理后生成第二介電層10。該第二介電層10例如通過(guò)對(duì)厚度例如為14納米的SiO2層的熱氧化處理而形成。作為替代辦法，第二介電層10作為其層序?yàn)镾iO2-Si3N4-SiO2的復(fù)合層形成。為此首先淀積厚度例如為5納米的SiO2層。然后在SiO2層上淀積，厚度例如為7納米的Si3N4層。最后，通過(guò)熱氧化處理形成另一層厚度例如為5納米的SiO2層。建立適宜的第二電介質(zhì)的另一可能性在于應(yīng)用滲氮氧化物。
隨后淀積第二多晶硅層11(見(jiàn)圖4)。形成第二多晶硅層11其厚度大于縱向溝槽4的寬度的一半。因此，該第二多晶硅層11具有一個(gè)基本上平的表面。形成第二多晶硅層11，其厚度例如為300納米。
在形成光刻掩膜(未示出)之后，通過(guò)各向異性的刻蝕制作第二多晶硅層11結(jié)構(gòu)。這時(shí)形成垂直于縱向溝槽4走向的字線(xiàn)11′。第二多晶硅層11的各向異性的刻蝕，例如用Cl2實(shí)現(xiàn)。通過(guò)把刻蝕介質(zhì)改為CF4，用同一先刻掩膜制作第二介電層10。通過(guò)把刻蝕介質(zhì)重新改成Cl2制作第一多晶硅結(jié)構(gòu)6′，這時(shí)，第一介電層5的和SiO2隔離墻9的表面暴露出來(lái)(見(jiàn)圖5)。字線(xiàn)11′形成，其寬度為例如0.4微米，相鄰的字線(xiàn)11′之間的間距例如也為0.4微米。
在去除光刻掩膜之后，以例如砷和例如25keV的能量和例如5×1015厘米-2的劑量對(duì)源/漏進(jìn)行注入。在對(duì)源/漏進(jìn)行注入時(shí)，在縱向溝槽4的底上以及在縱向溝槽4之間的主面3上生成摻雜的區(qū)域12(見(jiàn)圖5、示出了沿圖5的VI-VI線(xiàn)的斷面的圖6以及示出了沿圖5的VII-VII線(xiàn)的斷面的圖7。在圖5中所示的斷面，在圖6和7中分別以V-V表示)。摻雜的區(qū)域12對(duì)于兩個(gè)沿一行安置并且相鄰的MOS晶體管而言起著共同的源/漏區(qū)的作用。在對(duì)源/漏進(jìn)行離子注入時(shí)，字線(xiàn)11′同時(shí)摻雜。
通過(guò)淀積中間氧化物其中借助光刻工序開(kāi)一個(gè)通路接觸孔和通過(guò)例如濺射沉積金屬層形成接觸以及隨后制作金屬層，最終完成存儲(chǔ)單元裝置。
這時(shí)，在只讀存儲(chǔ)單元裝置的邊緣上各行分別具有兩個(gè)接口，在這兩個(gè)接口之間安置在行中的MOS晶體管彼此串聯(lián)(未示出)。
在制作第一多晶硅結(jié)構(gòu)6′時(shí)形成浮柵6″，這些浮柵6″分別處于字線(xiàn)11′的下方。
每?jī)蓚€(gè)相鄰摻雜的區(qū)域12和位于其間的字線(xiàn)11′分別構(gòu)成一個(gè)MOS晶體管。這時(shí)P型摻雜阱2的位于兩個(gè)摻雜區(qū)域12之間的部分構(gòu)成了MOS晶體管的溝道區(qū)。在該溝道區(qū)的上方設(shè)有作為隧道氧化物的第一介電層5、浮柵6″、第二介電層10及一個(gè)控制柵，該控制柵是由字線(xiàn)11在溝道區(qū)的上方伸展的部分構(gòu)成的。
在縱向溝槽4的底上以及在縱向溝槽4之間的主面3的區(qū)域內(nèi)分別安置有一行串聯(lián)的MOS晶體管，這些MOS晶體管分別由兩個(gè)摻雜區(qū)域12和位于其間的字線(xiàn)11′構(gòu)成。位于一個(gè)縱向溝槽4的底上的MOS晶體管通過(guò)SiO2隔離墻9與相鄰的、位于縱向溝槽4之間的、主面上的MOS晶體管隔離。
這時(shí)最高的隔離電壓取決于平行于主面的SiO2隔離墻的尺寸。為了改善隔離效果，SiO2隔離墻的尺寸可以采取下述方法增加，即縱向溝槽4的側(cè)面在溝底的區(qū)域內(nèi)有彎曲部分(未示出)，該彎曲部分也充填SiO2。這種彎曲部分能夠通過(guò)以下方式自對(duì)準(zhǔn)地制作，即在刻蝕縱向溝槽4時(shí)利用凸變效應(yīng)。在生成第一介電層5后，彎曲部分淀積和各向異性的刻蝕厚度為20至80納米一個(gè)附加的TEOS-SiO2層所充填。
所形成的縱向溝槽4的寬度、相鄰的縱向溝槽4之間的間距、字線(xiàn)11′的寬度以及相鄰的字線(xiàn)11′之間的間距，首先分別根據(jù)當(dāng)前的工藝可制作的最小結(jié)構(gòu)尺寸F確定的大小產(chǎn)生。如果考慮到摻雜區(qū)12中的每一個(gè)是兩個(gè)相鄰的MOS晶體管的源/漏區(qū)，則每個(gè)平行于縱向溝槽4的MOS晶體管的長(zhǎng)度為2F。MOS晶體管的寬度分別為F。因此，由一個(gè)MOS晶體管構(gòu)成的一存儲(chǔ)單元的面積受制作工藝制約分別為2F2。從投影到主面3的投影看，沿一條字線(xiàn)11′相鄰的、在圖8所示的俯視圖中用粗線(xiàn)表示其輪廓Z1、Z2的存儲(chǔ)單元是直接互鄰的。存儲(chǔ)單元Z1位于縱向溝槽的底上，而存儲(chǔ)單元Z2則處在兩個(gè)相鄰的縱向溝槽4之間的主面3上。通過(guò)相鄰的存儲(chǔ)單元在高度上的交錯(cuò)配置，封裝密度有所加大，同時(shí)也不會(huì)使相鄰的存儲(chǔ)單元之間的隔離變壞。
對(duì)電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置的編程，是通過(guò)各MOS晶體管的溝道區(qū)向附屬的浮柵6″上注入電子實(shí)現(xiàn)的各根據(jù)處在浮柵6″上的電荷的具體狀況，相應(yīng)的MOS晶體管具有一個(gè)低閾值電壓或一個(gè)高閾值電壓。通過(guò)例如為10至15伏的正電壓導(dǎo)致列入第一邏輯值的高閾值電壓，該正電壓加到起控制柵作用的字線(xiàn)11′和P型摻雜的、通過(guò)一個(gè)pn結(jié)對(duì)襯底1隔離的阱2之間。該電壓的作用在于，經(jīng)過(guò)福勒-諾德海姆隧道電流把電子注入到浮柵上。
第二邏輯值列入低閾值電壓。如此，相應(yīng)的浮柵6″被放電。這是通過(guò)把一個(gè)-10至-15V的負(fù)電位加到P型摻雜的阱2和控制柵11′之間而實(shí)現(xiàn)的。因此，促成隧道電流通過(guò)第一介電層5，經(jīng)過(guò)該第一介電層5，電子在若干微秒至幾毫秒之內(nèi)從浮柵6″中流出。
通過(guò)在往浮柵6″上注入電子時(shí)應(yīng)用多個(gè)電平，也可按照多值邏輯對(duì)電可寫(xiě)可擦的存儲(chǔ)單元裝置進(jìn)行編程。
符號(hào)表1襯底2 P摻雜阱2a高濃度P+摻雜層3主面4縱向溝槽5第一介電層6第一多晶硅層6′第一多晶硅結(jié)構(gòu)6″浮柵7 Si3N4隔離墻8 SiO2結(jié)構(gòu)9 SiO2隔離墻10第二多晶硅層11′字線(xiàn)12摻雜區(qū)
權(quán)利要求
1.電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置，其中，—在半導(dǎo)體襯底(1)的由第一導(dǎo)電類(lèi)型摻雜區(qū)域(2)內(nèi)配置了很多單個(gè)的存儲(chǔ)單元，—由第一導(dǎo)電類(lèi)型摻雜的區(qū)域(2)是對(duì)半導(dǎo)體襯底(1)隔離的，—存儲(chǔ)單元分別安置在基本上平行走向的行中，—在半導(dǎo)體襯底(1)的主面(3)內(nèi)配置了基本上平行于行走向的縱向溝槽(4)，—行分別交替地處在相鄰的縱向溝槽(4)之間的主面(3)上和縱向溝槽(4)的底面上，—存儲(chǔ)單元分別包括至少一個(gè)具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型摻雜的源/漏區(qū)(12)、第一電介質(zhì)(5)、一個(gè)浮柵(6″)、第二電介質(zhì)(10)和一個(gè)控制柵(11′)的MOS晶體管，—字線(xiàn)(11′)垂直于行的走向，這些字線(xiàn)(11′)分別與沿不同的行安置的MOS晶體管的控制柵相接。
2.按照權(quán)利要求1所述的只讀存儲(chǔ)單元裝置，其中，為使相鄰的行相互隔離，在溝槽深度的一半高度處安置有一高濃度摻雜的P+摻雜層(2a)。
3.按照權(quán)利要求1或2所述的只讀存儲(chǔ)單元裝置，其中，—沿一行安置的存儲(chǔ)單元的MOS晶體管彼此串聯(lián)，—沿一行相鄰的MOS晶體管的彼此相連的源/漏區(qū)在半導(dǎo)體襯底(1)中形成有關(guān)聯(lián)的摻雜區(qū)(12)，—每行具有兩個(gè)接口，在這兩個(gè)接口之間，安置在該行中的MOS晶體管彼此串聯(lián)。
4.按照權(quán)利要求1至3之一所述的只讀存儲(chǔ)單元裝置，其中，在溝底的區(qū)域內(nèi)縱向溝槽(4)的側(cè)面具有充填絕緣材料的彎曲部分。
5.按照權(quán)利要求1至4之一所述的只讀存儲(chǔ)單元裝置，其中，—半導(dǎo)體襯底(1)至少在被第一導(dǎo)電類(lèi)型摻雜的區(qū)(2)的范圍內(nèi)具有單晶硅，—第一電介質(zhì)(5)分別由SiO2層構(gòu)成，—第二電介質(zhì)(10)分別包含SiO2和/或Si3N4，—浮柵(6″)和控制柵(11′)分別包含摻雜多晶硅。
6.用于制作電可寫(xiě)可擦的只讀存儲(chǔ)單元裝置的方法，其中，—在半導(dǎo)體襯底(1)的主面(3)內(nèi)生成一個(gè)被第一導(dǎo)電類(lèi)型摻雜的區(qū)域(2)，該區(qū)域(2)是對(duì)半導(dǎo)體襯底(1)隔離的，—在被第一導(dǎo)電類(lèi)型摻雜的區(qū)域(2)內(nèi)的主面(3)中，刻蝕基本上平行走向的縱向溝槽(4)，—生成大量成行安置的存儲(chǔ)單元，這些存儲(chǔ)單元分別包括至少一個(gè)具有與第一導(dǎo)電類(lèi)型相反的第二導(dǎo)電類(lèi)型摻雜的源/漏區(qū)(12)、第一電介質(zhì)(5)、一個(gè)浮柵(6″)、第二電介質(zhì)(10)和一個(gè)控制柵(11′)的MOS晶體管，其中，行交替地位于相鄰的縱向溝槽(4)之間的主面(3)上和縱向溝槽(4)的底面上，—生成第一介電層(5)，—生成第一摻雜的多晶硅層(6)并且是如此制作的，即形成帶狀第一多晶硅結(jié)構(gòu)(6′)，這些多晶硅結(jié)構(gòu)(6′)與縱向溝槽(4)平行并且分別位于相鄰的縱向溝槽(4)之間的主面(3)上和縱向溝槽(4)的底面上，—生成第二介電層(10)，—通過(guò)淀積和各向異性刻蝕第二多晶硅層(11)，生成控制柵(11′)和垂直于行走向的字線(xiàn)(11′)，這些字線(xiàn)(11′)分別與沿著不同的行安置的MOS晶體管的控制柵相連，—通過(guò)按照字線(xiàn)(11′)進(jìn)行各向異性刻蝕制作第二介電層(10)和第一多晶硅結(jié)構(gòu)(6′)，—實(shí)現(xiàn)對(duì)MOS晶體管的源/漏注入，在注入時(shí)字線(xiàn)(11′)作掩膜用。
7.按照權(quán)利要求6所述的方法，其中，—為了通過(guò)淀積和對(duì)半導(dǎo)體襯底(1)，有選擇地各向異性刻蝕第一輔助層，自對(duì)準(zhǔn)制作第一多晶硅層(6)，在第一多晶硅層(6)處于縱向溝槽(4)側(cè)面的部分上形成隔離墻(7)，—在第一多晶硅層(6)的暴露部分上有選擇地生成第二輔助層(8)，對(duì)于該第二輔助層(8)，第一輔助層(7)和第一多晶硅層(6)是可以有選擇地刻蝕的，—隔離墻(7)有選擇地對(duì)第二輔助層(8)被去除，—在第二輔助層(8)用作掩膜的情況下通過(guò)刻蝕第一多晶硅層(6)形成第一多晶硅結(jié)構(gòu)(6′)，—去除第二輔助層(8)。
8.按照權(quán)利要求7所述的方法，其中，由熱SiO2構(gòu)成的第二輔助層(8)和由Si3N4或由對(duì)熱SiO2可以有選擇地刻蝕的SiO2構(gòu)成的第一輔助層被形成。
9.按照權(quán)利要求5至8之一所述的方法，其中，—縱向溝槽(4)是如此生成的，即其側(cè)面在溝底的區(qū)域內(nèi)具有彎曲部分，通過(guò)該彎曲部分，在溝底區(qū)域內(nèi)的溝槽(4)的寬度大于其在主面(3)的區(qū)域內(nèi)的寬度，—這些彎曲部分充填了絕緣材料。
10.按照權(quán)利要求9所述的方法，其中，縱向溝槽(4)通過(guò)組合的各向異性刻蝕和各向同性刻蝕而生成。
全文摘要
電可寫(xiě)可擦的存儲(chǔ)單元裝置包括許多存儲(chǔ)單元,每一存儲(chǔ)單元具有一個(gè)浮柵(6″)的MOS晶體管,MOS晶體管安置在平行走向的行中。這時(shí)相鄰的行分別交替地安排在縱向溝槽(4)的底面上和在相鄰的縱向溝槽(4)之間。通過(guò)自對(duì)準(zhǔn)工序,各個(gè)存儲(chǔ)單元的占地面積達(dá)到2F
文檔編號(hào)H01L21/8247GK1187906SQ96194694
公開(kāi)日1998年7月15日 申請(qǐng)日期1996年7月2日 優(yōu)先權(quán)日1996年7月2日
發(fā)明者W·克勞特施奈德 申請(qǐng)人:西門(mén)子公司