專利名稱：半導(dǎo)體器件的基片及其制造方法,及半導(dǎo)體器件、卡式組件、信息存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如用于IC卡等中的半導(dǎo)體器件的基片及其制造方法、及半導(dǎo)體器件、卡式組件、信息存儲器件。
近年來，IC卡等的卡式存儲器件正已實用化。對于這類卡式存儲器件，可使用下列半導(dǎo)體封裝僅單面的安裝半導(dǎo)體芯片的模制樹脂，其背面帶有平面型的外部連接端子。這種半導(dǎo)體芯片中設(shè)置例如非易失性存儲器。
圖9及

圖10表示這類半導(dǎo)體封閉的例子。圖9表示半導(dǎo)體封裝的剖面圖，圖10(a)是半導(dǎo)體封裝的樹脂密封面的透視圖。圖10(b)是半導(dǎo)體封裝的外部連接端子面的透視圖。基片1是厚度為0.1～0.4mm的例如樹脂的基片。半導(dǎo)體芯片6在基片1上用粘接材料9固定，基片1上的芯片連接端子2和半導(dǎo)體芯片6的焊盤用比如金屬布線7連接，用樹脂8單面密封基片1，覆蓋住半導(dǎo)體芯片6。外部連接端子3設(shè)置在基片的無樹脂密封的面上。此外部連接端子3，利用通過穿透基片1的通孔4的配線與芯片連接端子2電氣連接。
圖8表示這類半導(dǎo)體封裝中所用基片的剖面。以下，對于同一構(gòu)成元件標以相同的符號，并省略說明。對于此基片1，通常在基片的半導(dǎo)體芯片安裝面上的配線2上鍍以純度99.9％以上的軟質(zhì)金。這樣，由于連接半導(dǎo)體芯片6的焊盤和基片1上的芯片連接端子的焊接布線7中使用了軟質(zhì)金和鋁，若在芯片連接端子上使用軟質(zhì)金，就能夠使焊接布線7和芯片連接端子的接合變得可靠。另一方面，在外部連接端子面的配線3上鍍以純度99％的硬質(zhì)金。這樣，使用硬質(zhì)金電鍍方法不容易造成損傷。軟質(zhì)金電鍍和硬質(zhì)金電鍍的界限5在通孔4的中間部分。
再有，在圖8中為了簡略，未分別表示鍍金、鍍鎳、銅箔及鍍銅。這些層作為芯片連接端子及外部連接端子集中表示在圖8中。
圖11表示現(xiàn)有半導(dǎo)體器件的基片制造工藝。
按以下方法進行上述鍍金。
首先，把比如厚度為18μm的銅箔24用鋁合劑粘在樹脂制成的基片1的兩面。圖11(a)表示該階段的基片剖面。接著，用鉆頭在基片上開孔，形成通孔4。圖11(b)表示該階段的基片剖面。其后，在整個基片上鍍銅25，向基片的兩面及通孔內(nèi)部提供銅25。結(jié)果，利用鍍銅，基片的兩面電氣連接。圖11(c)表示該階段的基片剖面。然后，依次在基片的銅上粘貼比如干膜的光致抗蝕劑、曝光、構(gòu)圖及蝕刻銅，形成銅的配線圖型。圖11(d)表示該階段的基片剖面。
通常，利用銅箔和鍍銅兩個方面形成銅的配線，其理由如下。由于設(shè)置可粘貼在基片上的銅箔，使配線的膜厚容易變厚，而鍍銅由于電鍍本身進行得緩慢，變厚配線的膜厚就不容易。當然，若在沒有費時效率方面的問題的情況下，也可以不使用銅箔而僅用鍍銅形成配線。
接著，用帶或比如光致抗蝕劑類的干膜，遮蔽安裝芯片的整個表面之后，連接進行光亮鍍鎳(圖中表示出)和鍍硬質(zhì)金，在外部連接端子表面上的銅圖形及通孔4內(nèi)的銅上鍍上硬質(zhì)金。
接著，把進行過鍍硬質(zhì)金的基片的外部連接端子面的全體用帶或干燥膜遮蔽，依次進行無光亮或半光亮鍍鎳(圖中表示)和鍍軟質(zhì)金。結(jié)果，在芯片安裝面上及通孔4內(nèi)的銅配線上鍍上軟質(zhì)金。在鍍硬質(zhì)金和鍍軟質(zhì)金期間，先進行鍍鎳然后鍍金，使鎳夾在金和銅之間，以防止長時間金向銅的的擴散。
并且，可顛倒電鍍順序，可在芯片安裝面上鍍軟質(zhì)金，然后在外部連接端子面上鍍硬質(zhì)金。
這種方法中，進行鍍軟質(zhì)金或鍍硬質(zhì)金時，由于通過掩膜堵住通孔部4的一側(cè)，通孔4內(nèi)存積有空氣，使電鍍液不容易流入通孔4內(nèi)。因此，使通孔4的中間部分存在未被電鍍的情況。
通孔4內(nèi)無論在鍍硬金時還是鍍軟金時皆產(chǎn)生未鍍部分，若暴露出銅或鎳基底金屬，在通孔部4中會產(chǎn)生電池作用或腐蝕作用，導(dǎo)致配線的斷線。
針對上述課題，本發(fā)明的目的在于使通孔內(nèi)能進行充分的電鍍，從而提高配線的可靠性。
為解決上述課題，半導(dǎo)體器件基片具有如下特征包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金。
本發(fā)明的半導(dǎo)體器件基片還具有如下特征包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金。
本發(fā)明有半導(dǎo)體器件的基片的制造方法具有包括下列步驟的特征在基片的第1，第2主表面上及為貫通所述第1，第2主表面而設(shè)置的通孔的內(nèi)部，利用光刻技術(shù)和蝕刻技術(shù)形成鍍銅配線圖形；在所述基片的第1主表面上形成第1掩膜，該掩膜未覆蓋所述通孔，但覆蓋所述第1主表面上的配線圖形；在未被所述第1掩膜覆蓋的配線圖形上及所述通孔內(nèi)部的配線圖形上依次鍍鎳和硬質(zhì)金；除去所述第1掩膜；形成第2掩膜，該掩膜覆蓋所述已鍍硬質(zhì)金的配線圖形；在未被所述第2掩膜覆蓋的配線圖形上依次鍍鎳和軟質(zhì)金；除去第2掩膜。
并且，本發(fā)明的半導(dǎo)體器件的基片的制造方法具有包括下列步驟的特征在基片的第1，第2主表面上及為貫通所述第1，第2主表面而設(shè)置的通孔的內(nèi)部，利用光刻技術(shù)和蝕刻技術(shù)形成鍍銅配線圖形；在所述基片的第1上表面上形成第1掩膜，該掩膜未覆蓋所述通孔，但覆蓋所述第1主表面上的配線圖形；在未被所述第1掩膜覆蓋的配線圖形上及所述通孔內(nèi)部的配線圖形上依次鍍鎳和軟質(zhì)金；除去所述第1掩膜；形成第2掩膜，該掩膜覆蓋所述已鍍軟質(zhì)金的配線圖形；在未被所述第2掩膜覆蓋的配線圖形上依次鍍鎳和硬質(zhì)金；除去第2掩膜。
并且，本發(fā)明的半導(dǎo)體器件的基片的制造方法具有包括下列步驟的特征在有從基片的第1主表面貫通至第2主表面的通孔的基片上，至少在所述基片的第1主表面的通孔周邊，所述基片的第2主表面的通孔周邊及所述通孔內(nèi)部鍍硬質(zhì)金；至少在所述未覆蓋硬質(zhì)金的所述基片的第1主表面上鍍軟質(zhì)金。
并且，本發(fā)明的半導(dǎo)體器件的基片的制造方法具有包括下列步驟的特征在有從基片的第1主表面貫通至第2主表面的通孔的基片上，至少在所述基片的第1主表面的通孔周邊，所述基片的第2主表面的通孔周邊及所述通孔內(nèi)部鍍軟質(zhì)金；至少在所述未覆蓋硬質(zhì)金的所述基片的第1主表面上鍍硬質(zhì)金。
并且，半導(dǎo)體器件具有下列特征，即包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金。
并且，半導(dǎo)體器件具有下列特征，即包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金。
還有，卡式組件具有下列特征，即包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部側(cè)，進行安裝。
并且，卡式組件具有下列特征，即包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金；在支承體的凹部埋入所述基片的所述樹脂密封部側(cè)，進行安裝。
還有，信息存儲器件具有下列特征，即包括下列主要部分卡式組件，它包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部；與卡式組件的外部連接端子連接的第一連接器，與器械連接的第二連接器；與所述第一連接器、第二連接器連接的接口電路。
并且，信息存儲器件具有下列特征，即包括下列主要部分卡式組件，它包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；
至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部；與卡式組件的外部連接端子連接的第一連接器，與器械連接的第二連接器；與所述第一連接器、第二連接器連接的接口電路。
圖1是本發(fā)明的基片的剖面圖。
圖2是本發(fā)明的半導(dǎo)體器件的剖面圖。
圖3是本發(fā)明的半導(dǎo)體器件的剖面圖。
圖4表示本發(fā)明圖的半導(dǎo)體器件基片的俯視圖。
圖5是本發(fā)明卡式組件的透視圖。
圖6是本發(fā)明基片的制造工藝示意圖。
圖7是本發(fā)明卡的透視圖。
圖8是現(xiàn)有技術(shù)的基片剖面圖。
圖9是現(xiàn)有技術(shù)的半導(dǎo)體器件的剖面圖。。
圖10是現(xiàn)有技術(shù)的半導(dǎo)體器件的透視圖。
圖11是現(xiàn)有技術(shù)的基片制造工藝示意圖。
圖1表示本發(fā)明的半導(dǎo)體器件基片。而且，圖6表示本發(fā)明的半導(dǎo)體器件基片的制造工藝。
首先，把比如厚度為18μm的銅箔24用粘接劑貼在樹脂制成的基片1的兩側(cè)，圖6(a)表示此階段的基片剖面。接著，用鉆頭在基片上打孔，形成通孔4，圖6(b)表示該階段的基片剖面。之后，對整個基板鍍銅。鍍銅的膜厚比如為10～15μm。圖6(c)表示該階段的基片剖面。其結(jié)果，通孔4內(nèi)部和基片1的兩面的鍍銅25，使基片兩面電連接。然后，在基片的銅25上依次進行粘貼比如光致抗蝕劑、曝光、構(gòu)圖及蝕刻銅，形成銅的配線圖形。圖6(d)表示該階段的基片剖面。
接著，對基片的芯片安裝面上的配線的一部分作掩膜。此時，遮蔽了芯片連接端子，但未遮蔽通孔4。并且，掩膜是在基片上粘貼按預(yù)定形狀加工好的帶，或是在整個芯片安裝面上涂敷干膜，利用金屬版印刷技術(shù)構(gòu)圖形成的。之后，依次光亮鍍鎳(圖中標出)和鍍硬質(zhì)金，構(gòu)成配線圖形上的硬質(zhì)金3。圖6(e)表示該階段的基片剖面。此時，由于通孔部4的上下孔都不會被掩膜而堵住，所以電鍍液容易流入通孔部4中。結(jié)果，使通孔4內(nèi)的整個銅上和芯片安裝面中未遮蔽的配線圖形部分及整個外部連接端子面的配線上鍍上硬質(zhì)金。
接著，除去所述掩膜后，對已鍍硬質(zhì)金3的部分按前述方法作掩膜。之后，依次光亮鍍鎳(圖中表示)和鍍軟質(zhì)金，在未覆蓋掩膜的部分鍍上軟質(zhì)金2。其后，除去此掩膜。結(jié)果，半導(dǎo)體芯片的安裝面上的芯片連接端子和其周圍部分的配線上鍍上了軟質(zhì)金2。圖6(f)表示該階段的基片剖面。
這樣，本實施例中，整個通孔4內(nèi)的銅上鍍有硬質(zhì)金，鍍軟質(zhì)金和鍍硬質(zhì)金的交界部5在通孔4的外部，即在通孔4和芯片連接端子之間。還有，圖1中，為簡化起見，僅表示了基片上已鍍軟質(zhì)金的配線和芯片連接端子及已鍍硬質(zhì)金的配線和外部連接端子。后面的圖2及圖3也是如此。
可以顛倒上述電鍍順序，也就是芯片安裝面的芯片連接端子及其周圍鍍軟質(zhì)金，之后，在未鍍軟質(zhì)金的芯片安裝面部分和通孔及外部連接端子面上鍍硬質(zhì)金。
4表示本發(fā)明圖的半導(dǎo)體器件基片的俯視圖。配線12從芯片連接端子11延伸，穿過通孔4與設(shè)置在背面的外部連接端子連接。13表示半導(dǎo)體芯片的設(shè)置面，14表示樹脂密封界限。再有，15表示在基片1上設(shè)置半導(dǎo)體芯片，并在樹脂密封后其半導(dǎo)體組件切取的切線，還有，16表示鍍軟質(zhì)金和鍍硬質(zhì)金的界限，界限16的內(nèi)側(cè)配線鍍軟質(zhì)金，界限16的外側(cè)配線鍍硬質(zhì)金。
圖2表示本發(fā)明的半導(dǎo)體封裝。在圖1所示的本發(fā)明基片上，使用粘接劑9粘接半導(dǎo)體芯片6，半導(dǎo)體芯片6的焊盤與基片1的芯片連接端子比如用金屬布線7連接，用樹脂8僅密封半導(dǎo)體芯片安裝面。其結(jié)果，形成半導(dǎo)體封裝。這里，樹脂材料比如用環(huán)氧樹脂，半導(dǎo)體芯片使用非易失性半導(dǎo)體存儲器，例如使用NAND型瞬時E2PROM。再有，不使用金屬線7，使用圖3所示的凸塊10，利用倒裝法連接半導(dǎo)體芯片和基片的芯片連接端子也可以。
圖2和圖3中所示的半導(dǎo)體封裝，用比如圖5所示的那種卡式組件?？ㄊ浇M件中所用的卡底座18由樹脂形成，比如長、寬及厚度為37mm×45mm×0.76mm，并設(shè)有凹部18a。為使半導(dǎo)體封裝17的外部連接端子3的表面和卡底座18的表面大致為一面，向卡底座18的凹部18a中埋設(shè)已粘接的半導(dǎo)體封裝17的樹脂密封面。
圖5所示的卡式組件使用在IC存儲卡等中。圖7表示在專用的PCMCIA等卡槽中安裝這種卡式組件的接合組件。該接合組件20有卡式的外形，該接合組件20有安裝卡式組件19的插入口20a，配有專用的PCMCIA卡槽中可安裝標準的連接器23。接合組件20的內(nèi)部，設(shè)有與卡式組件19的外部連接端子3接觸的連接器22，和具有在卡式組件與專用器械間的連接功能的接口電路21。
此外，圖中雖未示出，但插座最好不要為裝在PCMCIA卡槽上的這種卡，并最好在電腦(バソコン)或暗箱等本體上配置與卡式組件的外部連接端子3接觸的連接器22及接口電路21等。
再有，在接合組件20的內(nèi)部，最好設(shè)置根據(jù)電信號能控制卡式組件的驅(qū)動電路等。
還有，對于上述說明，除樹脂制成的基片外，也可用(タブテ-プ)制成的基片。
并且，上述說明中，通孔內(nèi)部，基片的表面及通孔周圍部分鍍硬質(zhì)金，但可不受此限制，鍍軟質(zhì)金也可以。
如上所述，本發(fā)明的基片中，由于在基片選擇電鍍時未堵住通孔部，電鍍液容易流進通孔，能可靠地電鍍通孔的表面，并且電鍍的界限不在通孔部。其結(jié)果，在通孔部不產(chǎn)生電池作用和腐蝕作用，提高了通孔的可靠性。
權(quán)利要求
1.半導(dǎo)體器件的基片，包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；其特征在于所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金。
2.如權(quán)利要求1所述的半導(dǎo)體器件基片，其特征在于所述外部連接端子有平坦的區(qū)域。
3.如權(quán)利要求1所述的半導(dǎo)體器件基片，其特征在于所述芯片連接端子有平坦的區(qū)域。
4.如權(quán)利要求1所述的半導(dǎo)體器件基片，其特征在于所述芯片連接端子配置在所述基片的周邊。
5.半導(dǎo)體器件基片，包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；其特征在于所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金。
6 如權(quán)利要求5所述的半導(dǎo)體器件基片，其特征在于所述外部連接端于有平坦的區(qū)域。
7 如權(quán)利要求5所述的半導(dǎo)體器件基片，其特征在于所述芯片連接端子有平坦的區(qū)域。
8 如權(quán)利要求5所述的半導(dǎo)體器件基片，其特征在于所述芯片連接端子配置在所述基片的周邊。
9 半導(dǎo)體器件的基片的制造方法，其特征在于包括下列步驟在基片的第1，第2主表面上及為貫通所述第1，第2主表面而設(shè)置的通孔的內(nèi)部，利用光刻技術(shù)和蝕刻技術(shù)形成鍍銅配線圖形；在所述基片的第1主表面上形成第1掩膜，該掩膜未覆蓋所述通孔，但覆蓋所述第1主表面上的配線圖形；在未被所述第1掩膜覆蓋的配線圖形上及所述通孔內(nèi)部的配線圖形上依次鍍鎳和硬質(zhì)金；除去所述第1掩膜；形成第2掩膜，該掩膜覆蓋所述已鍍硬質(zhì)金的配線圖形；在未被所述第2掩膜覆蓋的配線圖形上依次鍍鎳和軟質(zhì)金；除去第2掩膜。
10.如權(quán)利要求9所述的半導(dǎo)體器件基片的制造方法，其特征在于被所述硬質(zhì)金覆蓋的配線圖形有作為外部連接端子的功能。
11 半導(dǎo)體器件的基片的制造方法，其特征在于包括下列步驟在基片的第1，第2主表面上及為貫通所述第1，第2主表面而設(shè)置的通孔的內(nèi)部，利用光刻技術(shù)和蝕刻技術(shù)形成鍍銅配線圖形；在所述基片的第1主表面上形成第1掩膜，該掩膜未覆蓋所述通孔，但覆蓋所述第1主表面上的配線圖形；在未被所述第1掩膜覆蓋的配線圖形上及所述通孔內(nèi)部的配線圖形上依次鍍鎳和軟質(zhì)金；除去所述第1掩膜；形成第2掩膜，該掩膜覆蓋所述已鍍軟質(zhì)金的配線圖形；在未被所述第2掩膜覆蓋的配線圖形上依次鍍鎳和硬質(zhì)金；除去第2掩膜。
12.如權(quán)利要求11所述的半導(dǎo)體器件基片的制造方法，其特征在于被所述硬質(zhì)金覆蓋的配線圖形有作為外部連接端子的功能。
13.半導(dǎo)體器件的基片的制造方法，其特征在于包括下列步驟
14.如權(quán)利要求13所述的半導(dǎo)體器件基片的制造方法，其特征在于被所述硬質(zhì)金覆蓋的配線圖形有作為外部連接端子的功能。
15.半導(dǎo)體器件的基片的制造方法，其特征在于包括下列步驟
16.如權(quán)利要求15所述的半導(dǎo)體器件基片的制造方法，其特征在于被所述硬質(zhì)金覆蓋的配線圖形有作為外部連接端子的功能。
17 半導(dǎo)體器件，包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；其特征在于所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金。
18 如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于所述芯片連接端子與所述半導(dǎo)體芯片通過金屬線連接。
19 如權(quán)利要求17所述的半導(dǎo)體器件，其特征在于所述芯片連接端子與所述半導(dǎo)體芯片通過倒裝法連接。
20 半導(dǎo)體器件，包括有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；其特征在于所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金。
21 如權(quán)利要求20所述的半導(dǎo)體器件，其特征在于所述芯片連接端子與所述半導(dǎo)體芯片通過金屬線連接。
22 如權(quán)利要求20所述的半導(dǎo)體器件，所述芯片連接端子與所述半導(dǎo)體芯片通過倒裝法連接。
23 卡式組件，其特征在于包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部側(cè)，進行安裝。
24卡式組件，其特征在于包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金；在支承體的凹部埋入所述基片的所述樹脂密封部側(cè)，進行安裝。
25 信息存儲器件，其特征在于包括下列主要部分卡式組件，它包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍硬質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍軟質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部；與卡式組件的外部連接端子連接的第一連接器，與器械連接的第二連接器；與所述第一連接器、第二連接器連接的接口電路。
26 信息存儲器件，其特征在于包括下列主要部分卡式組件，它包括有凹部的卡式支承體；有第1主表面、第2主表面及為貫通第1、第2主表面而設(shè)置的通孔的基片；設(shè)置于所述基片的第1主表面上的外部連接端子；設(shè)置于所述基片的第2主表面上、通過所述通孔與所述外部連接端子電氣連接的芯片連接端子；設(shè)置于所述基片的第2主表面上、與所述芯片連接端子電氣連接的半導(dǎo)體芯片；至少覆蓋所述基片的第2主表面的一部分的樹脂密封部；所述外部連接端子，所述通孔內(nèi)部及所述芯片連接端子的第1區(qū)域鍍軟質(zhì)金；所述芯片連接端子的第2區(qū)域上鍍硬質(zhì)金；在所述卡式支承體的凹部埋入所述基片的所述樹脂密封部；與卡式組件的外部連接端子連接的第一連接器，與器械連接的第二連接器；與所述第一連接器、第二連接器連接的接口電路。
全文摘要
在基片的半導(dǎo)體芯片安裝面的配線和整個端子上鍍軟質(zhì)金,在所設(shè)置的外部連接端子的背面的配線和整個端子上鍍硬質(zhì)金的情況下,貫通基片的通孔內(nèi)的配線上產(chǎn)生未鍍軟質(zhì)金也未鍍硬質(zhì)金的部分,由于電池作用和腐蝕作用,在該部分上會發(fā)生斷線。為此,本發(fā)明在形成掩膜后進行電鍍,以使鍍軟質(zhì)金部分和鍍質(zhì)金部分的界限5,形成在半導(dǎo)體芯片安裝面上的芯片連接端子2和通孔4之間。
文檔編號H01L23/13GK1170960SQ9711490
公開日1998年1月21日 申請日期1997年5月30日 優(yōu)先權(quán)日1996年5月31日
發(fā)明者福田昌利 申請人:東芝株式會社