專利名稱：卷帶自動焊接球陣式集成電路封裝方法
技術領域：
本發(fā)明涉及一種集成電路封裝電路板的方法，尤其是卷帶自動焊接球陣式集成電路封裝方法。
現(xiàn)今TAB-BGA型集成電路封裝電路板的制法，大致如圖4A～I所示，為3M公司典型的制程，首先是在圖4A的聚酰亞胺膜90(POLYIMIDE)基材上方通過濺鍍方式(PVD或CVD)形成薄的濺鍍銅91，以形成一含薄銅層的聚酰亞胺膜，然后是如圖4B所示，表面以電鍍方式覆蓋一薄的電鍍銅92，之后，如圖4C所示，于頂、底面處壓合干膜以及通過曝光和顯影的步驟，而在頂、底面形成數(shù)具缺口的塊狀干膜93，其次，則是如圖4D所示，于頂部位置進行電鍍銅的步驟，以形成在各干膜93之間的較厚電鍍銅94，其次，則是如圖4E所示，對聚酰亞胺膜90進行蝕刻的步驟，而形成供后續(xù)進行植入錫球的錐度孔97，而后，是如圖4F所示，進行電解電鍍鎳及電解電鍍鉻的步驟，使上表面的較厚電鍍銅94以及底部的錐度孔97處形成電解電鍍鎳和電鍍鉻層96，之后，是去除頂?shù)讓拥母赡?3而形成如圖4G的型式，并經(jīng)蝕刻銅層的步驟，對圖4G內(nèi)部夾層位置的電鍍銅92以及濺鍍銅91蝕刻，而轉(zhuǎn)變?yōu)槿鐖D4H的型態(tài)，最后，則是對底部的各錐度孔97位置進行植入錫球的步驟，而在圖4I所示的相關部位形成供外接的錫球98，至于在表面適當位置的外突的電解電鍍鎳和電鍍鉻層96其一處是供粘著芯片40，并同時將芯片40各接腳通過打線機(BONDER)以金屬線41跨接至相關位置處。但上述現(xiàn)有的TAB-BGA集成電路封裝電路板的制法有著如下缺點首先，聚酰亞胺膜90上方是以半導體制程所使用的濺鍍(SPUTTERING)方式形成薄的濺鍍銅91，雖然通過濺鍍方式形成銅箔可達到較均勻且較薄的厚度，但由于此濺鍍制程不僅較為昂貴，且是在該聚酰亞胺膜表面進行大面積的濺鍍作業(yè)，故成本更屬高昂，無法符合經(jīng)濟性的要求。其次，其外接接點是使用植錫球方式達成，對于錫球大小有著一定限制，而相應供錫球植入的錐度孔亦必須設計適當?shù)娜菰S誤差，因此導致外接接點的大小及間隔距離無法大幅縮減，造成外接接點無法細微化的缺點，且植入錫球的方式是令錫球于電路板上滾動而落入各錐度孔中，然后再通過高溫而與錐度孔內(nèi)部的金屬結(jié)合而成，此舉，更有著定位精確度不足的現(xiàn)象，亦即無法確保各錫球可全部對準，故而若欲達到更高精密度及更小接點，則無從達成。再者，由于其供連接芯片的接點是形成鉻金屬，故而必須使用鉻線焊接方式(Au Wire Bonding)而與芯片接點之間進行跳線連接，此種通過跳線連接芯片的封裝方式亦有較占用電路板面積，導致整個封裝電路板的尺寸較大，無法符合高密度要求的缺點。
本發(fā)明的目的在于提供一種可使各外接接點精密定位，形成更細小外接接點，并且可適當?shù)乜s小封裝電路板面積的卷帶自動焊接球陣式集成電路封裝方法。
本發(fā)明的目的是這樣實現(xiàn)的，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于其包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在第一干膜未覆蓋的上表面處依序進行電鍍銅、電鍍鎳、電鍍金以及電鍍鎳等多層電鍍層；去除第一干膜；對基材的聚酰亞胺膜部位進行激光蝕刻，利用薄銅的阻擋以及激光能量的控制，以形成未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；蝕刻位在介于各個多層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開，以及蝕刻去除位在多層電鍍層表面的電鍍鎳層，而使電鍍金層外露；及，對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，可供焊接結(jié)合芯片。
本發(fā)明的目的還可以通過下述方法來實現(xiàn)，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在第一干膜未覆蓋的上表面處依序進行電鍍鎳、及電鍍金的形成雙層電鍍層；去除第一干膜；對基材的聚酰亞胺膜部位進行激光蝕刻，利用薄銅的阻擋以及激光能量的控制下，以形成未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；蝕刻位在介于各個多層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開；及，對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍是形成由多層電鍍層所形成的接觸懸臂，可供焊接結(jié)合芯片。
本發(fā)明的目的還可以通過下述方法來實現(xiàn)，一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在未被第一干膜覆蓋的上表面處依序進行電鍍銅及電鍍鎳而形成雙層電鍍層；去除第一干膜；對基材的聚酰亞胺膜部位進行干膜壓合、曝光和顯影的步驟，以蝕刻聚酰亞胺膜形成多數(shù)未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；在上、下表面實施第三干膜的壓合、曝光和顯影，而僅在上表面供安裝芯片的相應位置形成缺口；對該缺口位置電鍍形成鍍金凸點；去除第三干膜；蝕刻位在介于各雙層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開；及，對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍的電鍍層上方對應有鍍金凸點，可供結(jié)合芯片。
在本發(fā)明的多種實施例的前段制程中，由于是直接取用已預先壓合或粘合有薄銅的聚亞醯胺膜做為基材，基材的成本顯然比前述傳統(tǒng)方式進行濺鍍薄銅的步驟低廉，故有著降低成本的優(yōu)點，而通過對聚酰亞胺膜10進行激光蝕刻或化學蝕刻形成孔洞12以及形成電解電鍍接點17的步驟中，即使得各接點可自動對準(SELF-ALIGN)于各孔洞12內(nèi)，而不致產(chǎn)生偏移或過度誤差，故而提供精確定位的優(yōu)點，且可使各電鍍接點17之間的間距相形控制在相當窄小的程度(20密爾)，更可符合細微接點的特性，此外，對于

圖1的N圖、圖2的N圖的供接合芯片40處的芯片安裝孔22位置所形成的多層電鍍層所形成的懸臂構造或圖3的O圖所形成的鍍金凸點20的構造，更是形成一種可直接通過單點焊接(SINGLE POINTBOND)方式予以接著芯片40，無需通過跳接金線方式連結(jié)，此舉，亦使得TAB-BGA封裝電路板整體尺寸縮小，故誠為一比傳統(tǒng)TAB-BGA制法更具高密度化效果及可使外接接點更趨精確及細小的制法。
以下結(jié)合附圖對本發(fā)明作進一步的說明。
圖1是本發(fā)明的第一實施例制法剖面示意圖。
圖2是本發(fā)明的第二實施例制法剖面示意圖。
圖3是本發(fā)明的第三實施例制法剖面示意圖。
圖4是傳統(tǒng)TAB-BGA制程的剖面示意圖。
本發(fā)明具有三種不同的實施例，而其間僅各制程的電鍍層的材料不同而導致制程略有變動，以下即依次就本發(fā)明的各實施例來說明，首先如圖1的A-N圖所示，在圖1的A圖中，本發(fā)明是直接使用已壓合或粘合有單面薄銅11的聚酰亞胺膜10做為本發(fā)明的基材，而無需如傳統(tǒng)制程必須先對聚酰亞胺膜基材上附加濺鍍銅的步驟，故可免除薄銅金屬需進行濺鍍所衍生的作業(yè)復雜性以及基材成本過于高昂的問題，而在圖1的B圖中，是于薄銅11上方進行壓合第一干膜13以及進行曝光/顯影的步驟，以形成呈多數(shù)塊狀的第一干膜13的型式，然后是如圖1的C圖所示，進行依序電鍍形成電鍍銅141、電鍍鎳142、電鍍金143以及電鍍鎳144等多層式電鍍層，經(jīng)去除前述第一干膜13后，即如圖1的D圖所示，其后，是如圖1的E圖所示，通過激光蝕刻方式對聚酰亞胺膜10底部進行蝕刻，而利用該薄銅11做為止擋層以及通過激光能量的控制，使聚酰亞胺膜10蝕刻形成多數(shù)未貫穿的孔洞12(此等孔洞是供后續(xù)電解電鍍形成向下延伸的接點)，然后是如圖1的F圖所示，對上表面壓合第二干膜16以使前述位在上表面的各圖形予以保護住，之后，再進行如圖1的G圖的對聚酰亞胺膜10的各孔洞12部位進行電解電鍍的步驟(鍍鎳或鍍銅)，而在各孔洞處填滿以及外端呈外突型式的電解電鍍接點17(形成此封裝電路板的外接接點)，然后，是去除覆蓋在上表面的第二干膜16(如圖1的H圖)，之后，是如圖1的I圖、圖1的J圖所示，依序?qū)Φ酌娓采w一保護膜18，再進行第三干膜19壓合、曝光和顯影的步驟，然后在圖1的K圖的步驟中，去除位在電鍍層頂部的電鍍鎳144以及介于各電鍍層之間的薄銅11，并進行如圖1的L圖的去除前述第三干膜19以及保護膜18的步驟，最后，則是如圖1的M圖所示，對中央位置以及其他位置實施激光鉆孔的步驟，以形成位在中央及外圍位置的芯片安裝孔22以及激光貫孔21，至此即完成封裝電路板的制程，而安裝芯片的方式，是如圖1的N圖所示，將整個封裝電路板上下翻轉(zhuǎn)，而由于位在芯片安裝孔22位置側(cè)邊的多層電鍍層大致形成一懸臂般，且圖1的N圖最下方位置的電鍍層的表層位置是電鍍金143的材料，因此即可直接經(jīng)單點焊接技術，直接結(jié)合芯片40。
而本發(fā)明的另一實施例是如圖2的A～N圖所示，其間的差異處僅在圖2的C圖的電鍍層的材料僅為依序電鍍形成電鍍鎳145以及電鍍金143兩項材料而已，而在圖2的K圖中僅需蝕刻去除介于各電鍍層之間的薄銅11即可，其余均相同，而上述兩種制程均可達到相同的效果。
而本發(fā)明的第三實施例是如圖3的A-O圖所示，其與前述第一及第二實施例的差異處主要亦是在電鍍層的材料方面，亦即在圖3的C圖中是電鍍形成一電鍍銅14以及一電鍍鎳15所構成的雙層材料，而鑒于表層為電鍍鎳15的材料，則在圖3的J圖的實施第三干膜的壓合、曝光和顯影的步驟中，是同時形成有覆蓋在上層及下層位置的第三上層干膜191及第三下層干膜192，而在該第三上層干膜191處是形成有缺口193，使其可在圖3的K圖的步驟中，對應于缺口193部位電鍍形成鍍金凸點20，經(jīng)圖3的L圖的去除干膜的步驟后，即在該圖面近中央位置的電鍍鎳15表面處形成有向上突起的鍍金凸點20，故而可如圖3的O圖所示，達到供芯片40各接點處進行單點焊接結(jié)合，此外，于圖3的E圖的蝕刻聚酰亞胺膜10形成孔洞12的步驟改變?yōu)椴捎没瘜W蝕刻方式進行。
而其詳細的制法步驟方面，如圖3的A圖中，本發(fā)明是直接使用已壓合或粘合有單面薄銅11的聚酰亞胺膜10做為本發(fā)明的基材，而無需如傳統(tǒng)制程必須先對聚酰亞胺膜基材上附加濺鍍銅的步驟，故可免除薄銅金屬需進行濺鍍所衍生的作業(yè)復雜性以及基材成本過于高昂的問題，而在圖3的B圖中，是于薄銅11上方進行壓合第一干膜13以及進行曝光/顯影的步驟，以形成呈多數(shù)塊狀第一干膜13的型式，然后是如圖3的C圖所示，進行依序電鍍形成一較厚的電鍍銅14及電鍍鎳142的兩層式電鍍層，且該電鍍層的高度約與第一干膜13的高度相當，而經(jīng)去除前述第一干膜13后，即如圖3的D圖所示，其后，是如圖3的E圖所示，通過干膜定義及蝕刻方式對聚酰亞胺膜10底部進行化學蝕刻，使聚酰亞胺膜10蝕刻形成多數(shù)未貫穿的孔洞12(此等孔洞是供后續(xù)電解電鍍形成向下延伸的接點)，然后是如圖3的F圖所示對上表面壓合第二干膜16以使前述位在上表面的各圖形予以保護住，之后，再進行如圖3的G圖的對聚酰亞胺膜10的各孔洞12部位進行電解電鍍的步驟(鍍鎳或鍍銅)，而在各孔洞處填滿以及外端呈外突型式的電解電鍍接點17(形成此封裝電路板的外接接點)，然后，是去除覆蓋在上表面的第二干膜16(如圖3的H圖)，之后，是如圖3的I圖、J圖所示，依序?qū)Φ酌孢M行覆蓋一保護膜18及于上下表面同時壓合第三上、下層干膜191、192，經(jīng)曝光/顯影的步驟，則僅令第三上層干膜191的接近中央處是形成缺口193，然后在圖3的K圖中，對缺口193處進行電鍍金箔的步驟，而在該缺口位置形成鍍金凸點20，其后，通過一道剝離該第三上、下層干膜191、192(如圖3的L圖)的步驟之后，即進行如圖3的M圖所示，去除介于各電鍍層之間的薄銅11，以使上表面各相鄰的電鍍銅14相互隔開，并如圖3的N圖所示，對中央位置以及其他位置實施激光鉆孔的步驟，以形成位在中央及外圍位置的芯片安裝孔22以及激光貫孔21后，至此即完成封裝電路板的制程，而安裝芯片的方式，是如圖3的O圖所示，是在對應于芯片安裝孔22上方兩側(cè)的鍍金凸點20處直接經(jīng)單點焊接技術，焊接芯片40于其上。
權利要求
1．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在第一干膜未覆蓋的上表面處依序進行電鍍銅、電鍍鎳、電鍍金以及電鍍鎳等多層電鍍；去除第一干膜；對基材的聚酰亞胺膜部位進行激光蝕刻，利用薄銅的阻擋以及激光能量的控制，以形成未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；蝕刻位在介于各個多層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開，以及蝕刻去除位在多層電鍍層表面的電鍍鎳層，而使電鍍金層外露；及對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍形成由多層電鍍層所形成的接觸懸臂，可供焊接結(jié)合芯片。
2．根據(jù)權利要求1所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于該由多層電鍍層所形成的接觸懸臂是以單點焊接方式與芯片結(jié)合。
3．根據(jù)權利要求1所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于該電解電鍍接點是以鎳或銅材料構成。
4．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在第一干膜未覆蓋的上表面處依序進行電鍍鎳、及電鍍金的形成雙層電鍍層；去除第一干膜；對基材的聚酰亞胺膜部位進行激光蝕刻，利用薄銅的阻擋以及激光能量的控制下，以形成未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；蝕刻位在介于各個多層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開；及對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍是形成由多層電鍍層所形成的接觸懸臂，可供焊接結(jié)合芯片。
5．根據(jù)權利要求4所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該由多層電鍍層所形成的接觸懸臂是以單點焊接方式與芯片結(jié)合。
6．根據(jù)權利要求4所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于其中該電解電鍍接點是以鎳或銅材料構成。
7．一種卷帶自動焊接球陣式集成電路封裝方法，其特征在于包括下列步驟取用含有單面薄銅的聚酰亞胺膜為基材；對基材上表面進行第一干膜的壓合、曝光和顯影；在未被第一干膜覆蓋的上表面處依序進行電鍍銅及電鍍鎳而形成雙層電鍍層；去除第一干膜；對基材的聚酰亞胺膜部位進行干膜壓合、曝光和顯影，以蝕刻聚酰亞胺膜形成多數(shù)未貫通的孔洞圖形；在基材上表面壓合第二干膜，以保護上表面電鍍層；在聚酰亞胺膜的各孔洞實施電解電鍍而形成填滿各孔洞及略外突的電解電鍍接點；去除第二干膜；在上、下表面實施第三干膜的壓合、曝光和顯影，而僅在上表面供安裝芯片的相應位置形成缺口；對該缺口位置電鍍形成鍍金凸點；去除第三干膜；蝕刻位在介于各雙層電鍍層之間呈外露的薄銅，而使相鄰電鍍層相互隔開；及對基材中央及需形成貫通的部位進行激光鉆孔，以分別形成基材中央的芯片安裝孔及外圍的激光貫孔，以使芯片安裝孔部位外圍的電鍍層上方是對應有鍍金凸點，可供結(jié)合芯片。
8．根據(jù)權利要求7所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于該電鍍銅為一較高厚度的型態(tài)。
9．根據(jù)權利要求7所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于該各鍍金凸點是以單點焊接方式與芯片結(jié)合。
10．根據(jù)權利要求7所述的卷帶自動焊接球陣式集成電路封裝方法，其特征在于該電解電鍍接點是以鎳或銅材料構成。
全文摘要
一種卷帶自動焊接球陣式集成電路封裝方法,為一種于壓合有單面銅的聚酰亞胺膜(POLYIMIDE)表層進行定義形成第一干膜、電鍍銅/鎳/金/鎳(或鎳/金、銅/鎳)、去除第一干膜、聚酰亞胺膜蝕刻形成孔洞,孔洞電解電鍍形成外突接點、蝕刻薄銅及剝鎳、激光鉆孔形成芯片安裝孔及外圍貫孔,藉此使外接接點更具細微效果以及僅需單點焊接方式焊接芯片而可縮小封裝面積。
文檔編號H01L21/48GK1210363SQ9711754
公開日1999年3月10日 申請日期1997年8月28日 優(yōu)先權日1997年8月28日
發(fā)明者蔡維人 申請人:華通電腦股份有限公司