專利名稱：有降低漏電流的晶體管的半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法，尤其涉及能夠降低所包含的MOS晶體管的PN結漏電流的半導體器件及其制造方法。
隨著高集成度半導體器件的發(fā)展，越來越要求電路的布圖更細密以實現(xiàn)更高的集成度。此外，隨著電路布圖迅速變得更加細密，為了保持或進一步提高半導體元件和元件之間的隔離區(qū)的功能，MOS晶體管的源和漏區(qū)雜質擴散層的結就更淺了，或者使半導體基片上的雜質擴散層的側向擴展尺寸減小。制做含有MOS晶體管的半導體集成電路的雜質擴散層的常用方法包括這樣的步驟利用一層厚的場氧化物層和柵電極作為掩膜，采用自對準的方法，離子注入導電類型與半導體基片相反的雜質，并進行熱處理，活化雜質離子，在形成了雜質擴散層之后，在半導體基片的整個表面上形成一層由例如BPSG(一種含有硼玻璃和磷玻璃的氧化硅膜)之類的材料組成的絕緣膜，并且可以進一步熱處理使其表面平整化。經(jīng)過這些熱處理，用來形成雜質擴散層的雜質，通過熱激發(fā)擴散進入基片，并且PN結從半導體基片表面擴展至更深的層次和更廣的面積。相應地，半導體基片表面上PN結的邊緣向在雜質離子注入過程中被用作掩膜的場氧化物膜的下方更遠處滲透。
圖8A-D繪示出在制做一個常規(guī)MOS晶體管的方法中各步驟的橫斷面視圖。如圖8A所示，在一片硅基片101的表面上形成一層場氧化物膜，該硅基片例如可以是P型的，且具有1×1016原子/立方厘米的雜質濃度。在此硅基片101的表面形成一層柵氧化物膜103。接下來，在柵氧化物膜103的一個特定區(qū)域上形成柵電極104。用場氧化物膜102和柵電板104作掩膜，以自對準方式形成低濃度雜質擴散層105。例如，該低濃度雜質擴散層通?？梢院辛纂s質。用化學氣相淀積(CVD)方法形成一層氧化硅膜，并對其進行各向異性的干法刻蝕(反刻蝕)，以便于在柵電極104的側壁上形成側壁絕緣膜106，如圖8C所示。在此反刻蝕過程中，場氧化物膜102的表面也受到輕微刻除。高濃度雜質，例如砷，被離子注入，然后進行熱處理，以產(chǎn)生一個具有輕摻雜漏結構(LDD)的源/漏擴散層107。在場氧化物膜102的邊緣，源/漏擴散層107與硅基片101的界面的一部分位于場氧化物膜102的下面。所述高濃度雜質的濃度可以設定為1×1019原子/立方厘米。根據(jù)具體情況，源/漏擴散層107有更低的雜質濃度。在此情況下，這一濃度可以設定為1×1018原子/立方厘米。這種方法被公開在昭61-156862號日本專利申請公報中。
如圖8D所示，用化學氣相淀積方法形成絕緣保護膜108，將柵電極104和側壁絕緣膜106以及場氧化物膜102和源/漏擴散層107都覆蓋起來。然后，形成夾層絕緣膜109。此夾層絕緣膜109是用化學氣相淀積方法由BPSG層組成的疊層膜，其表面經(jīng)熱處理被平整化。形成透過絕緣保護膜108和夾層絕緣膜109的接觸孔。再形成源/漏電極110，使其通過接觸孔與源/漏擴散層107相連接。
經(jīng)過上述這些步驟，就形成了MOS晶體管，它包含有置于硅基片101上的一層柵氧化物膜103、一個柵電極104以及源/漏擴散層107。值得注意的是，源/漏擴散層107的邊緣107a位于場氧化物膜102的邊緣的下方，使得107和102兩個區(qū)域有所交迭。
隨著半導體器件的集成度的提高，象晶體管這樣的半導體元件的制做也越加精細。于是，PN結變得更淺，元件隔離區(qū)或者說相鄰元件的間距變得更窄。
并且，由于MOS晶體管在尺度上變得更小，它的PN結反向二極管特性變得更差。事實上，本發(fā)明的發(fā)明人已經(jīng)發(fā)現(xiàn)，當在PN結上施加一個反向偏置電壓時，PN結上會產(chǎn)生一個漏電流。
下面參照圖9A和9B對這個問題做進一步解釋。圖9A和9B所示的是用已有技術制作的一MOS晶體管的PN結的橫斷面圖。圖9A表示的是一源/漏擴散層107具有高雜質濃度的已有晶體管，而圖9B表示另一源/漏擴散層107具有低雜質濃度的已有晶體管。圖9和圖8A-D采用統(tǒng)一的標號表示相同的部分。
參見圖9A，在P型硅基片101上形成一層場氧化物膜102。一層N型源/漏層107形成于P型硅基片101上，一層絕緣保護膜108形成于硅基片101的整個表面上。此外，在此絕緣保護膜108上形成一層夾層絕緣膜109，源/漏電極110通過一個接觸孔與源/漏擴散層107相連接。
當對氧化硅膜進行反刻蝕所持續(xù)的時間超出預定的時間，或者說用氫氟酸處理的時間長于預定的時間，場氧化物膜102有其刻除的表面，使得擴散層的邊緣107a不再被場氧化膜102所覆蓋，而被暴露出來。如果擴散層107的結越淺，那么擴散層107邊緣107a的這種暴露就越明顯。相應地，場氧化物膜102的邊緣111就變得比擴散層的邊緣107a更低。于是，擴散層的邊緣107a就被絕緣保護膜108所直接覆蓋和接觸。
當在具有這種結構的源/漏擴散層107和硅基片101之間施加一個反向偏置電壓時，在硅片101中產(chǎn)生第一耗盡層112，并使該第一耗盡層112從硅基片101和源/漏擴散層107間的邊界向硅基片101中延展。在這種情況下，由于源/漏擴散層107具有高雜質濃度，在源/漏擴散層107中幾乎不會產(chǎn)生任何相應的耗盡層，并且絕緣保護膜108直接形成于耗盡層102的表面上。所以，在絕緣保護膜108與第一耗盡層112間的邊界處產(chǎn)生一個邊界勢。這個邊界勢產(chǎn)生一個建立在邊界上或通過邊界的漏電流。
在圖9B所示的另一個例子中，一層場氧化物膜102形成于硅基片101上。形成具有低雜質濃度的源/漏擴散層107，并在硅基片101的整個表面上形成絕緣保護膜108。此外，一層夾層絕緣膜109重疊在絕緣保護膜108上，源/漏電極110通過接觸孔與源/漏擴散層107相連接。
在此種情況下，擴散層的邊緣107a的位置低于場氧化物膜102的邊緣111并位于其下方。盡管如此，擴散層的邊緣107a的位置也可以高于場氧化物膜102的邊緣111并位于其上方。
本發(fā)明的發(fā)明人發(fā)現(xiàn)，在一個具有低濃度源/漏擴散層107這種結構的半導體中，當在源/漏擴散層107和硅基片101之間施加一個反向偏置電壓時，在硅基片101和源/漏擴散層107中就會產(chǎn)生第一耗盡層112，并使第一耗盡層112從硅基片101與源/漏擴散層107之間的邊界向硅基片101延展。由于源/漏擴散層107具有低雜質濃度，第二耗盡層113就會產(chǎn)生于源/漏層107的一側，并且其邊緣113a位于場氧化物膜102的邊緣111之上。所以，絕緣保護層108直接形成于第二耗盡層113之上，并由于邊界勢的存在而產(chǎn)生一個漏電流。
雖然在PN結上這一漏電流的增大是很微小的，但它依然能被靈敏的半導體器件檢測到。就是說，本發(fā)明的發(fā)明人在具有淺結的低濃度和高濃度源/漏器件中都發(fā)現(xiàn)了這種漏電流在PN結中的存在及其產(chǎn)生的原因。
本發(fā)明的一個目的是提供一種能夠防止增大PN結漏電流的半導體器件及其制造方法。
本發(fā)明的另一個目的是提供一種產(chǎn)生一個具有更淺PN結并更少側向擴展的擴散層的晶體管的改進半導體器件及其制造方法。
本發(fā)明的又一個目的是提供一種能以相鄰元件之間的窄元件隔離區(qū)生產(chǎn)更小MOS晶體管的半導體器件及其生產(chǎn)方法。
本發(fā)明還有一個目的是提供一種高可靠度的半導體器件及其生產(chǎn)方法。
一種半導體器件，它包括一個第一導電類型的半導體基片，一個形成于半導體基片上的元件隔離區(qū)，一層第二導電類型的雜質擴散層，雜質擴散層與元件隔離區(qū)耦合并形成于半導體基片上，以及一層形成于雜質擴散層上的熱生長的二氧化硅膜。
一種制造一種半導體器件的方法，它包括如下步驟在一個半導體基片上形成一個元件隔離區(qū)；在半導體基片上形成一層雜質擴散層，所述雜質擴散層緊鄰元件隔離區(qū)的一個邊緣；在雜質擴散層上形成一層熱生長的二氧化硅膜；以及在熱生長的二氧化硅膜和元件隔離區(qū)上形成一層化學氣相淀積的硅絕緣膜。
熱生長的硅絕緣膜，尤其是二氧化硅膜，比化學氣相淀積的硅絕緣膜致密。尤其是，在硅-二氧化硅界面上，熱生長的二氧化硅膜比化學氣相淀積的二氧化硅膜具有更少的空鍵。因此，熱生長的二氧化硅膜比化學氣相淀積的二氧化硅膜具有更低的電流流過。由此說明，這種結構能夠實現(xiàn)本發(fā)明的目的。
從下面結合附圖所作的描述中，對本發(fā)明的目的、優(yōu)點和特點將更為明顯可見。
圖1為本發(fā)明第一實施例的一個MOS晶體管的橫斷面示圖；圖2A-圖2D為表示本發(fā)明第一實施例制造MOS晶體管的方法各步驟的橫斷面視圖；圖3為本發(fā)明第一實施例制造MOS晶體管的部分生產(chǎn)工藝的流程圖；圖4A為繪示本發(fā)明第一實施例動態(tài)隨機存取存貯器(DRAM)的存貯單元的橫斷面視圖，而圖4B則為圖4A中存貯單元的等效電路；圖5為用以本發(fā)明優(yōu)點而示出的DRAM的成品率曲線圖；圖6為繪示本發(fā)明第一實施例的MOS晶體管PN結部分的橫斷面視圖；圖7為繪示本發(fā)明第二實施例的MOS晶體管的橫斷面視圖；圖8A-圖8D為繪示制造常規(guī)MOS晶體管的方法各步驟的橫斷面視圖；圖9A和圖9B為兩類常規(guī)MOS晶體管PN結部分橫斷面的示意圖；如圖1所示，在具有某種導電類型的硅基片1的表面上，在選定的區(qū)域形成場絕緣(氧化物)膜2。一個有源區(qū)被場氧化物膜2所圍繞。柵絕緣(氧化物)膜3形成于硅基片1表面上的有源區(qū)的部分區(qū)域上。在柵氧化物膜3上形成柵電極4和側壁絕緣膜5。
與襯底的導電類型相反的源/漏擴散層6形成于有源區(qū)的部分區(qū)域上。在此例子中，源/漏擴散層6被設計成具有輕度摻雜漏極(LDD)結構的低雜質濃度。源/漏擴散層6的深度為0.1微米。在源/漏擴散層6的表面上形成熱氧化保護膜7。形成一層絕緣保護膜8覆蓋著熱氧化保護膜7、場氧化物膜2和柵電極4。在絕緣保護膜8之上重疊一層夾層絕緣膜9。
穿透熱氧化保護膜7、絕緣保護膜8及夾層絕緣膜9形成接觸孔50，將源/漏擴散層6暴露出來。在接觸孔50中形成源/漏電極10與源/漏擴散層6相連接。
在此應當提及的是，這種方法既可以應用于具有上面所述各層薄膜的MOS晶體管的生產(chǎn)，也可以應用于無側壁絕緣膜的MOS晶體管的生產(chǎn)。
如圖2A所示，在雜質濃度為1×1016原子/立方厘米的P型硅基片1上，有選擇地形成厚度約為300納米的場氧化物膜2。場氧化物膜2的制做是采用硅局部氧化(LOCOS)方法，它圍繞著一個有源區(qū)。然后，在該硅基片1表面的有源區(qū)上形成柵氧化物膜3。柵氧化物膜3由硅組成，厚度約為10納米。
如圖2B所示，柵電極4形成于柵氧化物膜3的一個特定部分上。柵電極4由一層復合膜組成，這層復合膜包含有一層多晶硅膜和象硅化鎢一類的耐熔硅金屬化合物膜。利用化學氣相淀積(CVD)或類似的方法在硅基片1的整個表面上形成一層氧化硅膜。然后，采用已有工藝對該氧化硅膜進行反刻蝕，在柵電極4的側壁上形成側壁絕緣膜5，如圖2C所示。在此反刻蝕過程中，場氧化物膜2的表面被輕微去除。形成源/漏層6，使其與場氧化物膜2和柵電極4自對準。即，利用場氧化物膜2和柵電極4作為掩膜，將雜質注入到硅基片1中。源/漏層6所含有的雜質中包含磷并且雜質濃度約為1018原子/立方厘米。
如圖2D所示，在源/漏擴散層6的表面上用熱氧化處理方法形成一層熱氧化保護膜7。然后，為了將已經(jīng)在硅基片1上制做完備的柵電極4、側壁絕緣膜5以及場氧化物膜2和源/漏擴散層6全都覆蓋住，用化學氣相淀積方法形成一層絕緣保護膜8。
制做熱氧化保護膜7的過程是按照圖3中所描述的步驟進行的。在具有低濃度砷雜質的源/漏擴散層6已經(jīng)形成之后，對硅基片的表面，尤其是源/漏擴散層6的表面進行清洗。這一清洗處理是為了既去除污染表面的雜質又去除在表面上原已自然形成的氧化物膜，或者說是為了使表面鈍化。該清洗處理是使用由NH4+H2O2組成的第一種混合物和由H2SO4+H2O2組成的第二種混合物進行的。這種鈍化處理防止源/漏擴散層6進一步自然形成氧化物膜。
接下來，將經(jīng)過了上述處理過程的硅基片放入低壓化學氣相淀積反應爐中，依次接受下列處理。低壓化學氣相淀積反應爐被控制在800℃左右的溫度，這一溫度的下限為750℃，上限為1100℃，以防止源/漏擴散層中的雜質發(fā)生再次擴散。
首先，將一氧化氮(N2O)氣體引入溫度保持在800℃的低壓化學氣相淀積反應爐中，在源/漏擴散層6的表面上形成一層厚度約為1納米的氧化硅薄膜。這層超薄氧化硅薄膜即作為熱氧化保護膜7。本發(fā)明的發(fā)明人發(fā)現(xiàn)，該熱氧化保護膜7是為防止在氧化硅膜8和源/漏擴散層6之間產(chǎn)生漏電流的最好的一層薄膜。在另一個例子中，熱氮化硅膜要差于熱氧化保護膜7。因此，本發(fā)明的最佳實施例采用不含氮的熱氧化保護膜7。
接著，在形成了熱氧化保護膜7之后，由硅烷(SiH4)氣體和一氧化二氮氣體組成的混合氣體被引入低壓化學氣相淀積反應爐中，使得一層氧化硅膜8得以通過化學氣相淀積，在比較高的溫度下形成于熱氧化保護膜7的表面之上。
在隨后的過程中，用化學氣相淀積方法，形成由硼磷硅玻璃(BPSG)組成的夾層絕緣膜9，并經(jīng)熱處理使其表面平整化。然后，穿過熱氧化保護膜7、絕緣保護膜8和夾層絕緣膜9形成接觸孔，使得源/漏電極10得以通過接觸孔連接于源/漏擴散層6。
下面結合圖4A、4B描述本發(fā)明的第一實施例的優(yōu)點。
參見圖4A，一個存貯元包含一個由一MOS晶體管和一電容器構成的轉換晶體管。
場氧化物膜12形成于P型硅基片11表面上的一個特定區(qū)域。一個柵電極13覆蓋著形成于硅基片11表面上的柵氧化膜。柵電極13具有形成于其側壁上的側壁絕緣膜14。
第一擴散層15和第二擴散層16形成于硅基片的位于場氧化物膜12和柵電極13之間的部分的表面上。第一擴散層15具有較低的雜質濃度，而第二擴散層具有較高的雜質濃度。第二擴散層16的雜質濃度為1×1018原子/立方厘米。采用類似于上述的方式，如圖4A所示，另一對第一和第二擴散層15a和15b也被形成。鄰近于柵電極的第一擴散層15和15a作為該轉換晶體管的源/漏區(qū)。
在這一對第一擴散層15和15a上覆蓋著熱氧化保護膜17。
在夾層絕緣膜18內形成有在其間夾置電容絕緣膜的電容器下電極19和上電極20。一層第一擴散層15與電容器的下電極相連。與此同時，另一第一擴散層15a與一位線21相連。由于含有高濃度雜質的下電極19和位線21的雜質擴散，從而形成了16和16a這一對第二擴散層。柵電極13a和13b構成了存貯單元的相鄰轉換晶體管的電極。
圖4B給出了一個具有前述結構的存貯單元的等效電路。一根字線WL與轉換晶體管TR的柵電極相連。轉換晶體管TR的一個源/漏區(qū)則與一根位線BL相連，而另一個源/漏區(qū)與電容器CP的一個電極相連。結點N1用來表示后一個源/漏區(qū)與電容器的一個電極相連的位置。
圖5是用以表示含有上述存貯單元的DRAM的測試基元組(TEG)的成品率與熱氧化保護膜的厚度之間關系的曲線圖。用作DKAM測試基元組研究的是一塊半導體芯片，它具有相當于16兆字節(jié)容量的存貯單元。圖5的縱軸代表半導體芯片的成品率百分比。而橫軸則代表本發(fā)明中的熱氧化保護膜的厚度。
從圖5中可以看出，隨著熱氧化保護膜的厚度增加接近1納米時，芯片的成品率百分比迅速提高，當厚度達到1納米時，百分比成品率達到接近100％的水平。從以上描述可以清楚地看出，當能使熱氧化保護膜具有1納米或1納米以上的厚度時，本發(fā)明將具有顯著的效果。
下面結合圖6介紹本發(fā)明的另一個優(yōu)點。圖6是采用本發(fā)明所提供的方法制做一個MOS晶體管的PN結的橫斷面示意圖。
如圖6所示，一層場氧化物薄膜2形成于硅基片1上。還提供了一層具有低雜質濃度的源/漏擴散層6。僅在此源/漏擴散層6上形成一層熱氧化保護膜7。形成絕緣保護膜8，覆蓋硅基片1的整個表面。一層夾層絕緣膜9覆蓋在該絕緣保護膜8上，使一個源/漏電極10得以穿透過一個接觸孔與源/漏擴散層6連接。如圖中所示，在此器件中，擴散層的邊緣6a位于場氧化物膜的邊緣22之下。
在具有上述結構的一個晶體管中，當在源/漏擴散層6和硅基片1之間施加一個反向偏置電壓時，就會在硅基片1的表面上形成第一耗盡層23。并且，在源/漏擴散層6的表面上形成第二耗盡層24。第一耗盡層23和第二耗盡層24的厚度大體一樣。例如，第一耗盡層23的厚度為5×10-2微米而第二耗盡層24的厚度是3×10-2微米。第二耗盡層的邊緣24a的位置高于場氧化物2的邊緣22。但在此晶體管中，熱氧化保護膜7是這樣制備的，即，覆蓋耗盡層24的表面將其與絕緣膜8分離開來。這種結構，與用已有技術制做的結構相比，能夠使在界面上的邊界勢或表面能級被顯著降低，從而防止由此邊界勢而導致的漏電流的產(chǎn)生。
圖7所示是本發(fā)明的第二實施例。
如圖7所示，在具有某種導電類型的硅基片1表面上的特定區(qū)域制做成溝槽，在這些溝槽的空腔內形成一層絕緣膜32用作電路元件的隔離。類似于第一個例子，在硅基片31表面上的一個特定區(qū)形成一層柵氧化物膜33。在此柵氧化物膜33上又再添加一個柵電極34和圍繞著該電極側壁的側壁絕緣膜35。
還提供了導電類型與硅基片相反、且雜質濃度低的源/漏擴散層36。在源/漏擴散層36的表面上和溝槽的表面上形成氧化保護膜37。
形成絕緣保護膜38，幾乎覆蓋熱氧化膜37、場氧化物膜32和柵電極34，并且，一夾層絕緣膜覆蓋在此絕緣保護膜38之上。穿透熱氧化保護膜37、絕緣保護膜38和夾層絕緣膜39的一個特定的空間開出一個接觸孔。并通過該接觸孔形成源/漏擴散層36的源/漏電極40。
本發(fā)明的此第二例與第一例有相同的優(yōu)點，包括能夠降低PN結的漏電流。在此晶體管中，相鄰元件之間的間隙形成溝槽，這可以使MOS晶體管具有更精細和更小的尺寸。
上面，描述了本發(fā)明的兩個實施例。因為本發(fā)明所提供的技術方案顯著提高存貯單元的存貯容量，并同時能使存貯單元的尺寸更小(它使表面積減少)，所以當它被應用于含有一個轉換晶體管和一個電容器的存貯單元時，它的效果尤其明顯。
本發(fā)明還可用于如從前所述用作以浮動狀態(tài)保持電容的一結點雜質擴散區(qū)的制造，又例如，還可適用于包含在平2-176810號日本專利申請公報中所公開的那種電路的半導體器件。此電路的雜質擴散區(qū)被插在高阻元件或電阻器和互相串聯(lián)的晶體管之間的空隙中，若不進行適當?shù)奶幚恚苋菀自赑N結處產(chǎn)生大的漏電流，并產(chǎn)生偏離原設計值的輸出電位，從而導致運行中的錯誤。其原因是，輸出電位是由互相串聯(lián)的有關阻抗間的比值來決定的，如果電路中增加了一個漏電流，這將會改變上述比值，從而導致產(chǎn)生大于或小于原設計值的輸出電位。
從以上可以看出，當應用于根據(jù)高阻抗電路或者象存貯器電路一類的其它電路來確定其內部結點的電位的半導體器件時，本發(fā)明是有效的。
本發(fā)明的半導體器件在具有某種導電類型的半導體基片的主表面和其上面的具有相反導電類型的雜質擴散層之間所構成的PN結上可能出現(xiàn)的漏電流具有抑制作用。本發(fā)明克服了避免雜質擴散層具有更淺結的問題，避免了對更寬的水平擴展度的需要，從而有助于MOS晶體管以及電路元件間距的精細加工，進而也有助于實現(xiàn)半導體器件的超高度集成。
本發(fā)明的技術方案還使一個很精細的MOS晶體管的PN結和耗盡層能被置于一層熱氧化的硅薄膜下面，而這層熱氧化的硅薄膜又位于一層場氧化物薄膜的邊緣下面，從而降低了產(chǎn)生于熱氧化的硅薄膜和硅基片之間的邊界勢密度，并將PN結的漏電流減到最小。
很明顯，本發(fā)明的技術方案并不僅僅局限于上述實施例，任何未離開本發(fā)明的范圍和主旨的修改和改進，都屬本為發(fā)明保護之列。
權利要求
1.一種半導體器件，其特征在于，它包括一塊屬于第一導電類型的半導體基片；一個形成于所述半導體基片上的元件隔離區(qū)；一層屬于第二導電類型的雜質擴散層，所述雜質擴散層形成于所述半導體基片上并與所述元件隔離區(qū)相鄰；一層形成于所述雜質擴散層上的熱生長的硅絕緣膜；以及一層形成于所述元件隔離區(qū)上和所述熱生長硅絕緣膜上的化學氣相淀積(VCD)絕緣層。
2.一種如權利要求1所述的器件，其特征在于，所述熱生長的硅絕緣膜的厚度為1納米或1納米以上。
3.一種如權利要求1所述的器件，其特征在于，所述熱長生的硅絕緣膜是氧化膜。
4.一種如權利要求1所述的器件，其特征在于，所述雜質擴散層具有輕摻雜漏極結構。
5.一種半導體器件，其特征在于，它包括一塊屬于第一導電類型的半導體基片；一個形成于所述半導體基片上的元件隔離區(qū)；一層屬于第二導電類型的雜質擴散層，所述雜質擴散層形成于所述半導體基片上并與所述元件隔離區(qū)相鄰；以及一層形成于所述元件隔離區(qū)和所述雜質擴散層之上的化學氣相淀積硅絕緣膜，其中，一層熱生長的硅絕緣膜形成于所述雜質擴散層和所述化學氣相淀積硅絕緣膜之間，以防止所述化學氣相淀積硅絕緣膜接觸所述雜質擴散層。
6.一種如權利要求5所述的器件，其特征在于，所述熱生長的硅絕緣膜的厚度為1納米或1納米以上。
7.一種如權利要求6所述的器件，其特征在于，所述熱生長的硅絕緣膜是氧化膜。
8.一種如權利要求5所述的器件，其特征在于，所述元件隔離區(qū)是溝槽型的并且所述熱生長的硅絕緣膜形成于所述元件隔離區(qū)和所述半導體基片之間。
9.一種如權利要求7所述的器件，其特征在于，它還包括一層形成于所述化學氣相淀積硅絕緣膜之上的夾層絕緣膜。
10.一種如權利要求9所述的器件，其特征在于，所述雜質擴散層的厚度為0.1微米或0.1微米以下。
11.一種半導體器件，其特征在于，它包括一塊第一導電類型的半導體基片，所述半導體基片具有第一部分和第二部分；一個形成于所述半導體基片的所述第一部分上的元件隔離區(qū)；一層形成于所述半導本基片的所述第二部分的一部分上的柵絕緣膜；一層屬于第二導電類型的雜質擴散層，所述雜質擴散層形成于所述半導體基片的所述第二部分上并且位于所述元件隔離區(qū)和所述柵絕緣膜之間。一個形成于所述柵絕緣膜上的柵電極；一個形成于所述柵電極的側面的側壁膜；一層形成于所述雜質擴散層上并與所述元件隔離區(qū)相接觸的熱生長的氧化硅膜；一層形成于所述熱生長的氧化硅膜、所述元件隔離區(qū)、所述側壁膜和所述柵電極之上的化學氣相淀積氧化硅膜；一層形成于所述化學氣相淀積氧化硅膜之上的夾層絕緣膜；以及一層埋置于一個位于所述夾層絕緣膜、所述化學氣相淀積氧化硅膜和所述熱生長的氧化硅膜中使所述雜質擴散層暴露出來的接觸孔內的導電膜，所述導電膜與所述雜質擴散層相連接。
12.一種如權利要求11所述的器件，其特征在于，所述元件隔離區(qū)域是溝槽型的，并且一層熱生長的氧化硅膜夾置于所述元件隔離區(qū)和所述雜質擴散層之間。
13.一種制造一種半導體器件的方法，其特征在于，它包括以下步驟在一塊半導體基片上形成一個元件隔離區(qū)；在所述半導體基片上形成一層緊鄰所述元件隔離區(qū)的雜質擴散層；在所述雜質擴散層上形成一層熱生長的硅絕緣膜，以及在所述熱生長的硅絕緣膜和所述元件隔離區(qū)之上形成一層化學氣相淀積硅絕緣膜。
14.一種如權利要求13所述的方法，其特征在于，所述熱生長的硅絕緣膜和所述化學氣相淀積硅絕緣膜是在原位形成的。
15.一種如權利要求13所述的方法，其特征在于，所述熱生長的硅絕緣膜是在750℃-1100℃之間的溫度下形成的。
16.一種如權利要求15所述的方法，其特征在于，所述熱生長的硅絕緣膜是用一種含有氮氣和氧氣的氣體形成的
17.一種如權利要求16所述的方法，其特征在于，所述化學氣相淀積硅絕緣膜是用一種含有N2O和SiH4的氣體形成的。
18.一種如權利要求17所述的方法，其特征是在于，在形成所述熱生長的硅絕緣膜之前，對所述雜質擴散層的一個表面進行清洗，以去除自然形成的氧化物并防止這種氧化物的進一步生長。
19.一種如權利要求18所述的方法，其特征在于，所述熱生長的硅絕緣膜的厚度為1納米或1納米以上。
20.一種制造一種半導體器件的方法，其特征在于，它包括如下步驟在一塊半導體基片的第一部分上形成一層場絕緣膜；在所述半導體基片的第二部分上形成一層第一絕緣膜；在所述第一絕緣膜的一部分上有選擇地形成一層柵電極膜；在所述柵電極膜的側表面上有選擇地形成一層第二絕緣膜；利用所述場絕緣膜和所述柵電極膜作為掩膜，將雜質引入所述第二部分，從而在所述半導體基片的所述第二部分上形成一層雜質擴散層；在所述雜質擴散層上形成一層熱生長的氧化硅膜；在所述熱生長的氧化硅膜和所述場絕緣膜之上形成一層化學氣相淀積氧化硅膜；在所述化學氣相淀積硅絕緣膜之上形成一層夾層絕緣膜；在所述夾層絕緣膜、所述化學氣相淀積硅絕緣膜和所述熱生長的硅絕緣膜中形成一個接觸孔，以使所述雜質擴散層暴露出來，埋置一層與所述雜質擴散層相連接的第二導電膜。
21.一種如權利要求20所述的方法，其特征在于，所述熱生長的氧化硅膜是在750℃至1100℃之間溫度下形成的。
22.一種如權利21所述的方法，其特征在于，所述熱生長的氧化硅膜是用一種含有氮氣和氧氣的氣體形成的。
23.一種如權利要求22所述的方法，其特征在于，所述化學氣相淀積氧化硅膜是用一種含有N2O和SiH4的混合氣體形成的。
24.一種如權利要求23所述的方法，其特征在于，在形成所述熱生長的氧化硅膜之前對所述雜質擴散層的一個表面進行清洗，以去除自然形成的氧化物并防止這種氧化物在所述雜質擴散層上再生長。
25.一種如權利要求書24所述的方法，其特征在于，所述熱生長的氧化硅膜的厚度為1納米或1納米以上。
26.一種如權利要求25所述的方法，其特征在于，所述熱生長的氧化硅膜和所述化學氣相淀積氧化硅膜是在原位形成的。
27.一種制造一種半導體器件的方法，其特征在于，它包括如下步驟在一塊半導體基片上形成一個元件隔離區(qū)；在所述半導體基片上形成一層鄰近所述元件隔離區(qū)的雜質擴散層；在所述元件隔離區(qū)和所述雜質擴散層之上形成一層化學氣相淀積硅絕緣膜；以及形成一層具有比所述化學氣相淀積硅絕緣膜的空鍵更少的膜，用以將所述雜質擴散層和所述化學氣相淀積硅絕緣膜分離開來。
28.一種半導體器件，其特征在于，它包括一塊屬于第一導電類型的半導體基片；一個形成于所述半導體基片上的元件隔離區(qū)；一層屬于第二導電類型的雜質擴散層，所述雜質擴散層形成于所述半導體基片上并與所述元件隔離區(qū)相鄰，一層形成于所述元件隔離區(qū)和所述雜質擴散層之上的化學氣相淀積硅絕緣膜；以及一個用來把所述雜質擴散層與所述化學氣相淀積硅絕緣膜分離開來的分隔絕緣體，所述分隔絕緣體具有比所述化學氣相淀積硅絕緣膜更少的空鍵，用來把所述雜質擴散層與所述化學氣相淀積硅絕緣膜分離開來。
29.一種半導體器件，其特征在于，它包括一塊屬于第一導電類型的半導體基片；一個形成于所述半導體基片上的元件隔離區(qū)；一層屬于第二導電類型的雜質擴散層，所述雜質擴散層形成于所述半導體基片上并與所述元件隔離區(qū)相鄰，一層形成于所述元件隔離區(qū)和所述雜質擴散層之上的化學氣相淀積硅絕緣膜；以及一種用來把所述雜質擴散層與所述化學氣相淀積硅絕緣膜分離開來的機構，所述機構具有比所述化學氣相淀積硅絕緣膜更少的空鍵，用來把所述雜質擴散層與所述化學氣相淀積硅絕緣膜分離開來。
全文摘要
本發(fā)明的一種半導體器件包括:一塊第一導電類型的半導體基片,在半導體基片上的一個元件隔離區(qū),一層第二導電類型的雜質擴散層,該雜質擴散層形成于所述半導體基片上并與元件隔離區(qū)相耦合,在元件隔離區(qū)和雜質擴散層之上的一層化學氣相淀積硅絕緣膜,一層熱生長的硅絕緣膜形成于雜質擴散層和化學氣相淀積硅絕緣膜之間,以防止發(fā)生于化學氣相淀積硅絕緣膜和雜質擴散層之間的電流泄漏。
文檔編號H01L21/8234GK1185661SQ97121689
公開日1998年6月24日 申請日期1997年11月26日 優(yōu)先權日1996年11月26日
發(fā)明者小林研 申請人:日本電氣株式會社