專利名稱：存儲(chǔ)器單元裝置及其制造方法
許多電子系統(tǒng)需要存儲(chǔ)器，數(shù)據(jù)固定不變地寫入存儲(chǔ)器中。此外，這種存儲(chǔ)器亦稱為固定值存儲(chǔ)器，讀出型存儲(chǔ)器或只讀存儲(chǔ)器。
就很大的數(shù)據(jù)量而言，須使用光盤(compact disk)作為讀出型存儲(chǔ)器。光盤是一種具有鋁涂層的塑料盤片，二種不同點(diǎn)形式的凹坑配置在涂層中。信息以數(shù)字形式儲(chǔ)存在此種凹坑的配置中。為了讀出此種儲(chǔ)存在光盤中的數(shù)據(jù)，則盤片須以機(jī)械方式在讀出裝置中旋轉(zhuǎn)且點(diǎn)式凹坑會(huì)在此裝置受到掃描。光盤可儲(chǔ)存5Gbits(5×109位)的信息。
此種讀出裝置具有可移動(dòng)的部件，其會(huì)受到機(jī)械磨損，需要較大的體積，且只允許較慢的數(shù)據(jù)存取。此外，此種讀出裝置對(duì)振動(dòng)較敏感，因此只能有限地用在移動(dòng)系統(tǒng)中。
反之，以半導(dǎo)體為主的固定值存儲(chǔ)器允許自由選擇地存取所儲(chǔ)存的數(shù)據(jù)。此外，其亦可用于移動(dòng)系統(tǒng)中，這是因?yàn)樽x取信息時(shí)不需機(jī)械式傳動(dòng)機(jī)構(gòu)。在此種固定值存儲(chǔ)器中通常使用MOS-晶體管。在讀出過程中須評(píng)估是否有電流流經(jīng)晶體管。所儲(chǔ)存的信息則相對(duì)應(yīng)地被安排。在技術(shù)上此種儲(chǔ)存的數(shù)據(jù)大部分通過下述方式實(shí)現(xiàn)，即，MOS-晶體管通過在溝道區(qū)中不同的注入而具有不同的起始電壓。
在以半導(dǎo)體為主的固定值存儲(chǔ)器中可達(dá)到的存儲(chǔ)器密度和每一存儲(chǔ)器單元的面積需求有關(guān)。
在文件DE-OS 195 10 042中提出一種固定值存儲(chǔ)器單元裝置，其包含配置在各行中的MOS-晶體管。MOS-晶體管串聯(lián)配置在每一行中。為了提高存儲(chǔ)器密度，相鄰的各行分別配置在條形縱向溝槽的底部以及基片表面上相鄰的條形縱向溝槽之間?；ハ噙B接的源極/漏極區(qū)形成為空間上相連接的摻雜區(qū)。以“NAND”-結(jié)構(gòu)方式通過各行分別控制可讀出MOS-晶體管的狀態(tài)。
上述存儲(chǔ)器單元裝置的程序化是在制造中進(jìn)行。然而就許多應(yīng)用情況而言需要存儲(chǔ)器，通過電程序設(shè)計(jì)可將數(shù)據(jù)寫入存儲(chǔ)器中。在電可程編的存儲(chǔ)器單元裝置中，信息的儲(chǔ)存大部分通過以下方式實(shí)現(xiàn)在MOS-晶體管的柵極和溝道區(qū)之間設(shè)置一個(gè)可注入電荷的浮置柵極，或設(shè)置一種由SiO2和Si3N4所構(gòu)成的雙層用作柵極介質(zhì)材料，在其界面上電荷載流子可附著在陷阱(traps)上。MOS-晶體管的起始電壓是和存在于浮置柵極上或陷阱上的電荷有關(guān)。此種特性可用來進(jìn)行電程序化(例如，請(qǐng)參考S.M.Sze，Semiconductor Devices，JohnWiley，第486至490頁(yè))。
本發(fā)明的目的是提供一種存儲(chǔ)器單元裝置，它是可電程序化且適合儲(chǔ)存大量數(shù)據(jù)。此外，本發(fā)明亦提供其制造方法。
依據(jù)本發(fā)明，此目的通過權(quán)利要求1的存儲(chǔ)器單元裝置以及權(quán)利要求8的制造方法來實(shí)現(xiàn)。本發(fā)明的進(jìn)一步擴(kuò)展形式應(yīng)引用其它權(quán)利要求。
存儲(chǔ)器單元裝置在半導(dǎo)體基片中包含多個(gè)存儲(chǔ)器單元所形成的行。相鄰的各行互相絕緣。
此種存儲(chǔ)器單元所形成的各行分別具有第一摻雜區(qū)以及第二摻雜區(qū)。在第一摻雜區(qū)和第二摻雜區(qū)之間于半導(dǎo)體基片的主面上配置柵極介質(zhì)材料和多個(gè)相鄰配置的柵極。相鄰柵極之間的距離于是小于平行于第一摻雜區(qū)和第二摻雜區(qū)之間的連接線的柵極的尺寸。柵極介質(zhì)材料含有一種具有載流子浮獲陷阱的材料。
浮獲陷阱(英語(yǔ)為traps)必須具有可捕獲載流子(特別是電子)的特性。為了進(jìn)行電程序化，須設(shè)置柵極使對(duì)應(yīng)于所儲(chǔ)存信息的載流子浮獲陷阱能到達(dá)柵極下方的柵極介質(zhì)材料中且被陷阱所附著。因?yàn)檩d流子被浮獲于載流子浮獲陷阱中，因此可持續(xù)地儲(chǔ)存信息。此種已程序化的存儲(chǔ)器單元裝置因此是一種固定值存儲(chǔ)器單元裝置。此種程序化不僅可通過Fowler-Nordheim-隧道穿透(Tunnel)也可通過熱-電子-注入來實(shí)現(xiàn)。通過在Fowler-Nordheim-隧道穿透中極性的反轉(zhuǎn)可將載流子從載流子浮獲陷阱挪開，以至于改變了存儲(chǔ)器單元裝置的程序化。
本發(fā)明來自下述考慮在控制安排了串聯(lián)的MOS-晶體管的一行時(shí)，須以“NAND”-結(jié)構(gòu)方式來設(shè)置MOS-晶體管的柵極，使包含所選擇的MOS-晶體管在內(nèi)的所有MOS-晶體管都導(dǎo)通，而和各個(gè)未被選取的晶體管的起始電壓無關(guān)。這通過以下方式實(shí)現(xiàn)，即把高于出現(xiàn)的最高起始電壓的電壓加到柵極上。反之，所選取的MOS-晶體管的柵極則加一介于各MOS-晶體管的起始電壓之間的電壓。然后評(píng)估是否有電流流經(jīng)這些串聯(lián)的MOS-晶體管。若有電流流過，則有對(duì)應(yīng)于較小起始電壓的信息儲(chǔ)存于所選取的MOS-晶體管中。若沒有電流流過，則有對(duì)應(yīng)于較大起始電壓的信息被儲(chǔ)存。
本發(fā)明所使用的概念是這些MOS-晶體管的大部分源極/漏極區(qū)在讀出過程中只起著相鄰導(dǎo)通溝道之間的導(dǎo)電性連接的作用。因此在本發(fā)明的存儲(chǔ)器單元裝置中只有在存儲(chǔ)器單元的每一行的起始和結(jié)束處才配置一個(gè)對(duì)應(yīng)于源極/漏極區(qū)的摻雜區(qū)，在每一行的起始和結(jié)束處之間緊相鄰配置的柵極通過適當(dāng)?shù)牟季€(Beschaltung)來產(chǎn)生一種空間電荷區(qū)直至所選取的柵極的溝道區(qū)為止。以此種方式，則在存儲(chǔ)器單元各行中對(duì)配置在二相鄰柵極之間的源極/漏極區(qū)而言可節(jié)省面積需求。受控制的相鄰柵極之間的雜散電場(chǎng)于是導(dǎo)至處于相鄰柵極之間的中間空間下方的區(qū)域?qū)?。相鄰柵極之間的距離最好是10至100nm。
在受控制的相鄰柵極之間的雜散電場(chǎng)不足以使相鄰柵極之間的中間空間下方的區(qū)域?qū)ǖ膽?yīng)用中，則本發(fā)明的范圍是在此一區(qū)域中通過反摻雜來調(diào)整摻雜物質(zhì)在表面上的分布。為此摻雜物濃度在1017cm-3范圍是足夠的。此種摻雜物濃度較第一摻雜區(qū)和第二摻雜區(qū)中的濃度小很多，此二個(gè)摻雜區(qū)就像源極/漏極區(qū)一樣具有摻雜物的濃度范圍1020至1021cm-3。反摻雜只用來調(diào)整相鄰的空間電荷區(qū)，它是不能和一般的源極/漏極區(qū)相比的。
為了以數(shù)字形式儲(chǔ)存數(shù)據(jù)在柵極下方將不同的電荷量引進(jìn)柵極介質(zhì)材料中，使得在此種裝置中產(chǎn)生二個(gè)不同的起始電壓。若要此種存儲(chǔ)器單元裝置用于多值邏輯中，則柵極介質(zhì)材料通過相應(yīng)的電壓-和時(shí)間調(diào)整在程序化時(shí)須導(dǎo)入不同的電荷量，使得各按所儲(chǔ)存的信息可實(shí)現(xiàn)多于二個(gè)不同的起始電壓。
依據(jù)本發(fā)明的實(shí)施形式，柵極介質(zhì)材料可作成多層，其中至少設(shè)有一層，此層與多層中的至少另一層比較具有較高的載流子浮獲截面。載流子浮獲陷阱(traps)是位于此二層之間的界面上。此種多層介質(zhì)層最好含有SiO2-層，Si3N4-層和SiO2-層(所謂ONO)。另一方式是此種柵極介質(zhì)材料可為其它材料所構(gòu)成的多層，其中具有較高載流子浮獲截面的層例如可由Si3N4，Ta2O5，Al2O3或TiO2所構(gòu)成，相鄰的層則由SiO2，Si3N4或Al2O3所構(gòu)成。此外，此種多層可包含多于或少于三層。
另一方式是，此種柵極介質(zhì)材料含有例如由SiO2構(gòu)成的介質(zhì)層，異質(zhì)原子，例如，W，Pt，Cr，Ni，Pd或Ir夾雜在介質(zhì)層中。此種夾雜的異質(zhì)原子可通過注入，通過氧化過程中的添加物或藉由擴(kuò)散而被引入介質(zhì)層中。此種所夾雜的異質(zhì)原子在這種情況下形成陷阱。
相鄰的存儲(chǔ)器單元的各行可通過配置于其間的隔離溝槽或pn-結(jié)或通過以下方式互相絕緣，即在半導(dǎo)體基片的主平面設(shè)置平行的條形溝槽并且存儲(chǔ)器單元的各行分別交替地配置在溝槽底上和主平面上相鄰溝槽之間。
在相鄰的存儲(chǔ)器單元各行之間使用隔離溝槽或隔離pn-結(jié)所具有的優(yōu)點(diǎn)是存儲(chǔ)器單元裝置是平面的，這樣可降低所需工序步驟的數(shù)目以及工序復(fù)雜性。
反之，通過溝槽底上以及相鄰溝槽之間的配置來絕緣相鄰存儲(chǔ)器單元的各行可進(jìn)一步提高存儲(chǔ)器密度，因?yàn)橄噜彺鎯?chǔ)器單元的各行之間的絕緣是通過溝槽壁實(shí)現(xiàn)的。
在此種存儲(chǔ)器單元裝置中，存儲(chǔ)器單元的各行是作位線用。柵極與垂直于存儲(chǔ)器單元的各行而延伸的字線相連接。柵極最好以條形方式而由導(dǎo)電材料所構(gòu)成，以至條形的柵極可形成字線。
若柵極形成在一狹窄的柵格(Raster)中，例如，相鄰柵極之間的距離是最小結(jié)構(gòu)量F，則本發(fā)明的范圍是柵極提供有安置接觸的擴(kuò)大區(qū)以便可容易地接觸柵極。相鄰柵極的這些擴(kuò)大區(qū)以彼此錯(cuò)位的方式配置。柵極最好形成條形結(jié)構(gòu)，其中梯階設(shè)置在擴(kuò)大區(qū)中柵極的縱向側(cè)中。通過沿著相鄰柵極的此種梯階的錯(cuò)位設(shè)置方式，則可限制擴(kuò)大區(qū)在寬度上的額外面積需求。
為了控制位線，則在本發(fā)明中的方式是聚集多條相鄰的位線于一個(gè)節(jié)點(diǎn)中且在此節(jié)點(diǎn)和位于存儲(chǔ)器單元的各行的終止處的摻雜區(qū)之間設(shè)置一個(gè)選擇開關(guān)或解碼器。此外在此節(jié)點(diǎn)和摻雜區(qū)之間分別至少形成一個(gè)可由選擇電極來控制的MOS-晶體管。此選擇電極是以一垂直于位線而延伸的選擇線來制成。在選擇線和位線的交叉點(diǎn)上，其中位線在此交叉點(diǎn)上不具有選擇晶體管，在對(duì)應(yīng)的選擇線下方通過溝道注入方式而產(chǎn)生這樣一種摻雜區(qū)，以致于形成于選擇線下方的寄生MOS-晶體管具有如此低的起始電壓，以致于此一MOS-晶體管的導(dǎo)通和電壓是否施加于此一選擇線上是無關(guān)的。
若要在此節(jié)點(diǎn)和摻雜區(qū)之間形成一個(gè)選擇開關(guān)，則把條數(shù)和位線一樣多的選擇線組合起來。選擇晶體管沿著選擇線和位線之間的交叉點(diǎn)對(duì)角線產(chǎn)生。
如果在此節(jié)點(diǎn)和摻雜區(qū)之間形成解碼器，則當(dāng)2n條位線聚集在一節(jié)點(diǎn)時(shí)須形成2n條選擇線。每二條相鄰的選擇線對(duì)于此種選擇晶體管的配置而言是彼此互補(bǔ)的。這時(shí)在每第n個(gè)選擇線對(duì)中，在選擇線與位線的2n-1個(gè)交叉點(diǎn)上分別配置相鄰的MOS-晶體管或不配置MOS-晶體管。
為了制造此種存儲(chǔ)器單元裝置，則須在半導(dǎo)體基片，最好是單晶硅片或SOI-基片的硅層中產(chǎn)生多個(gè)彼此絕緣的存儲(chǔ)器單元行。就每一存儲(chǔ)器單元行而言，在半導(dǎo)體基片中須形成第一摻雜區(qū)和第二摻雜區(qū)。
形成一層包含具有載流子浮獲陷阱材料的介質(zhì)層。第一電極層產(chǎn)生于介質(zhì)層上且被結(jié)構(gòu)化以形成第一柵極。在第一柵極的側(cè)面上形成間隔物(Spacer)。形成包含具有載流子浮獲陷阱材料的第二介質(zhì)層。為了形成第二柵極，須以基本上是保形(conform)的邊緣覆蓋方式來產(chǎn)生第二電極層且對(duì)其進(jìn)行結(jié)構(gòu)化。第一柵極和第二柵極是各自相鄰配置，其中相鄰柵極之間的距離小于平行于第一摻雜區(qū)和第二摻雜區(qū)之間的連接線的柵極的尺寸。
本發(fā)明的范圍亦包含有選擇地對(duì)第一柵極和第二柵極去除介于第一柵極和第二柵極之間的間隔物(spacer)且以自對(duì)準(zhǔn)方式進(jìn)行反摻雜，由此可調(diào)整第一柵極和第二柵極之間的區(qū)域中的半導(dǎo)體基片摻雜情況。此種反摻雜是以摻雜物濃度小于5×1017cm-3的范圍來進(jìn)行。此種反摻雜最好調(diào)整至一個(gè)較高一點(diǎn)的數(shù)值，例如調(diào)整在所使用的技術(shù)中用于MOS-晶體管的溝道摻雜時(shí)所用摻雜物濃度的2倍至3倍。
為了在相鄰存儲(chǔ)器單元各行之間進(jìn)行絕緣，本發(fā)明的方式是在相鄰存儲(chǔ)器單元各行之間分別借助淺溝槽隔離(STI)技術(shù)形成條形的隔離溝槽。若柵極以具有對(duì)應(yīng)于最小結(jié)構(gòu)量F之間距形成且存儲(chǔ)器單元的各行以及隔離溝槽亦同樣具有F的寬度，則在此情況下在忽略第一摻雜區(qū)和第二摻雜區(qū)的面積需求時(shí)每一存儲(chǔ)器單元的面積需求是2F2。
本發(fā)明的方式是相鄰存儲(chǔ)器單元的各行通過如下方式絕緣，即各行分別以交替地在基本上平行的條形溝槽底上以及半導(dǎo)體基片的主面上的溝槽之間形成。在此情形中，溝槽的側(cè)壁起著相鄰存儲(chǔ)器單元各行之間絕緣作用。在此情況中，若二個(gè)柵極的中點(diǎn)之間所具有的間距是最小結(jié)構(gòu)量F且二溝槽的中點(diǎn)之間的間距同樣也是最小結(jié)構(gòu)量F時(shí)，則在忽略第一摻雜區(qū)和第二摻雜區(qū)的面積需求時(shí)每一存儲(chǔ)器單元的面積需求是1F2。
本發(fā)明依據(jù)附圖描繪的實(shí)施例詳細(xì)說明如下。附圖簡(jiǎn)單說明如下

圖1示出相鄰存儲(chǔ)器單元各行通過絕緣溝槽而互相絕緣的一種存儲(chǔ)器單元裝置的俯視圖。
圖2示出為了調(diào)整選擇晶體管的起始電壓而進(jìn)行溝道注入之后在圖1中以A-A表示通過半導(dǎo)體基片的剖面圖。
圖3示出在形成第一介質(zhì)層，第一柵極和選擇線之后通過半導(dǎo)體基片的剖面圖。
圖4示出在第一介質(zhì)層結(jié)構(gòu)化之后以及在第一柵極的側(cè)面形成間隔物之后通過基片的剖面圖。
圖5示出在形成第二介質(zhì)層和第二電極層之后通過半導(dǎo)體基片的剖面圖。
圖6示出通過第二電極層的結(jié)構(gòu)化形成第二柵極之后的基片。
圖7示出為了形成第一摻雜區(qū)，第二摻雜區(qū)以及源極/漏極區(qū)而進(jìn)行注入過程之后通過半導(dǎo)體基片的剖面圖。
圖8示出在對(duì)第一柵極和第二柵極形成接觸區(qū)之后存儲(chǔ)器單元裝置的俯視圖。
圖9示出存儲(chǔ)器單元裝置的俯視圖，其中相鄰存儲(chǔ)器單元的各行交替地配置在溝槽底部和相鄰溝槽之間且因此可通過溝槽的側(cè)壁而互相絕緣。
圖10示出為了配置在相鄰溝槽之間的解碼器晶體管的程序化而進(jìn)行注入過程后在圖9中以A-A表示通過半導(dǎo)體基片的剖面。
圖11在刻蝕條形溝槽后在圖9中以C-C表示的剖面。
圖12示出為了配置在條形溝槽底部的解碼器晶體管的程序化而進(jìn)行注入過程后在圖9中以B-B表示的剖面。
圖13示出形成第一字線后的剖面A-A。
圖14示出形成第一字線后的剖面C-C。
圖15示出形成第一字線后的剖面B-B。
圖16示出在第一字線的側(cè)壁上形成間隔物后的剖面A-A。
圖17示出在第一字線的側(cè)壁上形成間隔物后的剖面B-B。
圖18，19示出形成第二介質(zhì)層和第二電極層后的剖面A-A或B-B。
圖20示出通過第二電極層的結(jié)構(gòu)化形成第二字線后的剖面A-A。
圖21示出在形成第二字線之后的剖面B-B。
圖22示出去除第二隔離溝槽在溝槽底部上的刻蝕殘留物后的剖面B-B。
圖23示出形成第一和第二摻雜區(qū)以及源極/漏極區(qū)后的剖面A-A。
圖24示出形成第一和第二摻雜區(qū)以及源極/漏極區(qū)后的剖面B-B。
各附圖中的圖形未依比例繪制。
存儲(chǔ)器單元裝置包含分別相互交替地配置的第一字線WL1和第二字線WL2，(見圖1)。位線BL垂直于字線而延伸，位線分別通過具有第一摻雜區(qū)D1，第二摻雜區(qū)D2以及配置于其間的柵極介質(zhì)材料和柵極的存儲(chǔ)單元各行而顯示，而柵極是通過第一字線WL1和第二字線WL2的相對(duì)應(yīng)的部分形成。相鄰的位線BL通過隔離溝槽T而互相絕緣。
相鄰位線的中點(diǎn)間的間距例如是2F，其中F是可制造的最小結(jié)構(gòu)量，例如0.5μm(微米)。相鄰的第一字線WL1和第二字線WL2之間中點(diǎn)的距離是F，例如0.5μm。如果把介于字線WL1，WL2中之一和位線BL中之一之間的交叉區(qū)域定義為存儲(chǔ)器單元，則每一存儲(chǔ)器單元的面積需求為2F2，例如0.5μm2。
字線WL1，WL2與位線BL交叉的區(qū)域?qū)?yīng)于存儲(chǔ)器單元裝置的存儲(chǔ)器單元陣列。在此種存儲(chǔ)器單元陣列外部設(shè)置具有與位線BL正交的位選擇線BA的選擇開關(guān)。多條相鄰的位線BL(例如，3條)通過金屬化層M而組合成一個(gè)節(jié)點(diǎn)K。在節(jié)點(diǎn)K和第二摻雜區(qū)D2之間配置多條位選擇線BA，例如，3條，就像位線BL組合成節(jié)點(diǎn)K一樣。
在每一位線BL與位選擇線BA中之一的交叉點(diǎn)上各分別配置一個(gè)選擇晶體管，該選擇晶體管可經(jīng)相對(duì)應(yīng)的位選擇線BA而受到控制。在位線BL和另一條位選擇線BA的交叉點(diǎn)上于位選擇線BA下方對(duì)摻雜區(qū)這樣調(diào)整，使得在此交叉點(diǎn)上形成的寄生MOS-晶體管具有這樣一種起始電壓，使得該寄生MOS-晶體管可導(dǎo)通而和施加于位選擇線上的電平無關(guān)。為此，該寄生MOS晶體管最好具有負(fù)的起始電壓。相鄰位選擇線BA中點(diǎn)之間的距離例如是2F。
為了制造此種存儲(chǔ)器單元裝置，須在例如由p-摻雜的單晶硅(其本底摻雜物濃度為2×1015cm-3)所構(gòu)成的基片11中通過注入方式形成一種p-摻雜的井狀區(qū)12(其摻雜物濃度例如為1×1017cm-3)(見圖2)。p-摻雜的井狀區(qū)12的深度例如為1μm。
在淀積一層厚度為5nm的雜散氧化物(Streuoxid)之后，例如以劑量為3×1012cm-2和能量為25keV的硼來進(jìn)行一種與起始電壓有關(guān)的注入過程(未示出)。然后通過光刻工序步驟例如作為光刻膠形成程序掩膜13。以n-摻雜離子，例如劑量為1×1014cm-2和能量為40keV的砷，來進(jìn)行注入過程，其中可對(duì)選擇開關(guān)進(jìn)行編程。于是在位選擇線BA和位線BL不會(huì)形成選擇晶體管AT的交叉點(diǎn)上產(chǎn)生溝道摻雜區(qū)14。
在去除程序掩膜13以及雜散氧化物之后，在整個(gè)面上形成第一介質(zhì)層15(見圖3)。第一介質(zhì)層15是作為一種三層結(jié)構(gòu)形成，即由厚度3nm的第一氧化硅層，厚度為8nm的氮化硅層以及厚度為4nm的第二氧化硅層所構(gòu)成。
通過淀積第一電極層和第一SiO2-層以及隨后例如通過各向異性的刻蝕來進(jìn)行結(jié)構(gòu)化，則可形成第一字線WL1和位選擇線BA，它們分別由第一SiO2-結(jié)構(gòu)16所覆蓋(見圖3)。第一電極層通過就地(insitu)摻雜淀積或未摻雜淀積以及隨后的注入摻雜或擴(kuò)散摻雜過程而由例如摻雜多晶硅所構(gòu)成，其厚度例如為0.4μm。第一電極層亦可由金屬硅化物及/或金屬所構(gòu)成。
第一SiO2-層例如以TEOS-方法形成，其厚度例如為200nm。其結(jié)構(gòu)化例如通過用CHF3的各向異性刻蝕來完成。
隨后通過用CHF3的干法刻蝕對(duì)第一介電層15進(jìn)行結(jié)構(gòu)化。例如以TEOS-方法或由磷硅酸鹽玻璃來淀積另一層SiO2-層，則可在第一字線WL1和位選擇線BA的側(cè)壁形成間隔物17。間隔物17的寬度例如大約為50nm。為此另一層SiO2-層的厚度為50nm是需要的(見圖4)。例如用CHF3對(duì)間隔物進(jìn)行刻蝕。
為了改良晶體的質(zhì)量，隨后生長(zhǎng)一層由氧化硅所構(gòu)成的犧牲層(所謂犧牲性氧化物)且以氫氟酸進(jìn)行刻蝕(未示出)。然后在整面上產(chǎn)生第二介電層18(見圖5)。第二介電層18就像第一介電層15一樣是由氧化硅，氮化硅，氧化硅所構(gòu)成的三層。其層厚度等于第一介電層15的厚度。
然后在整面上形成一種例如由n-摻雜的多晶硅，金屬硅化物及/或金屬所構(gòu)成的第二電極層19。第二電極層19的厚度為0.4μm。它完全填滿相鄰字線WL1之間的間距。
然后通過第二電極層19的結(jié)構(gòu)化來形成第二字線WL2。第二電極層19的結(jié)構(gòu)化是通過用例如CF4/O2的各向同性反刻蝕來進(jìn)行。這時(shí)第二介電層18的表面是用作刻蝕阻止層。此種刻蝕一直延續(xù)到配置在位選擇線BA和與此位選擇線BA相鄰的第一字線WL1之間的第二電極層19的成分完全去除為止。于此可充分利用位選擇線BA和與其相鄰的第一字線WL1之間的距離大于相鄰字線WL1之間的距離(見圖6)。
在p-摻雜的井狀區(qū)12的表面摻雜需要調(diào)整的此種應(yīng)用情況中，然后例如用氫氟酸去除第二介電層18的上部區(qū)域，使間隔物17的表面部分地裸露出來。然后選擇性地針對(duì)摻雜多晶硅去除間隔物17。用n-摻雜離子，例如，用劑量為1×1012至1×1013cm-2和能量為20keV的As實(shí)施注入過程。
另一種方式是，也可用擴(kuò)散取代注入，為此用磷硅酸鹽玻璃(例如用作中間氧化物)來填入由于去除間隔物17而產(chǎn)生的空隙，以及通過向外擴(kuò)散而將摻雜物引至p-摻雜的井狀區(qū)12中是適當(dāng)?shù)?。若間隔物17由磷硅酸鹽玻璃構(gòu)成，則此種摻雜過程亦可通過間隔物17往外擴(kuò)散的方式來進(jìn)行。
然后例如以摻雜物濃度為5×1015cm-2和能量為80keV的As來進(jìn)行注入，其中對(duì)于選擇晶體管AT形成第一摻雜區(qū)D1，第二摻雜區(qū)D2和源極/漏極區(qū)20(見圖7和圖1)。
在本發(fā)明范圍內(nèi)以二階段式的LDD-和HDD-注入方式實(shí)施注入過程。
為了較好的第一字線WL1和第二字線WL2的可接觸性，則須對(duì)這些字線這樣進(jìn)行結(jié)構(gòu)化，使它們具有字線擴(kuò)大區(qū)WLA，字線接觸區(qū)WLK對(duì)垂直于字線而延伸的鋁條AL形成于WLA上(見圖8)。為此這樣來形成字線WL1，WL2，使它們?cè)谧志€接觸區(qū)WLK的區(qū)域單側(cè)展寬。字線擴(kuò)大區(qū)WLA的產(chǎn)生方式須使這種單側(cè)展寬各自安排在字線WL1，WL2彼此面對(duì)面的側(cè)面上。字線WL1，WL2的寬度在字線擴(kuò)大區(qū)WLA前后都小于字線擴(kuò)大區(qū)WLA的區(qū)域內(nèi)的。此外，字線WL1，WL2的中點(diǎn)在字線擴(kuò)大區(qū)WLA之前后是互相錯(cuò)位的。
相鄰字線WL1，WL2的字線擴(kuò)大區(qū)WLA是互相錯(cuò)位配置的。字線WL1，WL2在字線擴(kuò)大區(qū)WLA外的寬度大約等于字線擴(kuò)大區(qū)WLA的區(qū)域內(nèi)的寬度的一半。以此種方式可確保有一可靠的接觸孔開口用于形成字線接觸區(qū)WLK，而不必過度擴(kuò)大字線的面積需求。在整個(gè)單元陣列上方字線擴(kuò)大區(qū)WLA在字線WL1，WL2的寬度方向每一區(qū)段(segment)導(dǎo)至約一條字線的額外面積需求。一個(gè)區(qū)段包含例如32至128條字線。
此種存儲(chǔ)器單元裝置通過淀積中間氧化物，接觸孔的蝕刻，金屬層的淀積和結(jié)構(gòu)化而制成。這些眾所周知的程序步驟未予以示出。
依據(jù)另一實(shí)施形式，存儲(chǔ)器單元裝置包含交替地配置的第一字線WL1′和第二字線WL2′(見圖9)。這時(shí)字線WL1′和相鄰第二字線WL2′之間的距離小于字線WL1′，WL2′的寬度。位線BL′垂直于字線WL1′，WL2′而延伸，位線BL′分別包含第一摻雜區(qū)D1′，第二摻雜區(qū)D2′，柵極介質(zhì)材料以及配置于其間起著柵極作用的字線WL1′，WL2′。字線WL1′，WL2′和位線BL′相交的區(qū)域相應(yīng)于存儲(chǔ)器單元裝置的單元陣列。位線BL′交替地配置在溝槽底部和相鄰溝槽之間。位線BL′通過溝槽的側(cè)壁而互相隔離。相鄰的第一字線WL1′和第二字線WL2′中心之間的距離例如是最小結(jié)構(gòu)量F。因此每一個(gè)存儲(chǔ)器單元，其定義為字線WL1′，WL2′之一和位線BL′之一的交叉區(qū)的面積需求是1F2。
在單元陣列之外配置了一個(gè)解碼器，它包含垂直于位線BL′而延伸的位選擇線BA′。解碼器的選擇晶體管AT可經(jīng)位選擇線BA′控制的。在位選擇線BA′和位線BL′(其上未設(shè)置選擇晶體管AT)的交叉點(diǎn)上的位選擇線BA′下方設(shè)置一個(gè)溝道摻雜區(qū)，通過該溝道摻雜區(qū)在交叉點(diǎn)上形成的寄生MOS-晶體管具有這樣一種起始電壓，它能使寄生MOS-晶體管可導(dǎo)通而與相對(duì)應(yīng)的位選擇線BA上的電平無關(guān)。此種起始電壓最好是負(fù)值。
相鄰的位線BL′，例如，5條，是經(jīng)由擴(kuò)散接觸區(qū)DI′和金屬化區(qū)M′而互相連接并且和節(jié)點(diǎn)K′相連接。
在基片21中，例如，摻雜物濃度為2×1015cm-3的p-摻雜的單晶硅圓片或SOI-基片的硅層，例如可通過注入硼而形成p-摻雜的井狀區(qū)22。p-摻雜的井狀區(qū)22的摻雜物濃度例如可為1×1015cm-3且深度例如可為1μm(見圖10)。
然后淀積例如厚度為5nm的雜散氧化物(未示出)。為了調(diào)整起始電壓，例如用劑量3×1012cm-2和能量25keV的硼注入。
然后藉助光刻工序步驟例如由光刻膠形成第一程序掩膜231，用n-摻雜離子進(jìn)行注入以便對(duì)安排在相鄰溝槽之間的解碼器晶體管程序化。此種注入例如以能量為40keV和劑量為1×1014cm-2的As來進(jìn)行。于是形成溝道摻雜區(qū)241。
在去除第一程序掩罩231之后，通過淀積一層TEOS-SiO2-層以及隨后立即進(jìn)行結(jié)構(gòu)化，則可產(chǎn)生厚度例如為300nm的TEOS-硬掩膜25(見圖11，其中示出通過半導(dǎo)體基片在圖9中用C-C表示的剖面)。在使用TEOS-硬掩膜25作為刻蝕掩膜的情況下通過例如用HBr的各向異性的刻蝕，則可在基片中對(duì)條形溝槽26進(jìn)行刻蝕。溝槽26的深度為0.6μm(見圖11)。然后通過淀積一層厚度為50nm的SiO2-層以及用CHF3來進(jìn)行反刻蝕而形成SiO2-間隔物27。
然后在整面上進(jìn)行注入過程以便調(diào)整此種在溝槽26底上建立的MOS-晶體管的起始電壓。此種注入過程例如用能量為25keV和劑量為3×1012cm-2的硼來進(jìn)行。
隨后藉助于光刻工序步驟例如由光刻膠形成第二程序掩膜232。通過用n-摻雜離子，例如，能量為40keV和劑量為1×1014cm-2的砷進(jìn)行注入過程以形成溝道摻雜區(qū)242。這樣即可對(duì)配置在溝槽26底上的解碼器MOS-晶體管程序化(見圖12，它示出在圖9中以B-B表示的剖面，此剖面平行于溝槽26底上的溝槽26之一)。第二程序掩膜232于是完全覆蓋了單元陣列。
在去除第二程序掩膜232和硬掩膜25以及例如用氫氟酸通過濕化學(xué)刻蝕去除SiO2-間隔物27之后，在溝槽的側(cè)壁上形成另外的SiO2-間隔物28。為此可淀積一層厚度為80nm的TEOS-SiO2-層且用CHF3對(duì)其進(jìn)行刻蝕(見圖14，其中示出圖9中以C-C表示的剖面)。
在整面上形成第一介電層29。第一介電層29以三層方式構(gòu)成。它包含第一SiO2-層(厚度為3nm)，Si3N4-層(厚度為8nm)，第二SiO2-層(厚度為4nm)(見圖13，其示出剖面A-A；圖14，其示出剖面C-C；圖15，其示出剖面B-B)。
然后，淀積第一電極層和TEOS-SiO2-層以便形成第一字線WL1′和覆蓋第一字線WL1′的氧化硅層30。第一電極層例如通過多晶硅的原地?fù)诫s的淀積或通過多晶硅未摻雜的淀積以及隨后通過注入或擴(kuò)散來?yè)诫s而形成，其厚度為0.4μm。TEOS-SiO2-層30的厚度為200nm。結(jié)構(gòu)化例如用CHF3實(shí)現(xiàn)。例如用HBr的各向異性刻蝕對(duì)第一電極層進(jìn)行結(jié)構(gòu)化來形成第一字線WL1′。在形成第一字線WL1′時(shí)同時(shí)產(chǎn)生位選擇線BA′。
隨后藉助CHF3對(duì)第一介電層29進(jìn)行結(jié)構(gòu)化(見圖16，其中示出剖面A-A；圖17，其中示出剖面B-B)。通過淀積一層例如由TEOS-SiO2或磷硅酸鹽玻璃所構(gòu)成的絕緣層以及各向異性的反刻蝕，則可在第一字線WL1′的側(cè)面上形成間隔物31。反刻蝕例如用CHF3來進(jìn)行。
為了改進(jìn)晶體質(zhì)量，隨后產(chǎn)生一層由氧化硅構(gòu)成的犧牲層(所謂犧牲性氧化物)并且進(jìn)行刻蝕(未示出)。然后在整面上淀積第二介電層32(見圖18，其中示出剖面A-A；圖19，其中示出剖面B-B)。第二介電層32例如以三層方式構(gòu)成，它們是第一SiO2-層，Si3N4-層和第二SiO2-層。這些層的厚度對(duì)應(yīng)于第一介電層29中的厚度。
第二電極層33淀積于第二介電層32上。第二電極層33例如由摻雜多晶硅構(gòu)成，厚度為0.4μm，由此它完全填滿介于相鄰第一字線WL1′間的中間空間。第二電極層33例如通過n-摻雜多晶硅的原地?fù)诫s淀積或通過多晶硅的未摻雜淀積和隨后通過注入或擴(kuò)散形成摻雜。另一方式是，第二電極層33可由適合作為柵極或字線的金屬，金屬硅化物或類似的導(dǎo)電材料構(gòu)成。
通過第二電極層33的各向同性反刻蝕以選擇性地對(duì)第二介電層32的方式形成第二字線WL2′。此種刻蝕例如用CF4/O2來進(jìn)行。進(jìn)行此種刻蝕，使得在相鄰溝槽之間以及位選擇線BA′和對(duì)BA′相鄰的第一字線WL1之間的第二介電層32的表面裸露出來。反之，在溝槽底部在位選擇線BA′和與BA′相鄰的第一字線WL1′之間仍保留刻蝕殘余物331(見圖20，它示出相鄰溝槽之間的剖面A-A；圖21，它示出溝槽底上的剖面B-B)。
然后形成覆蓋單元陣列的光刻膠掩膜34。通過各向異性刻蝕去除在單元陣列和位選擇線BA′之間的溝槽底上的刻蝕殘余物331。此種反蝕刻例如用HBr/Cl2來進(jìn)行(見圖22，其中示出剖面B-B)。
在去除光刻膠掩膜34之后，用例如n-摻雜離子注入以便形成第一摻雜區(qū)D1′，第二摻雜區(qū)D2′，擴(kuò)散接觸區(qū)DI′，以及解碼器MOS-晶體管的源極/漏極區(qū)35(見圖9，圖23，其中示出剖面A-A；圖24，其中示出剖面B-B)。注入例如用能量80keV和劑量5×1015cm-2的砷來進(jìn)行。
本發(fā)明的范圍是以二階段LDD和HDD-注入方式實(shí)現(xiàn)注入。
存儲(chǔ)器單元配置通過淀積中間氧化物，接觸孔刻蝕以及金屬層的淀積和結(jié)構(gòu)化而制成。這些眾所周知的工序步驟未予以示出。
本發(fā)明并不限于上述的實(shí)施例。特別是導(dǎo)電類型n和p可互換。
此外，本發(fā)明的范圍是使用一種由其它材料所構(gòu)成的多層以分別用于第一介電層15，29和第二介電層18，32，在此多層中至少有一層比多層中至少另外一層具有較高的載流子浮獲截面，其中此種具有較高的載流子浮獲截面的層例如由Si3N4，TA2O5，Al2O3或TiO2所構(gòu)成且相鄰的層由SiO2，Si3N4，或Al2O3所構(gòu)成。此外，第一介電層15，29和第二介電層18，32含有例如由SiO2構(gòu)成的介電層，雜質(zhì)原子，例如，W，Pt，Cr，Ni，Pd或Ir，摻雜在由SiO2構(gòu)成的介電層中。此種摻雜的雜質(zhì)原子例如可通過注入，通過在氧化過程中的添加物或通過擴(kuò)散而引進(jìn)。
此種存儲(chǔ)器單元裝置的程序化是通過電子注入填滿在第一介電層15，29中或第二介電層18，32中的載流子浮獲陷阱實(shí)現(xiàn)。由此可提高起始電壓，在此起始電壓下在起著柵極作用的各字線下方形成導(dǎo)通溝道。各起始電壓所增加的值可以在程序化期間經(jīng)所施加電壓的時(shí)間和大小來調(diào)整。
此種存儲(chǔ)器單元裝置的程序化或通過電子的Fowler-Nordheim-隧道穿透或通過熱電子注入實(shí)現(xiàn)。
為了通過Fowler-Nordheim-隧道穿透作用來寫入信息，則經(jīng)相關(guān)的字線和位線來選取即將程序化的存儲(chǔ)器單元。存儲(chǔ)器單元的位線處于較低的電位，例如0電位。反之，相關(guān)的字線處于高電位，例如Vpr＝12伏。其它位線則提高至電位VBL，此電位VBL值是這樣安排的，使Vpr-VBL比程序化電壓Vpr小很多。其它字線則提高至電位VWL≥VBL+VT，其中VT是閾值(Threshold)電壓。因?yàn)樵诔绦蚧瘯r(shí)所有其它與所選取的字線正交的位線位于較高的電位，所以其它與所選取字線相連接的存儲(chǔ)器單元不會(huì)被程序化。存儲(chǔ)器單元是以NAND-配置的方式相連接，因此它們以如此布線使得不會(huì)有漏極電流流經(jīng)存儲(chǔ)器單元。這樣所具有的優(yōu)點(diǎn)是整個(gè)程序化過程可用很少的功率來運(yùn)行。
若此種程序化是通過熱電子注入的方式實(shí)現(xiàn)，則必須在即將程序化的MOS-晶體管上施加飽和電壓。為此屬于此存儲(chǔ)器單元的位線處于地電位和一個(gè)高電位(例如，VBLpr＝6伏)之間。屬于此存儲(chǔ)器單元的字線則處于一種電位，MOS-晶體管在此種電位時(shí)處于飽和運(yùn)行狀態(tài)。字線上的電壓VWLpr比VBLpr小，例如VWLpr＝4伏。其它字線則處在較高的電位，此一電位比VBLpr和VWLpr高，例如VWL＝7伏。須依據(jù)柵極介電質(zhì)的厚度這樣來選取此電壓，使得不出現(xiàn)Fowler-Nordheim-隧道穿透作用。所有其它的位線在兩端處于同一電位，例如，VBL＝VWLpr/2。因此，沿著所選取的字線而位于其它位線上的存儲(chǔ)器單元的程序化被阻止而避免電流流通。通過此種在高電壓時(shí)的飽和運(yùn)行可在所選取存儲(chǔ)器單元的MOS-晶體管的溝道區(qū)域中產(chǎn)生熱電子，這些電子有一部分會(huì)注入到柵極電介質(zhì)中。這些電子被柵極電介質(zhì)中的載流子浮獲陷阱浮獲而提高M(jìn)OS-晶體管的閾值電壓。各按照在各存儲(chǔ)器單元中待儲(chǔ)存的信息以此種方式目標(biāo)明確地改變各MOS-晶體管的閾值電壓。
存儲(chǔ)器單元是在“NAND”-結(jié)構(gòu)中運(yùn)行。即，在存儲(chǔ)器單元所形成的行中，未被選取的字線WL1，WL2或WL1′，WL2′須施加一種電壓，這時(shí)溝道區(qū)導(dǎo)通且與柵極電介質(zhì)中存在的電荷無關(guān)。如果此種存儲(chǔ)器單元裝置這樣進(jìn)行程序化，使其具有二個(gè)不同的起始電壓值，則所選取的柵極須施加一種介于第一起始電壓值和第二起始電壓值之間的電壓。然后須評(píng)估是否有電流流經(jīng)存儲(chǔ)器單元行。
權(quán)利要求
1.存儲(chǔ)器單元裝置，其特征為-在半導(dǎo)體基片(11)中配置多個(gè)存儲(chǔ)器單元行，-相鄰存儲(chǔ)器單元各行互相絕緣，-存儲(chǔ)器單元中各行分別具有第一摻雜區(qū)(D1)和第二摻雜區(qū)(D2)，此兩個(gè)摻雜區(qū)之間在半導(dǎo)體基片(11)的主面上配置柵極電介質(zhì)(15，18)和多個(gè)相鄰配置的柵極(WL1，WL2)，其中柵極電介質(zhì)包含一種具有載流子浮獲陷阱的材料，-相鄰柵極(WL1，WL2)的間距小于柵極(WL1，WL2)的尺寸，其中柵極(WL1，WL2)平行于第一摻雜區(qū)(D1)和第二摻雜區(qū)(D2)之間的連接線。
2.按權(quán)利要求1的存儲(chǔ)器單元裝置，其中，-在半導(dǎo)體基片(21)的主面中設(shè)有平行的條形溝槽(26)，-存儲(chǔ)器單元的各行分別交替地配置在溝槽(26)底上和主面上相鄰的溝槽(26)之間。
3.按權(quán)利要求1的存儲(chǔ)器單元裝置，其中，為了在相鄰存儲(chǔ)器單元各行之間絕緣，須在半導(dǎo)體基片(11)中設(shè)置絕緣的溝槽(T)。
4.按權(quán)利要求1至3之一的存儲(chǔ)器單元裝置，其中，柵極電介質(zhì)各自含有一種多層的電介質(zhì)層，其中至少有一層具有比至少一其它層更大的載流子浮獲截面。
5.按權(quán)利要求4的存儲(chǔ)器單元裝置，其中，-具有較大的載流子浮獲截面的層至少含有材料Si3N4，Ta2O5，Al2O3或TiO2之一，-其它層至少含有材料SiO2，Si3N4或Al2O3之一。
6.按權(quán)利要求1至3之一的存儲(chǔ)器單元裝置，其中，柵極電介質(zhì)各自含有摻雜的雜質(zhì)原子的介電質(zhì)層，其中摻雜的雜質(zhì)原子比電介質(zhì)層有較大的載流子浮獲截面。
7.按權(quán)利要求6的存儲(chǔ)器單元裝置，其中，-電介質(zhì)層含有SiO2，-摻雜的雜質(zhì)原子至少含有元素W，Pt，Cr，Ni，Pd，或Ir中之一。
8.存儲(chǔ)器單元裝置的制造方法，其特征為-在半導(dǎo)體基片(11)中產(chǎn)生多個(gè)彼此絕緣的存儲(chǔ)器單元行，-就半導(dǎo)體基片(11)中每一存儲(chǔ)器單元行而言，形成第一摻雜區(qū)(D1)和第二摻雜區(qū)(D2)，-在第一摻雜區(qū)(D1)和第二摻雜區(qū)(D2)之間在半導(dǎo)體基片(11)的主面上這樣產(chǎn)生柵極電介質(zhì)(15，18)，它們由具有載流子浮獲陷阱的材料產(chǎn)生，和多個(gè)相鄰配置的柵極(WL1，WL2)，使相鄰柵極(WL1，WL2)之間的距離小于平行于第一摻雜區(qū)(D1)和第二摻雜區(qū)(D2)之間的連接線的柵極(WL1，WL2)尺寸。
9.按權(quán)利要求8的方法，其中，-柵極電介質(zhì)(15，18)各自以多層方式形成，其中至少有一層具有至少比其它層更大的載流子浮獲截面。
10.按權(quán)利要求9的方法，其中，-具有較大載流子浮獲截面的層至少含有材料Si3N4，Ta2O5，Al2O3或TiO2之一，-其它層至少含有材料SiO2，Si3N4或Al2O3之一。
11.按權(quán)利要求8的方法，其中，柵極電介質(zhì)(15，18)各自形成一層具有已摻雜的雜質(zhì)原子的電介質(zhì)層，其中已摻雜的雜質(zhì)原子和電介質(zhì)層比較時(shí)具有較大的載流子浮獲截面。
12.按權(quán)利要求11的方法，其中，-電介質(zhì)層含有SiO2，-摻雜的雜質(zhì)原子至少含有元素W，Pt，Cr，Ni，Pd或Ir中之一。
13.按權(quán)利要求8至12之一的方法，其中，-形成第一電介質(zhì)層(15)，-產(chǎn)生第一電極層且進(jìn)行結(jié)構(gòu)化以形成第一柵極(WL1)，-在第一柵極(WL1)的側(cè)壁上形成間隔物(17)，-形成第二電介質(zhì)層(18)，-為了形成第二柵極(WL2)，須以基本上是保形的邊緣覆蓋方式來產(chǎn)生第二電極層(19)且進(jìn)行結(jié)構(gòu)化。
14.按權(quán)利要求13的方法，其中，-以選擇性地對(duì)第一柵極(WL1)和第二柵極(WL2)的方式來去除介于第一柵極(WL1)和第二柵極(WL2)之間的間隔物(17)，-通過反摻雜來調(diào)整介于第一柵極(WL1)和第二柵極(WL2)之間的區(qū)域中的半導(dǎo)體基片的摻雜。
15.按權(quán)利要求12至14之一的方法，其中，在半導(dǎo)體基片(11)的主面中形成條形絕緣溝槽(T)，這些溝槽(T)分別配置在相鄰存儲(chǔ)器單元的各行之間。
16.按權(quán)利要求12至14之一的方法，其中，-在半導(dǎo)體基片(21)的主面中形成基本上是平行的條形溝槽(26)，-存儲(chǔ)器單元的各行分別交替地形成在溝槽(26)底上和相鄰構(gòu)槽(26)之間的主面上。
全文摘要
在半導(dǎo)體基片(21)中配置的多個(gè)互相絕緣的存儲(chǔ)器單元行分別具有第一摻雜區(qū)(D1′)和第二摻雜區(qū)(D2′),在此二個(gè)摻雜區(qū)之間配置柵極電介質(zhì)材料(29,32),內(nèi)含一種具有載流子－俘獲陷阱的材料,和多個(gè)柵極(WL1′,WL2′)。相鄰柵極(WL1′,WL2′)的間距小于柵極(WL1′,WL2′)尺寸。通過載流子進(jìn)入柵極電介質(zhì)材料(29,32)中以儲(chǔ)存信息。柵極(WL1′,WL2′)最好藉間隔物(spacer)技術(shù)來制造。
文檔編號(hào)H01L29/788GK1240536SQ97180720
公開日2000年1月5日 申請(qǐng)日期1997年11月20日 優(yōu)先權(quán)日1996年12月17日
發(fā)明者F·霍夫曼, J·維勒, H·雷辛格, P·－W·馮巴斯, W·克勞特施內(nèi)德 申請(qǐng)人:西門子公司