專利名稱：橫向雙極型場效應(yīng)復(fù)合晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制作方法。
為實現(xiàn)高壓雙極型晶體管，當(dāng)前使用的技術(shù)是以晶體管為基礎(chǔ)的，該晶體管安置在外延層上，并按照垂直方式工作。換句話說，晶體管集電極的耗盡區(qū)向著掩埋氧化層垂直向下地出現(xiàn)，從而使晶體管與半導(dǎo)體襯底(所謂的絕緣體基外延硅(SOI))隔離。歐洲專利申請EPO 623 951 A1和Torkel Arnborg和Andrej Litwin在1995年1月的IEEE Transactions on Electronic Devices，Vol.42，No.1中發(fā)表的題為“Analysis of New High-Voltage Bipolar Silicon-On-Insulator Transistor with Fully Depleted Collector”的文章中描述了這種方法。根據(jù)EP 0 623 951 A1，雙極型晶體管還具有一個串聯(lián)的、以橫向擴展方式工作的JFET。這種方法的顯著優(yōu)點是理論上能實現(xiàn)的區(qū)域增益可與傳統(tǒng)雙極型晶體管相比。耗盡的集電區(qū)由晶體管的基極-集電極pn結(jié)向下延伸到掩埋氧化層。實際上，可以知道這種耗盡在強烈地依賴于諸如襯底電勢、外延層的摻雜、特別是外延層的厚度等因素的電壓下出現(xiàn)。如果制作的晶體管具有較大的安全邊緣，那么這將顯著地降低區(qū)域增益。
專利文獻US 4,642,666和US 5,338,961描述了橫向工作的、其特性類似于雙極型晶體管的MOSFET，例如低導(dǎo)通阻抗，該MOSFET可以在需要高擊穿電壓的應(yīng)用中替代雙極型電路。M0SFET具有兩個帶有共用柵極的源區(qū)和一個漏區(qū)。當(dāng)向柵極施加適當(dāng)?shù)碾妷簳r，在柵極下面形成兩個由源區(qū)到中央?yún)^(qū)的溝道。然后，電流經(jīng)其中的一個溝道由源區(qū)流向漏區(qū)。
專利文獻US 5,264,719和US 4,823,173描述了改善雙極型和MOS型電路的橫向漂移區(qū)的技術(shù)，這里，期望的是提高擊穿電壓和降低導(dǎo)通阻抗。通過將摻雜了與漂移區(qū)相同的摻雜劑的柵極安置在橫向漂移區(qū)可以實現(xiàn)這一期望。
專利文獻US4,409,606和US 4,292,642描述了提高半導(dǎo)體擊穿電壓的同時避免橫向電流聚集(Kirk效應(yīng))的另一種方法。通過降低漂移區(qū)的厚度及其摻雜濃度，與實現(xiàn)擊穿所需的電壓相比，只需要較低的電壓就可以使漂移區(qū)耗盡。
在Bengt Edholm，Jorgen Olsson和Anders Soderbarg(uppsala大學(xué))在Journal Microelectronic Engineering 22(1993)pp379-382中發(fā)表的、題為“Very High Current Gain Enhancement bySubstrate Biasing of Lateral Bipolar Transistors on Thin SOI”的文章中，描述了一種通過對襯底加偏壓而提高橫向雙極型晶體管增益的方法，對襯底加偏壓將改變基極的電荷條件。
在Jorgen Olsson，bengt Edholm，Anders Soderbarg和KjellBohlin在Journal IEEE Transactions on Electron Devices，Vol.42，No.9，1995年9月pp1628-1634中發(fā)表的、題為“High CurrentGarin Hybrid Lateral Bipolar Operation of DMOS Transistors”中描述了如何在傳統(tǒng)的DMOS中實現(xiàn)復(fù)合功能。
高壓垂直晶體管的問題是在有源外延層下面需要大約3μm的、相對較厚的掩埋氧化層以抑制對襯底電勢的依賴性。這導(dǎo)致外延層中的晶體管熱傳遞問題。根據(jù)外延層中的摻雜濃度，還需要高度精確的外延層厚度和電阻率。此外，很難找出實現(xiàn)上述精度要求的工藝。本發(fā)明就涉及上述問題。
另一個問題是實現(xiàn)預(yù)定的高增益和耐壓性，以及對雙極型元件的增益的外部控制。
以前沒有提到的一個新問題是如何制作這種半導(dǎo)體器件，該器件可以工作在兩種不同的模式，例如傳統(tǒng)類型的不同元件，從橫向雙極型晶體管到MOS。
本發(fā)明的目的是利用橫向雙極型晶體管替代前面簡要描述的、垂直雙極型晶體管。
本發(fā)明的另一個目的是使橫向雙極晶體管具有預(yù)定的高增益和耐壓性，以及能轉(zhuǎn)換晶體管的工作模式。
制作無厚掩埋氧化層的高壓晶體管的問題可以利用兩個對置的發(fā)射區(qū)/基區(qū)解決，這兩個區(qū)域安置在外延層表面，其間的距離可以使中間共用集電區(qū)完全耗盡。
當(dāng)給定的電壓耗盡發(fā)生時，但是與垂直晶體管不同，這種耗盡是橫向發(fā)生的，晶體管所能承受的電壓由元件中的摻雜區(qū)之間的光刻距離決定，例如基極/發(fā)射極連接和漏極連接。
本發(fā)明的主要優(yōu)點是耗盡電壓不依賴于襯底電勢和外延層的摻雜濃度或外延厚度。這意味著可以使用具有更薄氧化層的更廉價SOI-襯底。
本發(fā)明的另一個優(yōu)點是垂直雙極型晶體管可以實現(xiàn)的理論區(qū)域增益可以利用橫向雙極型晶體管實現(xiàn)。
元件的另一個優(yōu)點是橫向雙極型晶體管可以以預(yù)定的高增益工作，同時具有預(yù)定的耐壓性和改變晶體管工作模式的可能性。
此外的另一個優(yōu)點是元件相對簡單、可以將數(shù)個單元并聯(lián)以實現(xiàn)預(yù)定的輸出載荷容量。
現(xiàn)在，將利用優(yōu)選實施方案并參照附圖進一步描述本發(fā)明。


圖1是根據(jù)現(xiàn)有技術(shù)制作的一個垂直雙極型晶體管(VBIP1)和兩個場效應(yīng)晶體管(JFET1，JFET2)的剖面圖。
圖2是圖1晶體管的電路圖。
圖3是根據(jù)本發(fā)明的、具有兩個橫向雙極型晶體管(LBIP1，LBIP2)、兩個場效應(yīng)晶體管(LJFET1，LJFET2)和兩個包括一個垂直雙極型晶體管(VBIP2)、兩個場效應(yīng)晶體管(VJFET2，IGFET2)的寄生電路的元件區(qū)的項視圖。
圖4是圖3中晶體管的等效簡化略圖。
圖5a-5c是圖3結(jié)構(gòu)的不同的剖面。
圖6是在根據(jù)圖3的橫向雙極型晶體管的基區(qū)之間擴散的耗盡區(qū)視圖。
圖7是根據(jù)本發(fā)明的另一實施方案的視圖。
圖8是根據(jù)本發(fā)明的另一實施方案的另一視圖。
圖9a-9d是圖3晶體管器件在不同工藝步驟中的剖面圖。
圖10是圖3橫向雙極型晶體管的剖面圖，并具有提高了增益的器件和改變晶體管工作模式的可能性。
圖11是部分工作于橫向擴散模式的雙極型晶體管的剖面圖。
圖1是根據(jù)現(xiàn)有技術(shù)與兩個并聯(lián)場效應(yīng)晶體管JFET1和IGFET1串聯(lián)的垂直雙極型NPN-晶體管VBIP1的剖面圖。半導(dǎo)體襯底1，例如硅襯底的上表面經(jīng)氧化成為二氧化硅電絕緣層2。層2的上面是相對較薄的單晶硅層3，該層是晶體管器件VBIP1、JFET1和IGFET1的有源層。該有源層具有相對較低的負載流子濃度，在圖中用n表示。在單晶層3內(nèi)部，元件區(qū)4由隔離層5與外圍部分4a和4b劃分開，隔離層可以由氧化硅或反偏PN結(jié)制成。隔離層5由單晶層3的表面向下擴散到絕緣層2，并完全包圍晶體管VBIP1、JFET1和IGFET1。由此，元件區(qū)4與襯底1和單晶層3的外圍部分4a和4b完全電絕緣。
晶體管VBIP1具有摻雜了正載流子的基區(qū)B，正載流子在圖中用p表示?；鶇^(qū)B具有用于外部電氣連接的連接區(qū)B1，連接區(qū)是重摻雜了正載流子p+的。晶體管VBIP1具有基區(qū)B和發(fā)射區(qū)E1，該發(fā)射區(qū)是重摻雜了負載流子n+的。在元件區(qū)4中，晶體管VBIP1還包括集電區(qū)K1。晶體管JFET1具有與基極連接B1共用的柵極連接G1，其源極連接S1與晶體管VBIP1的集電區(qū)K1是共用的。重摻雜n+區(qū)D1構(gòu)成晶體管JFET1的漏極連接。晶體管IGFET1連接到漏極連接D1和源極連接S1使其與晶體管JFET1并聯(lián)，然后與垂直雙極型晶體管VBIP1級聯(lián)。晶體管IGFET1的柵極連接是半導(dǎo)體襯底1。
元件區(qū)4由絕緣層6覆蓋，例如二氧化硅，該絕緣層包括7個用于外部電連接8的開孔。這些開孔分別與基極連接區(qū)B1、發(fā)射區(qū)E1和漏區(qū)D1相連。半導(dǎo)體襯底1還與外部電連接8相連。這些外部電連接的設(shè)計是眾知的，為了簡化，圖1中沒有示出連接的細節(jié)。
圖2簡要地示出并聯(lián)的場效應(yīng)晶體管JFET1和IGFET1，它們與垂直雙極型NPN-晶體管級聯(lián)。基極連接B1連接晶體管JFET1的柵極連接G1，集電極K1連接源區(qū)S1，晶體管IGFET1的柵極連接Gsub連接半導(dǎo)體襯底1?；鶚O連接B1、發(fā)射極E1、漏極連接D1和半導(dǎo)體襯底1分別具有一個外部連接8。上述的元件可以視為具有到所述發(fā)明的連接A1-A4的寄生組T，見圖4。
圖1和2中的晶體管VBIP1具有位于基區(qū)B的下表面上的PN結(jié)9，該結(jié)通過將電壓VD、VE、VB和Vsub連接到外部連接8而反向偏置并耗盡載流子。PN結(jié)9和絕緣層2之間的區(qū)域DP1具有相對較低的摻雜濃度，以及相對較薄的厚度。因此，整個區(qū)域DP1將耗盡載流子，基區(qū)B和漏區(qū)D1之間的大部分電壓將分布在相對較長的距離L上。因此，耗盡區(qū)DP1中的電場強度ED與Resurf技術(shù)相比較低。區(qū)域中的場強可以保持在硅的臨界場強ECR之下，臨界場強大約是3×105V/cm，進而可以防止電流I在該區(qū)域中形成電流雪崩。
區(qū)域DP1在漏極電壓VD只有幾伏特時就會耗盡載流子。元件區(qū)中的電場強度分布受半導(dǎo)體襯底1的電勢Vsub的影響，該電勢過低使漏極連接雪崩擊穿，過高使發(fā)射極和集電極之間發(fā)生雪崩擊穿。
圖3是根據(jù)本發(fā)明的半導(dǎo)體器件的頂視圖，它包括具有兩個并聯(lián)的橫向雙極型NPN晶體管LBIP1和LBIP2、兩個并聯(lián)的橫向場效應(yīng)晶體管LJFET1和LJFET2的元件區(qū)11。器件中還出現(xiàn)兩個包括垂直雙極型NPN晶體管VBIP2、兩個場效應(yīng)晶體管VJFET2和IGFET2的寄生電路。應(yīng)當(dāng)注意，圖3中只示出晶體管LBIP1、LBIP2、LJFET1和LJFET2。其余元件示于圖5a。元件區(qū)11安置在單晶層12內(nèi)，其中元件區(qū)由隔離層13與外圍部分劃分開，在本例中該隔離層是例如二氧化硅層。根據(jù)另一種方案，該隔離層是反偏PN結(jié)。
晶體管LJFET1和LJFET2具有漏區(qū)D2a，該區(qū)重摻雜了負載流子，在圖中用n+表示。雙極型晶體管中的一個LBIP1還具有第一基區(qū)14a，第二雙極型晶體管LBIP2具有與第一基區(qū)隔離的第二基區(qū)14b，其中基區(qū)14a和14b分別具有用于外部連接8的基極連接區(qū)B2a和B2b，每個連接區(qū)都重摻雜了正載流子p+。晶體管LBIP1和LBIP2在其基區(qū)14a和14b具有發(fā)射極E2a和E2b，發(fā)射極重摻雜了負載流子n+。在每個基區(qū)14a和14b中，發(fā)射極E2a和E2b分別配置在基極連接區(qū)B2a和B2b中，基區(qū)14a和14b并排安置在元件區(qū)11中，使得基極連接區(qū)B2a、B2b或漏區(qū)D2a均不處于各個基區(qū)的發(fā)射極E2a和E2b之間。漏區(qū)D2a安置在基區(qū)14a和14b的一側(cè)，使得每個基區(qū)中的基極連接區(qū)B2a和B2b分別安置在基區(qū)的各個發(fā)射極E2a、E2b和漏區(qū)D2a之間。
基板連接B2a、B2b和發(fā)射極E2a、E2b分別互連，并連接到各自的外部連接8。漏極連接D2a也連接到外部連接8?；鶇^(qū)14a和14b之間的距離足夠大以便輕度n摻雜的共用集電區(qū)15，其摻雜濃度不高于在向外部連接8施加電壓VD2、VB2和VE2時共用集電區(qū)完全耗盡所達到的濃度。
圖4簡要地示出并聯(lián)的橫向雙極型晶體管LBIP1、LBIP2和并聯(lián)的橫向場效應(yīng)晶體管LJFET1、LJFET2，雙極型晶體管的共用集電區(qū)K2與場效應(yīng)晶體管的共用源區(qū)S2重合，此外，所有晶體管的柵極連接和基極連接是互連的。與橫向晶體管LBIP1、LBIP2、LJFET1和LJFET2并聯(lián)的還有數(shù)個相連的寄生元件P。這些元件包括兩個按照圖2方式互連的寄生組T，所有組的連接方式如下，每個組的發(fā)射極A1、基極連接A2和漏極連接A3分別與橫向晶體管的各個發(fā)射極E2a和E2b、基極連接B2a和B2b、漏極連接D2a互連。此外，每組的襯底連接A4與半導(dǎo)體襯底16相連?；鶚O連接B2a和B2b、發(fā)射極E2a和E2b、漏極連接D2a和半導(dǎo)體襯底16分別具有外部連接8。
圖5a-5c是來自圖3的不同剖面圖，它們示出包括半導(dǎo)體襯底16、介電絕緣層17和相對較薄的單晶硅層12的半導(dǎo)體材料。半導(dǎo)體襯底16，例如硅襯底的上表面經(jīng)氧化成為二氧化硅電絕緣層17。層17上面的是單晶硅層12，該單晶硅層構(gòu)成晶體管器件LBIP1、LBIP2、LJFET1、LJFET2、VBIP2、VJFET2和IGFET2的有源層。該有源層具有相對較低的負載流子濃度，在圖中用n表示。在單晶層12中，元件區(qū)11由隔離層13與外圍部分11a和11b劃分開。隔離層13由單晶層12的表面向下擴散到絕緣層17，并完全包圍晶體管LBIP1、LBIP2、LJFET1、LJFET2、VBIP2、VJFET2和IGFET2。由此，元件區(qū)11完全與襯底16和單晶層12的外圍部分11a、11b電隔離。
圖5a是穿過橫向晶體管LBIP1的兩個基區(qū)14a中的一個的第一剖面圖，圖3中的剖面A-A?；鶇^(qū)14a摻雜了正載流子，圖中用p表示。如前所述，基區(qū)14a用于外部電連接的連接區(qū)B2a，該區(qū)域重摻雜了正載流子p+。晶體管LBIP1在基區(qū)14a具有重摻雜了負載流子n+的發(fā)射極E2a。在元件區(qū)11中，橫向場效應(yīng)晶體管LJFET1具有漏區(qū)D2a，橫向雙極型晶體管的基極連接B2a用作與場效應(yīng)晶體管LJFET1相連的柵極連接。其余的晶體管VBIP2、VJFET2和IGFET2包括根據(jù)圖1的晶體管電路。
元件區(qū)11由絕緣層18，例如二氧化硅覆蓋，絕緣層上具有用于外部電連接8的開孔19。這些連接分別連接到基極連接區(qū)B2a和B2b、發(fā)射極E2a和E2b、和漏區(qū)D2a。半導(dǎo)體襯底16還連接到外部電連接8。
圖5a中的晶體管VBIP2在基區(qū)14a的下表面上具有PN結(jié)20，該PN結(jié)可以通過向外部連接8施加電壓VD2、VE2、VB2和Vsub而反向偏置，并耗盡載流子。PN結(jié)20和絕緣層17之間的區(qū)域21具有相對較低的摻雜濃度和相對較薄的厚度。因此，整個區(qū)域21與圖1中的現(xiàn)有技術(shù)相比將耗盡載流子。
圖5b是穿過橫向晶體管的基區(qū)14a和14b之間的共用集電區(qū)15的第二剖面圖，圖3中的剖面B-B?；鶇^(qū)14a和14b之間的共用集電區(qū)15在漏極連接D2a和基極連接B2a、B2b之間的不同正電勢差上耗盡。在共用集電區(qū)，橫向雙極型晶體管LBIP1和LBIP2的集電極K2與橫向場效應(yīng)晶體管LJFET1和LJFET2的源極S2重合。
圖5c是穿過兩個基區(qū)14a、14b和每個基區(qū)中的發(fā)射極E2a和E2b的第三剖面圖，圖3中的剖面C-C。在基區(qū)之間，有一個共用集電區(qū)15，在基區(qū)下方存在耗盡區(qū)21，如前面圖5a和5b所描述的。當(dāng)向外部電連接施加電壓時，該區(qū)域就會耗盡。當(dāng)參照發(fā)射區(qū)E2a確定基區(qū)14a的尺寸時，需要注意的一個細節(jié)是越過發(fā)射極和基區(qū)的限制面22之間的最短距離d1而向共用集電區(qū)聚集的電荷小于越過發(fā)射極和基區(qū)的下表面20之間的最短距離d2而聚集的電荷。該聚集電荷的數(shù)量稱為gummel數(shù)，較低的gummel數(shù)意味著雙極型元件的高增益。距離d1上的橫向gummel數(shù)Glat假定小于距離d2上的垂直gummel數(shù)Gvert。
基區(qū)的下表面20可以在不改變半導(dǎo)體器件功能的條件下與隔離層17重合，這意味著可以消除每個基區(qū)14a和14b下面的耗盡區(qū)21。另一種選擇是使基區(qū)的下表面20和絕緣層17之間的距離足夠地大，使得其間的區(qū)域不會耗盡，即耗盡區(qū)21不會向下一直擴散到絕緣層17。為使這種情況成為可能，基極和絕緣層之間的區(qū)域必須是輕度摻雜的，使得該區(qū)域中的早期雪崩擊穿不會影響元件的耐壓性。
圖6是橫向晶體管的基區(qū)14a和14b之間的耗盡區(qū)的橫向擴展圖，擴展分兩步示出。在第一步23中，擴展由每個基區(qū)進入共用集電區(qū)15。在第二步24中，擴展向漏極連接D2a橫向傳播。
圖7是根據(jù)本發(fā)明的另一個實施方案，其中增加了額外的基區(qū)14c。在這種情況下，共用集電區(qū)15分為兩個獨立區(qū)域，這兩個區(qū)域?qū)τ谙噜徎鶇^(qū)是共用的。
由新基區(qū)14c產(chǎn)生另一個根據(jù)圖1和圖2的寄生電路，但是半導(dǎo)體器件的功能沒有改變。增加一個基區(qū)的優(yōu)點是可以允許較大的電流、也就是較大的功率通過半導(dǎo)體器件，每個新基區(qū)可以視為模塊設(shè)計中的一個新單元。
圖8示出根據(jù)本發(fā)明的另一種實施方案，它具有由圖3中的半導(dǎo)體器件構(gòu)成的對稱結(jié)構(gòu)，其中每個基區(qū)25a和25b包括兩個相應(yīng)的基極連接B3a、B3b和B3c、B3d，一個相應(yīng)的發(fā)射極E3a、E3b，和兩個漏極連接D2a和D2b。在每個基區(qū)25a、25b中，發(fā)射極E3a、E3b安置在基極連接區(qū)B3a-B3d之間，基區(qū)并排安置在元件區(qū)11中，使得基極連接區(qū)或漏區(qū)均不安置在各自基區(qū)的發(fā)射極之間。每個漏區(qū)D2a、D2b安置在基區(qū)25a和25b的一側(cè)，使得基極連接區(qū)B3a-B3b中只有一個區(qū)域安置在相應(yīng)的基區(qū)發(fā)射極E3a、E3b和每個漏區(qū)D2a、D2b之間?；鶚O連接、發(fā)射極和漏極連接分別互連，并連接到各自的外部連接8。基區(qū)之間的距離足夠大，以便形成共用集電區(qū)26，該集電區(qū)在將電壓VD2、VB2和VE2施加到外部連接8上時可以完全耗盡。
本發(fā)明的這個實施方案具有非常緊湊的結(jié)構(gòu)，使之成為最實用的實施方案。正如前所述，額外的基區(qū)可以連接到器件以提高橫向流過器件的電流，由此提高了功率。
結(jié)合圖9a-9d，簡要地描述如何制備上述的元件。原材料是所謂的“鍵合晶片”，包括硅襯底16、絕緣氧化層17和單晶層12，如圖9a所示。這種鍵合晶片可以按照上面提及的歐洲專利申請EP 0 623 951描述的方法制作，并且在商業(yè)上是可行的。層12的上表面覆蓋光刻膠層31，該光刻膠層經(jīng)預(yù)定圖案的曝光和顯影，可以在該層中形成開孔32。通過開孔，利用等離子體向下刻蝕絕緣層17可以制成深坑33?？拥膫?cè)壁氧化成為氧化硅層34，坑的其余部分填充多晶硅35，并除去光刻膠層31，如圖9b所示。由此劃分出元件區(qū)11。層12上覆蓋具有開孔37的新光刻掩膜36。通過這些開孔，利用正摻雜劑進行摻雜，這樣根據(jù)圖9c產(chǎn)生基區(qū)14a-14c。除去掩膜36，然后再涂上光刻掩膜38，該掩膜具有用于對每個基區(qū)的發(fā)射極E2a-E2c和漏極連接D2a-D2b進行負摻雜的開孔39。除去掩膜38，并利用新光刻掩膜形成對基極連接B2a-B2d的強正摻雜。圖中沒有示出該工藝步驟。除去新近的光刻掩膜，層12的表面經(jīng)氧化成為絕緣氧化硅層18，如圖9d所示。層18覆蓋具有開孔41的掩膜40，通過該開孔可以在層18上刻蝕出連接孔19。除去掩膜40，元件就具有了外部連接和保護層，圖中沒有示出這一點。
上面已經(jīng)描述了根據(jù)圖3具有輔助晶體管的橫向雙極型晶體管LBIP。通過在上述掩膜層36、38和40中添加開孔還可以增加帶有輔助發(fā)射極E2和基極連接B2的附加基區(qū)14。
圖10是本發(fā)明的另一個實施方案，它包括安置在絕緣氧化硅層18上、且處于基區(qū)14a和14b之間的柵極41。柵極41部分地疊蓋兩個基區(qū)，使得柵極的邊緣42與發(fā)射極最靠近共用集電區(qū)15的界面43對齊。柵極連接到外部電連接8或交替地連接到半導(dǎo)體器件的基極連接B2a、B2b。
通過增加例如多晶硅柵極，可以實現(xiàn)兩個功能。第一個功能是可以在發(fā)射極E2a、E2b和共用集電區(qū)15之間調(diào)整基極。第二個功能是可以調(diào)整共用集電區(qū)15中的電荷。
第一個功能導(dǎo)致兩種效應(yīng)，第一種效應(yīng)是在0-10000的增益范圍內(nèi)調(diào)整增益。常規(guī)雙極型晶體管的工作增益是100。第二種效應(yīng)是改變半導(dǎo)體器件的工作模式，即雙極型特性轉(zhuǎn)換為MOS特性。這種轉(zhuǎn)換由與柵極施加電壓有關(guān)的基極電壓閾值確定。
第二個功能使半導(dǎo)體器件在兩種工作模式下均可獲得低導(dǎo)通阻抗。
圖11是部分地工作于橫向擴展方式的半導(dǎo)體器件的另一實施方案的剖面圖。單晶層12構(gòu)成半導(dǎo)體器件的有源層。在單晶層中，元件區(qū)11由前述的隔離層13與外圍部分11a和11b劃分開。隔離層由單晶層表面向下延伸到下層44。下層可以包括例如絕緣層或半導(dǎo)電材料。
半導(dǎo)體器件包括兩個橫向雙極型晶體管LBIP3和LBIP4和兩個垂直場效應(yīng)晶體管VJFET3和VJFET4。還有圖中未示出的數(shù)個寄生電路。場效應(yīng)晶體管VJFET3和VJFET4具有連接到掩埋漏區(qū)45的漏極連接D4，掩埋漏區(qū)是用負載流子n+重摻雜的。橫向晶體管分別具有摻雜了正載流子p的基區(qū)46a和46b。每個基區(qū)具有重摻雜了正載流子p+的相應(yīng)基極連接B4a和B4b。在每個基區(qū)中還具有重摻雜了負載流子n+的相應(yīng)發(fā)射極E4a和E4b。
元件區(qū)由具有用于外部電連接8的開孔19的絕緣層18覆蓋。電連接連接到相應(yīng)的基極連接B4a和B4b、發(fā)射極E4a和E4b、和漏極連接D4。在每個基區(qū)46a和46b中，相應(yīng)的掩埋基極47a和47b安置在凹陷到基區(qū)中的發(fā)射極下面。基區(qū)并排安置在元件區(qū)11，其中基極連接B4a和B4b連接到相應(yīng)的掩埋基極，這樣形成共用集電區(qū)48，其中橫向雙極型晶體管的集電極K4與垂直場效應(yīng)晶體管的源極S4重合。發(fā)射極E4a和E4b安置在相應(yīng)的基區(qū)，使得基區(qū)的基極連接B4a和B4b均不安置在發(fā)射極和共用集電區(qū)48之間。
該半導(dǎo)體器件的功能在原理上與圖5a-5c和圖6中的器件是相同的。共用集電區(qū)的耗盡同樣是按照兩步發(fā)生的。在第一步49中，耗盡由相應(yīng)的基區(qū)進入共用集電區(qū)48。當(dāng)這兩個耗盡區(qū)相遇時，就發(fā)生合并，耗盡的方向改變，在第二步50中，耗盡由共用集電區(qū)48進入漏區(qū)45。
漏極連接D4對于半導(dǎo)體器件的工作不是必須的，但是掩埋漏區(qū)45可以沿著各種方向擴展出隔離層13，擴展方向可以設(shè)計為重負摻雜邊緣，以便連接外部連接8。
另一種可能性是漏區(qū)45可以通過外部電觸頭8連接到元件區(qū)11的表面。然而，由于連接8和掩埋漏區(qū)45之間具有較高的阻抗，功能將稍稍變差。同樣，可以省略基極連接B4a和B4b。
圖11的器件可以很自然地與圖10描述的功能融合在一起，其中柵極安置在基區(qū)的發(fā)射極之間的絕緣層18上。第一個功能，增益調(diào)整和工作模式轉(zhuǎn)換，在這部分中的工作方式是相同的，但是，第二個功能的效果，低導(dǎo)通阻抗，稍稍變差，因為耗盡區(qū)第二步驟中的延伸方向是垂直于橫向方向的。
所述的橫向雙極型晶體管LBIP是NPN晶體管，但是PNP晶體管顯然也屬于本發(fā)明范圍。
權(quán)利要求
1.具有高擊穿電壓的有源層(12)中的半導(dǎo)體器件，其中器件具有至少一個具有降低場強的耗盡區(qū)，并包括-上表面處于有源層(12)中的半導(dǎo)體材料的元件區(qū)(11)，元件區(qū)具有相對較低的第一型(n)摻雜劑濃度，-環(huán)繞元件區(qū)向外圍有源層(11a、11b)擴散的電隔離絕緣層(13)，-在元件區(qū)(11)中用于制作至少一個半導(dǎo)體元件(LBIP1、LBIP2、LJFET1和LJFET2)的凹陷晶體管區(qū)，-元件區(qū)中的至少三個電連接(8)，其特征在于-器件包括至少兩個分開的、處于元件區(qū)(11)中的凹陷基區(qū)(14a、14b)，基區(qū)具有相對較低的、與第一型(n)摻雜劑相對的第二型(p)摻雜劑濃度，其中凹陷基區(qū)由元件區(qū)的上表面開始延伸，-器件包括位于將凹陷基區(qū)(14a、14b)與元件區(qū)的其余部分劃分開的每個表面上的PN結(jié)(20、22)，-器件包括至少一個安置在具有第一型(n+)高摻雜劑濃度的元件區(qū)剩余部分中的漏極連接(D2a)，漏極連接與電連接(8)中的第一個相連，-每個基區(qū)(14a、14b)環(huán)繞發(fā)射區(qū)(E2a、E2b)，該發(fā)射區(qū)重摻雜了第一型摻雜劑(n+)，并且與電連接(8)中的第二個相連，和-至少一個基極連接區(qū)(B2a、B2b)，安置在每個基區(qū)(14a、14b)中，基極連接區(qū)重摻雜了第二型摻雜劑(p+)，并且與電連接(8)中的第三個相連，其中，至少一個共用集電區(qū)(15)在元件區(qū)(11)上表面上的兩個相鄰基區(qū)(14a、14b)的PN結(jié)之間延伸，在漏極連接(D2a)和基極連接(B2a、B2b)之間的處于預(yù)定電勢差的集電區(qū)至少在橫向延伸(23)中完全耗盡。
2.權(quán)利要求1的具有高擊穿電壓的半導(dǎo)體器件，其中基區(qū)(14a、14b)的位置使得在兩個相鄰基區(qū)的發(fā)射區(qū)(E2a、E2b)之間的區(qū)域中沒有基極連接(B2a、B2b)和漏極連接(D2a)，越過發(fā)射區(qū)之一和共用集電區(qū)(15)之間的橫向距離(d1)而積聚的電荷(Glat)小于越過發(fā)射區(qū)的下表面和基區(qū)的下表面(20)之間的垂直距離(d2)而積聚的電荷(Gvert)。
3.權(quán)利要求1或2的具有高擊穿電壓的半導(dǎo)體器件，其中有源層(12)具有與電絕緣層(17)相鄰的下表面，該絕緣層將元件區(qū)(11)的下表面從半導(dǎo)體襯底(16)中劃分出來，漏極連接(D2a)包括由元件區(qū)的上表面開始擴散的凹陷區(qū)，并且安置在基區(qū)側(cè)邊，使得相應(yīng)基區(qū)(14a、14b)中的基極連接只有一個安置在發(fā)射區(qū)(E2a、E2b)和漏極連接(D2a)之間。
4.權(quán)利要求1或2的具有高擊穿電壓的半導(dǎo)體器件，其中漏極連接(D4)包括安置在有源層(12)的下表面和下層(44)附近的掩埋區(qū)(45)，掩埋區(qū)安置在基區(qū)(46a、46b)的下方，相應(yīng)基區(qū)中的基極連接(B4a、B4b)安置在發(fā)射極(E4a、E4b)的下方，這樣對于每個基區(qū)，基極連接都安置在發(fā)射區(qū)和埋藏區(qū)之間。
5.權(quán)利要求4的具有高擊穿電壓的半導(dǎo)體器件，其中下層(44)是介電絕緣層。
6.權(quán)利要求4的具有高擊穿電壓的半導(dǎo)體器件，其中下層(44)是半導(dǎo)體襯底。
7.制造根據(jù)權(quán)利要求1或2的具有高擊穿電壓的半導(dǎo)體器件的方法，其特征是下述方法步驟-向外部連接施加電壓。-在第一步驟(23、49)中共用集電區(qū)(15)的耗盡由兩個相鄰基區(qū)之間的PN結(jié)開始延伸，并且在元件區(qū)的上表面在表面區(qū)域沿橫向方向進一步延伸，-在第二步驟(24、50)中共用集電區(qū)的耗盡沿垂直于第一擴散方向(23、49)的方向延伸，所述垂直方向延伸指向漏極連接。
8.根據(jù)權(quán)利要求7的制造具有高擊穿電壓的半導(dǎo)體器件的方法，其中第二步驟(24)中的耗盡在元件區(qū)的上表面在表面區(qū)域中沿橫向方向出現(xiàn)。
9.根據(jù)權(quán)利要求7的制造具有高擊穿電壓的半導(dǎo)體器件相關(guān)的方法，其中第二步驟(50)中的耗盡在元件區(qū)的上表面沿垂直方向出現(xiàn)。
全文摘要
本發(fā)明涉及半導(dǎo)體器件及其制作方法,其中半導(dǎo)體器件完全或部分地以橫向擴展方式工作。半導(dǎo)體器件包括至少兩個高壓橫向雙極型晶體管和至少兩個相互對置的發(fā)射區(qū)/基區(qū),晶體管安置在外延層表面上,其間的相互距離足以制作中間共用集電區(qū)。當(dāng)向器件施加電壓時,共用集電區(qū)可以完全耗盡,利用集電區(qū)的這種橫向耗盡,半導(dǎo)體器件的耐壓性可以由在器件中摻雜區(qū)之間光刻出的距離決定。此外,可以消除或抑制不需要的寄生元件,這些元件寄生依賴于器件有源層的質(zhì)量、電阻率和襯底電勢。
文檔編號H01L21/02GK1242874SQ97181220
公開日2000年1月26日 申請日期1997年11月13日 優(yōu)先權(quán)日1996年11月13日
發(fā)明者A·瑟德貝格 申請人:艾利森電話股份有限公司