專利名稱：：柵控混合管及其制備方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體器件，尤其是一種柵控混合管。隨著集成電路及數(shù)/?；旌舷到y(tǒng)的不斷發(fā)展，高速低功耗小尺寸器件的研究日顯重要。最近提出的柵控混合管(GCHT)是一種結(jié)構(gòu)與金屬-氧化物場(chǎng)效應(yīng)管(MOSFET)類似、柵體相連、源體結(jié)正偏的器件，其結(jié)構(gòu)如圖1所示。柵控混合管已在體硅材料及SOI(在絕緣層上的硅)材料上得到了一些實(shí)驗(yàn)研究，參見(jiàn)S.V.Vandebroeketal.，IEEETrans.ElectronDevices，Vol.38，p.2487-2496，Nov.1991；S.A.Parkeetal.，IEEEElectronDeviceLett.，Vol.EDL-14，p.234-236，May1993；M.J.Chenetal.，IEEEJ.SolidStateCircuits，Vol.SC-31(2)，p.261-267，F(xiàn)eb.1996。其獨(dú)特的工作方式使它具有高電流驅(qū)動(dòng)能力、低導(dǎo)通電壓、陡直的亞閾斜率及高電流增益等優(yōu)良性能。然而，這種結(jié)構(gòu)的GCHT一般Early效應(yīng)較大，直接影響它在數(shù)字應(yīng)用中的直流傳輸特性及模擬應(yīng)用中的開路電壓增益；器件的擊穿電壓一般較低；熱電子效應(yīng)有待改善；且不易實(shí)現(xiàn)短溝，制備工藝需要亞微米工藝。本發(fā)明的目的是提供一種短溝的柵控混合管，降低Early效應(yīng)，提高器件的擊穿電壓，減小熱電子效應(yīng)，減弱特性退化。以及制備這種柵控混合管的方法。本發(fā)明的柵控混合管在現(xiàn)有柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜區(qū)；對(duì)于n型管，是在現(xiàn)有n型柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜n-漏區(qū)；對(duì)于p型管，是在現(xiàn)有p型柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜p-漏區(qū)。制備上述柵控混合管的方法，包括下列步驟(1)設(shè)計(jì)SOI材料上的單元版圖源漏位置與MOSFET基本類似，相應(yīng)的源漏注入版基本相同，并增加了一塊基區(qū)注入版；在體區(qū)兩端有硅島以供體引出；既有n-區(qū)注入，又有p-區(qū)注入；對(duì)于n型管，n-區(qū)注入在漏區(qū)位置，包括輕摻雜漏區(qū)和重?fù)诫s漏區(qū)，p-區(qū)注入在體區(qū)的垂直于溝道的兩端；對(duì)于p型管，p-區(qū)注入在漏區(qū)位置，包括輕摻雜漏區(qū)和重?fù)诫s漏區(qū)，n-區(qū)注入在體區(qū)垂直于溝道的兩端；多晶硅柵設(shè)計(jì)成不對(duì)稱形狀，體區(qū)兩端的柵在靠近源端一邊各向柵引出端方向縮進(jìn)一定距離；同時(shí)柵極在體區(qū)兩端各有一個(gè)引線孔，在刻?hào)诺耐瑫r(shí)刻出通到體的接觸孔，以實(shí)現(xiàn)柵體內(nèi)聯(lián)；在低氧淀積之前增加基區(qū)注入，即將漏區(qū)掩蔽，在靠近源端一邊注入；接觸孔大于柵版上的孔，以便引線時(shí)將體與柵同時(shí)引出；金屬引線版根據(jù)上述有關(guān)版次作相應(yīng)調(diào)整；(2)采用硅島作為器件隔離，刻蝕硅島；(3)先進(jìn)行n型管的n-區(qū)注入和p型管的體注入，再進(jìn)行p型管的p-區(qū)注入和n型管的體注入；或先進(jìn)行p型管的p-區(qū)注入和n型管的體注入，再進(jìn)行n型管的n-區(qū)注入和p型管的體注入；(4)生長(zhǎng)柵氧化層；(5)淀積多晶硅并摻雜；(6)刻蝕多晶硅柵，同時(shí)刻出與體相連的接觸孔；(7)將漏區(qū)掩蔽，進(jìn)行p型管的基區(qū)注入，然后進(jìn)行退火，將漏區(qū)掩蔽，進(jìn)行n型管的基區(qū)注入，然后進(jìn)行退火；或?qū)⒙﹨^(qū)掩蔽，進(jìn)行n型管的基區(qū)注入，然后進(jìn)行退火，將漏區(qū)掩蔽，進(jìn)行p型管的基區(qū)注入，然后進(jìn)行退火；(8)源漏注入；(9)淀積低氧層，并進(jìn)行退火；(10)刻引線孔，蒸金屬，合金，完成各區(qū)引出及柵體的內(nèi)聯(lián)接觸。本發(fā)明的柵控混合管降低了Early效應(yīng)，提高了器件的擊穿電壓，減小了熱電子效應(yīng)，減弱特性退化。在不需要亞微米工藝的條件下實(shí)現(xiàn)了深亞微米器件的制備；而且不需halo工藝，自然形成過(guò)覆蓋輕摻雜漏結(jié)構(gòu)；同時(shí)它還改善了傳統(tǒng)MOSFET進(jìn)入深亞微米領(lǐng)域后由于短溝效應(yīng)引起的特性退化問(wèn)題，解決了薄膜全耗盡SOIMOSFET固有的浮體效應(yīng)及閾值難以調(diào)整等問(wèn)題；在消除了浮體效應(yīng)的同時(shí)折衷了全耗盡SOIMOSFET和部分耗盡SOIMOSFET的優(yōu)點(diǎn)。實(shí)驗(yàn)結(jié)果及分析1、器件的基本性能圖5給出了本發(fā)明的柵控混合管(以下稱為DGCHT)及相應(yīng)雙極結(jié)型晶體管(BJT，暫稱為DBJT)、雙擴(kuò)散型MOSFET(DMOSFET)三種相同參數(shù)器件的轉(zhuǎn)移特性曲線。由SUPREM-IV模擬結(jié)果得到溝道長(zhǎng)度(即基區(qū)寬度)為0.18μm，在柵長(zhǎng)為2μm的情況下實(shí)現(xiàn)了短溝。器件的寬長(zhǎng)比W/L為10μm/0.18μm。由圖5可見(jiàn)DGCHT的驅(qū)動(dòng)能力高于相應(yīng)BJT及相應(yīng)DMOSFET，亞閾值斜率為90mV/dec，但仍小于相應(yīng)的DMOSFET；最高電流增益可達(dá)10000；DGCHT的導(dǎo)通電壓比DBJT約低0.22V，比DMOSFET約低0.42V。DGCHT在保證漏電較小的情況下可獲得較大的跨導(dǎo)，表現(xiàn)出良好的短溝特性。與GCHT器件相比，由于這種器件易獲得短溝，在同樣驅(qū)動(dòng)能力的情況下，摻雜濃度可稍高，可以改善基極電阻的影響，使大注入效應(yīng)變小。圖5也反映出與GCHT類似的特性，即在基極電壓較高時(shí)，混合管電流趨于雙極電流。另外，DGCHT中由于輕摻雜漏區(qū)的存在，防穿通能力增強(qiáng)。圖6是DGCHT在不同漏端電壓下的轉(zhuǎn)移特性曲線，可見(jiàn)對(duì)于溝道長(zhǎng)度為0.18μm的DGCHT，漏電壓的影響較小。亞閾斜率基本不變，漏電壓為2V及0.1V相比時(shí)，VDIBL約為0.059V，在此定義VDIBL為閾值電壓(漏源電壓等于0.05V時(shí))對(duì)應(yīng)的漏端電流下，漏源電壓等于1.5V及0.05V對(duì)應(yīng)的柵壓(基極電壓)之差。實(shí)驗(yàn)表明對(duì)于溝道長(zhǎng)度進(jìn)入深亞微米區(qū)的DGCHT，其短溝效應(yīng)也較小。關(guān)于混合管短溝效應(yīng)減小可以從以下幾個(gè)方面解釋隨著柵電壓(基極電壓)的增大，表面勢(shì)降低，引起耗盡區(qū)寬度的減小，相當(dāng)于體硅MOSFET中結(jié)深的減小及全耗盡MOSFET中硅膜厚度的減小以降低短溝效應(yīng)；由于正基極電壓的存在，源漏耗盡區(qū)寬度均降低，短溝器件的有效柵長(zhǎng)比MOSFET大，而且源漏末端二維電勢(shì)分布引起的電容增大量遠(yuǎn)低于MOSFET，源漏對(duì)溝道的影響程度降低，有效耗盡區(qū)電荷增大，柵控制能力提高；由于不存在全耗盡MOSFET的背溝亞閾漏電的影響，混合管的亞閾特性明顯優(yōu)化。2、Early效應(yīng)圖7給出了GCHT與DGCHT輸出特性曲線比較?？梢?jiàn)，雖然DGCHT具有較短的溝道，而且柵極導(dǎo)致基區(qū)表面耗盡，但器件的Early效應(yīng)并不嚴(yán)重。輸出曲線較為平坦。而用于比較的GCHT溝道長(zhǎng)度較大(0.9μm)，表現(xiàn)出的Early效應(yīng)卻較大。實(shí)驗(yàn)中DGCHT的溝道摻雜濃度遠(yuǎn)大于GCHT，得到的電流低于GCHT，通過(guò)優(yōu)化設(shè)計(jì)，可以改善。圖8(a)(b)給出了在基極電壓(柵壓)為0.7V時(shí)，集電極電壓(漏壓)變化時(shí)PISCES模擬出的耗盡區(qū)變化情況。在GCHT中，基區(qū)摻雜遠(yuǎn)低于n+集電區(qū)，耗盡區(qū)主要在基區(qū)中展寬，引起基區(qū)寬度的減小。而在DGCHT中，耗盡區(qū)主要在n-區(qū)展寬。隨著集電極電壓的增大，耗盡區(qū)由靠近結(jié)的位置展寬到正背界面及部分體區(qū)，直至大部分耗盡。雖然柵下基區(qū)表面耗盡，但是DGCHT中n-區(qū)摻雜遠(yuǎn)低于p區(qū)，背界面摻雜濃度又稍低。柵極存在使基區(qū)表面耗盡，同時(shí)也使n-區(qū)表面耗盡。隨著基極電壓的增大，n-區(qū)表面由耗盡過(guò)渡到平帶直至積累。但n-區(qū)體內(nèi)及背面摻雜仍很低，將承受大部分耗盡區(qū)的展寬?；鶇^(qū)寬度(溝道長(zhǎng)度)基本不受影響。因此DGCHT中柵極的存在并不影響Early效應(yīng)的減小。3、擊穿特性圖9給出了DGCHT與GCHT器件擊穿特性的比較，GCHT的溝道長(zhǎng)度約為0.9μm。由圖可見(jiàn)，DGCHT雖具有較短的溝道，較大的基區(qū)摻雜濃度，但擊穿電壓較高，良好地改善了短溝與擊穿電壓之間的矛盾。圖10(a)(b)給出了這兩種器件的橫向電場(chǎng)分布的PISCES模擬結(jié)果。兩者都在柵體接地的情況下，由于n-區(qū)的存在，類似RESURF器件，DGCHT器件漏端電力線比GCHT器件疏，電場(chǎng)降低，擊穿電壓得以提高。并且兩種器件都表現(xiàn)出軟擊穿特性，隨著柵壓(基極電壓)的增大，軟擊穿點(diǎn)提前。隨著柵壓增大，由于漏端電流碰撞電離的影響，將導(dǎo)致軟擊穿，直至漏結(jié)雪崩擊穿。表給出了GCHT與DGCHT及相應(yīng)的BJT的BVceo值。實(shí)驗(yàn)表明，雖然GCHT、DGCHT具有很大的β值，其擊穿電壓并不因此而降低相應(yīng)數(shù)值，而表現(xiàn)出與BJT相似的擊穿特性。常規(guī)BJT中電流增益的增大是靠提高摻雜濃度梯度來(lái)實(shí)現(xiàn)的，而混合管中高電流增益是由它表現(xiàn)出的贗異質(zhì)結(jié)特性導(dǎo)致的，或者說(shuō)是通過(guò)改變工作條件實(shí)現(xiàn)的。常規(guī)BJT的BVceo公式()不完全適用于混合管。DGCHT的BVceo值在這個(gè)意義上與電流增益是相互獨(dú)立的。DGCHT由于其獨(dú)特的工作方式，解決了擊穿電壓與電流增益之間的矛盾，并且使溝道長(zhǎng)度對(duì)擊穿電壓的影響減小，電流增益、溝道長(zhǎng)度與擊穿電壓可獨(dú)立設(shè)計(jì)。下面對(duì)混合管的擊穿特性作半定量分析。雖然在較大的集電極電壓下n-區(qū)表面反型，使電流遠(yuǎn)離表面，但這并不是影響擊穿的主要原因。當(dāng)柵體懸浮時(shí)由于漏端碰撞電離產(chǎn)生的空穴進(jìn)入基區(qū)，抬高了基區(qū)電位，靜態(tài)工作時(shí)，柵極電位也被抬高?；旌瞎茏饔靡廊淮嬖?。影響擊穿的主要原因是寄生BJT與較高電場(chǎng)的共同作用。當(dāng)集電極電壓(漏壓)較高時(shí)，集電極電流(漏端電流)為Id＝M1Im+M2kInc+M3Idr+(1-k)Inc(1)其中Im為P區(qū)表面耗盡區(qū)中的電流，Idr為漏結(jié)反向飽和電流，Inc為寄生BJT中的集電極電流，k為寄生BJT發(fā)射結(jié)中為漏端高場(chǎng)區(qū)收集部分所占的比例；M1、M2、M3分別為上述三股電流在漏結(jié)碰撞電離的雪崩倍增因子。漏端碰撞電離產(chǎn)生的空穴電流為Ih＝(M1-1)Im+(M2-1)Inc+M3Idr(2)當(dāng)基極開路時(shí)，有Ih≈Ib=Incβ----(3)]]>其中Ib為基極電流，β為寄生BJT的共發(fā)射極電流放大系數(shù)。由(1-3)式可得Ib=M3Idr+[(1+β)M1-kβM2-(1-k)β]Im1-(M2-1)kβ----(4)]]>可見(jiàn)，當(dāng)(M2-1)kβ＝1時(shí)，器件電流急劇增大，發(fā)生擊穿，器件擊穿點(diǎn)與寄生BJT相關(guān)。當(dāng)M3很大或[(1+β)M1-kβM2-(1-k)β]很大時(shí)也會(huì)發(fā)生擊穿，但是，這種M2趨于無(wú)窮大或(1+β)M1與kβM2差值引起的擊穿點(diǎn)遠(yuǎn)在寄生BJT的擊穿點(diǎn)之后。因此，在混合管中，由于耗盡區(qū)電流不被放大，溝道電流倍增引起的擊穿點(diǎn)較高。而當(dāng)寄生BJT導(dǎo)通，而且電場(chǎng)足夠強(qiáng)時(shí)，出現(xiàn)正反饋現(xiàn)象，即被放大的Inc2將被作為基極電流再被放大，這種正反饋與倍增效應(yīng)相互作用，使器件擊穿點(diǎn)主要取決于寄生BJT效應(yīng)，公式(4)中β對(duì)應(yīng)于寄生BJT的β值，而不是混合管的β值。因此，最終GCHT，DGCHT的BVceo值與BJT類似。由于Im受體電位及柵電位抬高的影響，由(2)式可見(jiàn)將影響寄生BJT的空穴電流，并影響Inc，從而影響寄生BJT的β值。在剛導(dǎo)通時(shí)β值隨集電極電壓增大而急劇增大，M2也急劇增大，DGCHT的擊穿電壓略低于BJT。</tables>表GCHT、DGCHT及相應(yīng)BJT的BVceo(BVdso)值比較(其中W/L設(shè)計(jì)為設(shè)計(jì)的寬長(zhǎng)比)從上述實(shí)驗(yàn)數(shù)據(jù)及分析表明本發(fā)明的柵控混合管具有以下特點(diǎn)(1)具有驅(qū)動(dòng)能力大，跨導(dǎo)大，導(dǎo)通電壓低，亞閾值斜率小及電流增益高等特點(diǎn)。同時(shí)具有良好的短溝特性，較好地抑制了短溝效應(yīng)。(2)本發(fā)明的柵控混合管由于基區(qū)表面柵極的存在，Early效應(yīng)與普通BJT不同，但實(shí)驗(yàn)表明，雖然柵極使基區(qū)(體)表面耗盡，器件的Early效應(yīng)仍得到較好改善，解決了普通BJT中電流增益與Early效應(yīng)之間的矛盾。(3)本發(fā)明的柵控混合管在具有較高電流增益的同時(shí)，可獲得較高的擊穿電壓，改善了普通BJT中高電流增益與擊穿電壓之間的矛盾；而且由于高壓基本由輕摻雜漏區(qū)承受，緩解了短溝與擊穿電壓之間的矛盾，使溝道長(zhǎng)度、電流增益與擊穿電壓可單獨(dú)設(shè)計(jì)，器件設(shè)計(jì)靈活性增大。(4)本發(fā)明的柵控混合管中輕摻雜漏區(qū)的存在使器件防穿通能力增強(qiáng)。同時(shí)由于漏端電場(chǎng)的降低，熱電子效應(yīng)減小。本發(fā)明的柵控混合管的上述優(yōu)點(diǎn)為深亞微米器件的發(fā)展開辟了新的思路，同時(shí)為在SOI材料上實(shí)現(xiàn)良好的模擬電路提供了契機(jī)。此外，作為橫向器件，DGCHT的高電流增益特性可望解決BiCMOS電路發(fā)展中的瓶頸問(wèn)題，即縱向BJT帶來(lái)工藝不兼容性而導(dǎo)致的高成本，普通橫向BJT性能過(guò)低的情況。另一方面，實(shí)驗(yàn)表明混合管與SOI技術(shù)是一種良好的組合，它們優(yōu)勢(shì)互補(bǔ)，促進(jìn)了SOI技術(shù)的進(jìn)一步發(fā)展。圖1現(xiàn)有柵控混合管的結(jié)構(gòu)示意圖1---多晶硅2---柵氧化層3---硅4---埋氧化層圖2本發(fā)明柵控混合管的結(jié)構(gòu)示意3(a)單元設(shè)計(jì)版圖5---源6---漏7---接觸孔8---柵體內(nèi)聯(lián)圖3(b)沿aa′的剖面圖，柵體內(nèi)聯(lián)示意圖9---低氧層圖4部分工藝示意圖(a)n-注入(b)硼注入(c)退火推進(jìn)(d)源漏注入10---襯底11---光刻膠圖5本發(fā)明柵控混合管與BJT及MOSFET的轉(zhuǎn)移特性曲線比較實(shí)線---本發(fā)明柵控混合管虛線---DBJT點(diǎn)線---DMOSFET圖6不同漏端電壓下的本發(fā)明柵控混合管轉(zhuǎn)移特性曲線圖7本發(fā)明柵控混合管與現(xiàn)有柵控混合管的輸出特性比較實(shí)線---本發(fā)明柵控混合管虛線---現(xiàn)有柵控混合管參變量Vbe0.4V-1.2V，步長(zhǎng)為0.2V圖8(a)本發(fā)明柵控混合管中耗盡區(qū)隨漏壓的變化情況Vce為0.05V，1.05V，1.85V，2.05V.3.05V，3.25V(b)現(xiàn)有柵控混合管中耗盡區(qū)隨漏壓的變化情況Vce為0.05V，1.05V，3.25V圖9本發(fā)明柵控混合管與現(xiàn)有柵控混合管的擊穿特性比較實(shí)線DGCHT；虛線GCHT參變量Vbe為0.2V-1.2V，步長(zhǎng)為0.2V圖10(a)本發(fā)明柵控混合管中橫向電場(chǎng)分布(b)現(xiàn)有柵控混合管中橫向電場(chǎng)分布實(shí)施方案本設(shè)計(jì)著眼于DGCHT工藝與CMOS(互補(bǔ)型MOS)工藝的基本兼容性，從版圖設(shè)計(jì)及工藝設(shè)計(jì)出發(fā)，盡量簡(jiǎn)化工藝，降低對(duì)工藝的要求。由于采用SOI材料，柵體在器件兩邊接觸。在版圖設(shè)計(jì)中主要需考慮基極引出。本發(fā)明采用以下方法完成體接觸在刻蝕多晶硅柵時(shí)直接制備通到體的接觸孔，多晶硅接觸孔過(guò)覆蓋體的接觸孔，對(duì)p管進(jìn)行源/漏注入的同時(shí)完成n管的體接觸處注入，實(shí)現(xiàn)柵體內(nèi)聯(lián)，從而實(shí)現(xiàn)混合管工藝與CMOS工藝的基本兼容，如圖3(b)所示。為減小柵電阻的影響，器件兩邊的內(nèi)聯(lián)再用鋁線連接。溝道通過(guò)注入退火，雜質(zhì)橫向推進(jìn)形成。n型DGCHT的n-區(qū)摻雜、p型DGCHT的n-體注入及p型GCHT的閾值調(diào)整注入同時(shí)實(shí)現(xiàn)，而n型DGCHT的體引出須在器件兩邊先用p-注入，這樣由于工藝中存在版圖套準(zhǔn)問(wèn)題，在兩者相接處會(huì)出現(xiàn)補(bǔ)償，形成高阻區(qū)，如果此高阻區(qū)出現(xiàn)在基極電流路徑上，將導(dǎo)致很大的基極電阻，影響器件的性能。為使工藝仍基本與CMOS工藝兼容，對(duì)柵結(jié)構(gòu)作了特殊設(shè)計(jì)，保證基極電流路徑上不出現(xiàn)高阻區(qū)，同時(shí)保證一定的溝道寬度，如圖3(a)所示。采用美國(guó)IBIS公司的SIMOX材料，原始硅膜厚度為120-240nm，埋氧層厚度為300-480nm。1、采用硅島作為器件隔離，硅島刻蝕完成后，采用90-120KeV、1.0×1011cm-2-3.0×1011cm-2劑量的磷進(jìn)行p型管的體注入及n型管的n-區(qū)注入；2、采用35-50KeV的3.0×1012cm-2-6.0×1012cm-2劑量的硼注入進(jìn)行n型管的體注入及p型管的p-區(qū)注入；3、采用兩步退火法，生長(zhǎng)厚為10-25nm的摻HCl柵氧化層，這樣既可使氧化膜中缺陷減少，又可降低固定電荷密度及可動(dòng)電荷密度。經(jīng)測(cè)試，固定電荷密度為5×1010cm-3，可動(dòng)電荷密度為6×1010cm-3。4、淀積500-700nm厚的多晶硅并摻雜；5、采用正膠刻蝕多晶硅柵，同時(shí)刻出與體相連的接觸孔；6、將漏區(qū)掩蔽，進(jìn)行p型管的基區(qū)磷注入，注入條件為90-120KeV、1.0×1014cm-2-3.0×1014cm-2，然后進(jìn)行920-1000℃、80-100分鐘的退火；漏區(qū)掩蔽，進(jìn)行n型管的基區(qū)硼注入，注入條件為35-50KeV、2.0×1014cm-2-4.0×1014cm-2注入，進(jìn)行920-1000℃、70-100分鐘的退火，這部分工藝如圖4所示。值得指出的是，由于硼擴(kuò)散系數(shù)大于磷，為防止器件穿通，p管需要較長(zhǎng)的退火時(shí)間。7、在源漏注入后，淀積低氧層，并進(jìn)行850-950℃、80-100分鐘的退火，實(shí)現(xiàn)雜質(zhì)激活及DGCHT溝道長(zhǎng)度的再調(diào)整。接著刻引線孔，蒸鋁，合金，完成各區(qū)引出及柵體的內(nèi)聯(lián)接觸。最終硅膜厚度約為166nm。整套工藝中要注意各工序之間的兼容性，柵氧化后避免高溫過(guò)程引起SOI材料前背界面的界面電荷及硅層中晶格缺陷密度的增加，導(dǎo)致更厚的界面緩沖層，從而影響器件性能。權(quán)利要求1.一種柵控混合管，其特征在于在現(xiàn)有柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜漏區(qū)；對(duì)于n型管，在現(xiàn)有n型柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜n-漏區(qū)；或?qū)τ趐型管，在現(xiàn)有p型柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜p-漏區(qū)。2.一種制備上述柵控混合管的方法，其步驟包括(1).設(shè)計(jì)SOI材料上的單元版圖源漏位置與MOSFET基本類似，相應(yīng)的源漏注入版基本相同，并增加了一塊基區(qū)注入版；在體區(qū)兩端有硅島以供體引出；既有n-區(qū)注入，又有p-區(qū)注入；對(duì)于n型管，n-區(qū)注入在漏區(qū)位置，包括輕摻雜漏區(qū)和重?fù)诫s漏區(qū)，p-區(qū)注入在體區(qū)的垂直于溝道的兩端；對(duì)于p型管，p-區(qū)注入在漏區(qū)位置，包括輕摻雜漏區(qū)和重?fù)诫s漏區(qū)，n-區(qū)注入在體區(qū)垂直于溝道的兩端；多晶硅柵設(shè)計(jì)成不對(duì)稱形狀，體區(qū)兩端的柵在靠近源端一邊各向柵引出端方向縮進(jìn)一定距離；同時(shí)柵極在體區(qū)兩端各有一個(gè)引線孔，在刻?hào)诺耐瑫r(shí)刻出通到體的接觸孔，以實(shí)現(xiàn)柵體內(nèi)聯(lián)；在低氧淀積之前增加基區(qū)注入，即將漏區(qū)掩蔽，在靠近源端一邊注入；接觸孔大于柵版上的孔，以便引線時(shí)將體與柵同時(shí)引出；金屬引線版根據(jù)上述有關(guān)版次作相應(yīng)調(diào)整；(2).采用硅島作為器件隔離，刻蝕硅島；(3).先進(jìn)行n型管的n-區(qū)注入和p型管的體注入，再進(jìn)行p型管的p-區(qū)注入和n型管的體注入；或先進(jìn)行p型管的p-區(qū)注入和n型管的體注入，再進(jìn)行n型管的n-區(qū)注入和p型管的體注入；(4).生長(zhǎng)柵氧化層；(5).淀積多晶硅并摻雜；(6).刻蝕多晶硅柵，同時(shí)刻出與體相連的接觸孔；(7).將漏區(qū)掩蔽，進(jìn)行p型管的基區(qū)注入，然后進(jìn)行退火，將漏區(qū)掩蔽，進(jìn)行n型管的基區(qū)注入，然后進(jìn)行退火；或?qū)⒙﹨^(qū)掩蔽，進(jìn)行n型管的基區(qū)注入，然后進(jìn)行退火，將漏區(qū)掩蔽，進(jìn)行p型管的基區(qū)注入，然后進(jìn)行退火；(8).源漏注入；(9).淀積低氧層，并進(jìn)行退火；(10).刻引線孔，蒸金屬，合金，完成各區(qū)引出及柵體的內(nèi)聯(lián)接觸。3.如權(quán)利要求2所述的方法，其特征在于采用美國(guó)IBIS公司的SIMOX材料。4.如權(quán)利要求3所述的方法，其特征在于原始硅膜厚度為120-240nm，埋氧層厚度為300-480nm。5.如權(quán)利要求2或3或4所述的方法，其特征在于采用磷進(jìn)行n型管的n-區(qū)注入和p型管的體注入及其基區(qū)注入；采用硼進(jìn)行p型管的p-區(qū)注入和n型管的體注入及其基區(qū)注入。6.如權(quán)利要求5所述的方法，其特征在于采用90-120KeV、1.0×1011cm-2-4.0×1011cm-2劑量的磷進(jìn)行n型管的n-區(qū)注入和p型管的體注入，采用90-120KeV、1.0×1014cm-2-3.0×1014cm-2劑量的磷進(jìn)行基區(qū)注入；采用35-50KeV、3.0×1012cm-2-6.0×1012cm-2劑量的硼進(jìn)行p型管的p-區(qū)注入和n型管的體注入；采用35-50KeV、2.0×1014cm-2-4.0×1014cm-2劑量的硼進(jìn)行基區(qū)注入。7.如權(quán)利要求6所述的方法，其特征在于p型管基區(qū)注入后在920-1000℃退火80-100分鐘，n型管基區(qū)注入后在920-1000℃退火70-90分鐘。8.如權(quán)利要求6所述的方法，其特征在于源漏注入，淀積低氧層后在850-950℃退火80-100分鐘。9.如權(quán)利要求6所述的方法，其特征在于柵氧化層厚度為10-25nm，淀積的多晶硅厚度為500-700nm。10.如權(quán)利要求2或3或4所述的方法，其特征在于采用兩步退火法生長(zhǎng)柵氧化層。11.如權(quán)利要求2或3或4所述的方法，其特征在于柵氧化層中摻氯化氫。12.如權(quán)利要求2或3或4所述的方法，其特征在于采用正膠刻蝕多晶硅柵。全文摘要一種柵控混合管,在現(xiàn)有柵控混合管的漏區(qū)與體區(qū)之間增加一個(gè)輕摻雜漏區(qū);以及制備該種柵控混合管的方法,通過(guò)注入退火,雜質(zhì)橫向推進(jìn)形成溝道,增加基區(qū)注入;降低了Early效應(yīng),提高了器件的擊穿電壓,減小熱電子效應(yīng),減弱特性退化;在不需要亞微米工藝的條件下實(shí)現(xiàn)深亞微米器件的制備,解決了普通BJT中電流增益與Early效應(yīng)之間的矛盾以及溝道長(zhǎng)度、電流增益與擊穿電壓之間的矛盾,適用于深亞微米電路及模擬電路等。文檔編號(hào)H01L29/96GK1197296SQ98100228公開日1998年10月28日申請(qǐng)日期1998年1月13日優(yōu)先權(quán)日1998年1月13日發(fā)明者黃如,張興,王陽(yáng)元申請(qǐng)人:北京大學(xué)