專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)型的半導(dǎo)體器件，尤其是涉及這樣一種CMOS型的半導(dǎo)體器件，其中在同一基片上形成DRAM(動(dòng)態(tài)存機(jī)存取存儲(chǔ)器)器件及邏輯器件，還涉及其生產(chǎn)方法。
最近，在尋求制造更小型化和快速LSI(大規(guī)模集成電路)的過程中，在雙一固定DRAM邏輯技術(shù)中，DRAM器件及邏輯器件被形成在同一基片上。DRAM器件及邏輯器件被形成在同一基片上具有很多好處。這是因?yàn)榇罅康膶?dǎo)線可形成在LSI內(nèi)的DRAM器件與邏輯器件之間。換句話說，數(shù)據(jù)傳輸速度可被大大提高，例如可提高圖形處理能力。為此，應(yīng)用領(lǐng)域可擴(kuò)展到用于圖像處理的圖形加速器。
一般而言，對(duì)于DRAM的半導(dǎo)體器件與用于邏輯部分的半導(dǎo)體器件的生產(chǎn)過程有很大的差別。即使當(dāng)比較器件隔離的方法時(shí)，在DRAM器件與邏輯器件間也有不同之處。
通常地，如圖4和圖5中所示，對(duì)于選擇氧化(下面指LOCOS1和LOCOS2)的方法被用在DRAM器件隔離中。這里，LOCOS為硅的局部氧化縮寫。首先，參考圖4對(duì)LOCOS1進(jìn)行簡單描述。
如圖4(a)中所示，在P型半導(dǎo)體基片1上按順序形成薄的氧化膜52和Si3N4膜53。
如圖4(b)中所示，通過眾所公知的光刻技術(shù)來選擇地去除Si3N4膜53和薄氧化膜52。然后，使用Si3N4膜52作為掩膜，進(jìn)行選擇氧化，用于器件隔離目的的隔離氧化膜54被形成。接著，如圖4(c)中所示，器件被隔離并通過去除Si3N4膜53及薄氧化膜52來完成LOCOS1。
在DRAM器件的尺寸縮減方面存在一些問題，當(dāng)通過LOCOS-1形成隔離氧化膜54時(shí)，存在這樣一些問題，即器件隔離區(qū)與器件形成區(qū)間的間隔由于眾所周知的在氧化膜在橫向上突出出來的鳥喙的存在無法被減小。為了克服此問題，并抑制氧化擴(kuò)展到器件形成區(qū)，在實(shí)踐中使用LOCOS-2，其中的多晶硅膜置于Si3N4下面，在此區(qū)域內(nèi)鳥喙被吸收。下面將參考圖5對(duì)LOCOS-2進(jìn)行簡要描述。
如圖5(a)中所示，按順序在P型半導(dǎo)體基片61上形成薄氧化膜65，多晶硅膜66及Si3N4膜67。
如圖5(b)中所示，通過傳統(tǒng)的光刻技術(shù)選擇地去除Si3N4膜67，并用Si3N4膜67作為掩膜進(jìn)行選擇氧化，并形成隔離氧化膜68。接著，如圖5(c)中所示形成隔離氧化膜，并通過去除Si3N4膜67、多晶硅膜65完成LOCOS-2。
同時(shí)，在傳統(tǒng)上LOCOS-1及LOCOS-2已被用在邏輯器件的器件隔離中。伴隨著柵極長度在半微米量級(jí)上的變化，已經(jīng)引入了一種使用LOCOS-3的方法。在該方法中，跟著半導(dǎo)體基片的稍微預(yù)挖掘，已被挖的區(qū)域被選擇氧化。LOCOS-3的目的是抑制作為氧化膜的結(jié)果導(dǎo)致的高度差。這是因?yàn)?，在已形成隔離氧化膜的基片的表面內(nèi)存在高度差的地方，并且在已覆上的光刻膠作為掩膜的地方，光刻膠膜的厚度不均勻。在這樣形成的光刻膠厚不均勻的地方，在隨后的光刻過程中形成的DRAM線的厚度及其它器件的厚度也不均勻。這被稱為駐波效應(yīng)。為此，已開始使用了一種可保證隔離氧化膜具有較小高度差的LOCOS-3方法。下面通過圖6對(duì)LOCOS-3進(jìn)行簡單描述。
首先，如圖6(a)中所示，在P-型半導(dǎo)體基片71上按順序形成薄氧化膜79及Si3N4膜80。
如圖6(b)中所示，Si3N4膜80、薄氧化膜79，半導(dǎo)體基片71的一部分被通過光刻選擇去除到所需的深度。通過用Si3N4膜80作為掩膜，然后進(jìn)行選擇氧化，并形成隔離氧化膜81。接著，進(jìn)行如圖6(c)中所示的器件隔離，并通過去除Si3N4膜80和薄氧化膜79完成LOCOS-3。
如上所述，在LOCOS-1、LOCOS-2及LOCOS-3中，通過用來自選擇氧化的隔離氧化膜來進(jìn)行器件隔離。然而，通常地，LOCOS方法會(huì)伴隨在半導(dǎo)體基片的表面上形成大的高度差，這是由于在選擇氧化過程中所發(fā)生的體積膨脹的結(jié)果造成的。LOCOS-3的一個(gè)主要特點(diǎn)在于，對(duì)硅基片有一個(gè)通過光刻蝕的預(yù)挖刻，以防止產(chǎn)生這些大的高度差。
在上述所述的每一個(gè)現(xiàn)有技術(shù)的實(shí)例中，存在下面的一些缺點(diǎn)。也就是說，LOCOS-1和LOCOS-2適宜于DRAM器件的器件隔離。然后在用LOCOS-1或LOCOS-2形成大約半微米量級(jí)高度的邏輯器件的器件隔離的地方，就產(chǎn)生這樣一個(gè)問題，即很難控制柵極的長度尺寸。這是因?yàn)闊o法控制光刻膠過程中的駐波效應(yīng)。
因此，LOCOS-3適用于邏輯器件的器件隔離，當(dāng)將LOCOS-3用于DRAM器件的器件隔離時(shí)，其問題在于，在對(duì)于半導(dǎo)體基片挖刻的結(jié)果會(huì)在半導(dǎo)體基片內(nèi)產(chǎn)生缺陷，擴(kuò)散層泄漏會(huì)增加。一般地，為子保存數(shù)據(jù)，在LSI中對(duì)于DRAM的擴(kuò)散層泄漏設(shè)置得比邏輯器件低。為此，對(duì)于DRAM的LSI的性能在使用其中半導(dǎo)體基片被挖刻的LOCOS-3的方法中退化了。
另外，已用不同的生產(chǎn)技術(shù)設(shè)計(jì)和制造出了用于DRAM的LSI和用于邏輯的LSI。這些生產(chǎn)技術(shù)已經(jīng)成熟，這里，有通過不同生產(chǎn)技術(shù)制成的不同的隔離氧化膜。更具體地，鳥喙結(jié)構(gòu)的形狀及延展有區(qū)別。為此，當(dāng)通過其中一種方法(LOCOS-1或LOCOS-3)形成隔離氧化膜時(shí)，會(huì)使器件形成區(qū)的面積增大或減小。其特點(diǎn)在于，會(huì)產(chǎn)生LSI水平面和/或容量的上升或降低，已經(jīng)完成的一種用于DRAM或邏輯部分的LSI變得不實(shí)用，而無其它限制。
在生產(chǎn)具有雙固定DRAM/邏輯部分的LSI的情況下，為了更好地使用現(xiàn)有技術(shù)的用于DRAM及用于邏輯的各LSI設(shè)計(jì)，必須使用現(xiàn)有技術(shù)的用于DRAM及用于邏輯器件的設(shè)計(jì)規(guī)則。
在日本專利申請(qǐng)公開No.H3-262154中揭示了與本發(fā)明類似的技術(shù)。在該LSI中在同一基片上形成不同種類的隔離氧化膜。更具體地，其涉及一種用于制造Bi-CMOS型LSI的方法。在該公知的實(shí)例中，在雙極晶體管及CMOS晶體管上形成不同厚度的隔離氧化膜。這里，用于形成隔離氧化膜的方法是一樣的。
本發(fā)明的目的是為了解決由于在每個(gè)不同的生產(chǎn)過程在同一基片上形成DRAM及邏輯器件時(shí)所產(chǎn)生的問題。本發(fā)明的另一個(gè)目的是解決當(dāng)無其它限制地使用用于邏輯及DRAM的LSI的有價(jià)值的設(shè)計(jì)時(shí)所產(chǎn)生的問題。
本發(fā)明的另一個(gè)目的在于消除當(dāng)在同一基片上形成不同種類的器件時(shí)彼此間所產(chǎn)生的影響，并提供一種CMOS型半導(dǎo)體器件，其中在同一基片上形成DRAM器件及邏輯器件，并提供其制造方法。
為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的半導(dǎo)體器件是在對(duì)應(yīng)于形成在同一半導(dǎo)體基片上的器件類型的同一基片上用不同方法在器件中形成兩種或更多種的隔離氧化膜。
另外，根據(jù)本發(fā)明的用于生產(chǎn)半導(dǎo)體器件的方法包含第一隔離氧化膜形成過程及第二隔離氧化膜形成過程。更具體地，在上述的第一隔離氧化膜形成過程中，接著在半導(dǎo)體基片上第一掩膜層的形成，邏輯器件的器件隔離區(qū)的上述第一掩膜層被選擇地去除，且在該區(qū)域的半導(dǎo)體基片被選擇氧化。因此，在第二隔離氧化膜形成過程中，在去除上述所余第一掩膜后，形成第二掩膜層，DRAM器件的器件隔離區(qū)的上述第二掩膜層然后被去除，并且如上所述，在該區(qū)域的半導(dǎo)體基片被選擇氧化。
本發(fā)明可保證在基片上形成的器件類型所需的最優(yōu)隔離氧化膜。換句話說，在邏輯器件形成區(qū)內(nèi)的駐波效應(yīng)很低，并可形成具有低水平面差的隔離氧化膜。為此，所形成的器件的柵極長度可以被穩(wěn)定。另外，在DRAM器件的形成區(qū)內(nèi)，通過用低擴(kuò)散層泄漏的選擇氧化來形成隔離氧化膜，并可防止DRAM品質(zhì)的下降。
另外，使用本發(fā)明，因?yàn)橛糜谄骷綦x的隔離氧化膜是單獨(dú)形成的，不會(huì)發(fā)生器件隔離面積的上升或減小。為此，在LSI容量及集成水平面也不會(huì)升高和/或降低。其結(jié)果，即使當(dāng)制造雙固定型的LSI時(shí)，也可無任何限制地使用傳統(tǒng)的用于DRAM及LSI部分的設(shè)計(jì)原則，并能更好地使用現(xiàn)有技術(shù)的有價(jià)值的設(shè)計(jì)原則。
另外，通過在用于邏輯部分的隔離氧化膜與用于DRAM的隔離氧化膜之間形成預(yù)定的擴(kuò)散層，并通過隔離氧化膜及擴(kuò)散層覆蓋住單元-晶體管-形成槽(cel l-transistor-foming well)周圍的區(qū)域，對(duì)噪聲敏感的DRAM器件用于防止邏輯器件的漏電流。為此，可防止DRAM器件的錯(cuò)誤操作。


圖1為根據(jù)本發(fā)明一實(shí)施例的按工序順序的生產(chǎn)一種半導(dǎo)體器件的方法的截面示意圖；圖2為根據(jù)本發(fā)明一實(shí)施例的按工序順序的生產(chǎn)另一種半導(dǎo)體器件的方法的截面示意圖；圖3為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體器件的截面示意圖；圖4為現(xiàn)有技術(shù)的一實(shí)例的截面示意圖；圖5為現(xiàn)有技術(shù)的一實(shí)例的截面示意圖；圖6為現(xiàn)有技術(shù)的一實(shí)例的截面示意圖；圖7為本發(fā)明的半導(dǎo)體器件的生產(chǎn)工藝的流程。
下面參考附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行描述。(實(shí)施例1)圖3為根據(jù)本發(fā)明的上面固定有DRAM器件與邏輯器件的LSI的截面示意圖。
如圖3中所示，在P-型半導(dǎo)體基片(Si基片)1的表面上的邏輯器件形成區(qū)26內(nèi)形成具有低水平差(小于500)的隔離氧化膜11，從而抑制駐波效應(yīng)。同時(shí)，在DRAM器件區(qū)28內(nèi)形成用于DRAM的隔離氧化膜4和8。這里，用于邏輯器件的隔離氧化膜11的厚度和用于DRAM器件的隔離氧化膜4或8的厚度的范圍為1500埃到3000埃。
為了電絕緣邏輯器件形成區(qū)26和DRAM器件區(qū)28，既不屬于邏輯器件也不屬于DRAM器件的擴(kuò)散層被作為緩沖區(qū)27形成在隔離氧化膜11和隔離氧化膜4或8之間。
在已經(jīng)形成隔離氧化膜11及隔離氧化膜4或8后，DRAM器件的P-槽14和N-槽以及邏輯器件的P-槽12及N-槽13被形成。
用同樣的方法，在已經(jīng)形成隔離氧化膜11及隔離氧化膜4或8后，在DRAM及邏輯器件的PMOS或NMOS的一個(gè)或兩個(gè)MOS內(nèi)形成溝道阻擋層15、16及17。標(biāo)號(hào)29表示外圍電路，30表示單元部分。
接著，形成DRAM器件的柵極19和20及邏輯器件的柵極18。然后形成夾層膜21，并形成存儲(chǔ)單元部分的位線22及23。并用接頭24及鋁線25形成所需的電路。(實(shí)施例2)下面參考附圖對(duì)本發(fā)明第二實(shí)施例的半導(dǎo)體的制造方法進(jìn)行詳細(xì)描述。
在根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件生產(chǎn)方法中，首先，如圖1(a)中所示，在P-型半導(dǎo)體基片1上生長大約300埃的薄氧化膜9及大約2000埃的氮膜。然后，如同一圖中所示邏輯器件的器件隔離區(qū)的氮膜10和薄氧化膜9用公知的光刻方法被選擇地去除。接著，半導(dǎo)體基片1被挖刻到大約800埃的深度。接著，使用作為掩膜的氮膜，在大約1000℃的溫度下，通過選擇地氧化邏輯器件的器件隔離區(qū)的半導(dǎo)體基片1形成大約3000埃的隔離氧化膜11。
接著，去除留在半導(dǎo)體基片上的氮膜10和薄氧化膜9。此后，如圖1(b)中所示，在P-型半導(dǎo)體基片上形成大約100埃的薄氧化膜2和大約1500埃的氮膜3。此后，如同一圖中所示，選擇去除DRAM器件的器件隔離區(qū)的氮膜3和薄氧化膜2。接著，用氮膜3作為掩膜，在大約1000℃的溫度下，通過選擇氧化DRAM器件的器件隔離區(qū)的半導(dǎo)體基片1形成大約2000埃厚的隔離氧化膜4。最后，當(dāng)還留在半導(dǎo)體基片1上的氮膜3和薄氧化膜12被去除時(shí)，如圖1(c)中所示，在P-型半導(dǎo)體基片1上形成兩種器件隔離氧化膜4和11。
需注意的是，在圖1所示的實(shí)施例中，給出一個(gè)實(shí)例，其中在形成邏輯器件的隔離氧化膜11后，形成DRAM器件的隔離氧化膜4。然而，同樣地，在形成DRAM器件的隔離氧化膜4。然而，同樣地，在形成DRAM器件的隔離氧化膜4后，形成邏輯器件的隔離氧化膜11。此外，也可用三種或更多種不同的方法形成隔離氧化膜。
在形成隔離氧化膜11和隔離氧化膜4后，形成DRAM和邏輯器件的槽和溝道阻擋物。其結(jié)果，如圖1(d)中所示，通過分離DRAM器件形成區(qū)和邏輯器件形成區(qū)形成MOS晶體管。
最后，雖然未描述，形成存儲(chǔ)單元結(jié)構(gòu)后，通過金屬線布線完成CMOS型LSI，其中DRAM和邏輯器件已經(jīng)形成在同一半導(dǎo)體基片上。
(實(shí)施例3)下面參考圖2(a)到2(d)對(duì)根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體器件的生產(chǎn)方法進(jìn)行描述。
在根據(jù)本發(fā)明的半導(dǎo)體器件的生產(chǎn)方法中，首先，如圖2(a)中所示，在P型半導(dǎo)體基片1上生長大約300埃的薄氧化膜9和大約2000埃的氮膜10，此后，如同一圖中所示，通過所公知的光刻技術(shù)選擇地去除邏輯器件的器件隔離區(qū)的氮膜10及薄氧化膜9。接著，半導(dǎo)體基片1被挖刻到大約800埃的深度。然后，用氮膜10作為掩膜，通過在大約1000℃的溫度下選擇地氧化邏輯器件的器件隔離區(qū)的半導(dǎo)體基片1形成大約為3000埃的隔離氧化膜11。
接著，將留在半導(dǎo)體基片1上的氮膜10和薄氧化膜9去除，此后，如圖2(b)中所示，在P型半導(dǎo)體基片1上生長大約200埃的薄氧化膜5、大約500埃的多晶硅膜6和大約1800埃的氮膜7，此后，如同一圖中所示，通過光刻選擇地去除DRAM器件的器件隔離區(qū)的氮膜10。接著，氮膜10作為掩膜，通過在大約1000℃選擇氧化多晶硅膜5和DRAM器件的器件隔離區(qū)的半導(dǎo)體基片1形成大約2000埃的隔離氧化膜8。當(dāng)如圖2(c)中所示，去除氮膜10，多晶硅膜9及留在半導(dǎo)體基片1上的薄氧化膜5，從而在P型半導(dǎo)體基片1上獲得具有用于分離2種器件的氧化膜8和11的結(jié)構(gòu)。
需要注意的是，在本實(shí)施例中，給出了一個(gè)實(shí)例，其中在形成邏輯器件的隔離氧化膜11后，形成DRAM器件的氧化膜8，但其同樣的在形成DRAM器件的隔離氧化膜8后，形成邏輯器件的隔離氧化膜11。
在形成隔離氧化膜11和隔離氧化膜8后，如圖1(d)中所示，通過DRAM及邏輯器件的溝道阻擋層和槽的形成，可在DRAM器件區(qū)和邏輯器件形成區(qū)內(nèi)形成MOS晶體管。接著，雖然未作描繪，在形成存儲(chǔ)單元結(jié)構(gòu)后，通過進(jìn)行金屬線布線來完成CMOS型LSI，其中DRAM器件和邏輯器件形成在同一半導(dǎo)體基片上。
圖7為本發(fā)明的半導(dǎo)體器件生產(chǎn)過程的流程圖。
通過上述的本發(fā)明的描述，可以形成對(duì)于各器件類型所需的最優(yōu)的隔離氧化膜。換句話說，在邏輯器件部分中，柵極長度可被穩(wěn)定，可形成具有小的駐波效應(yīng)的低臺(tái)階的隔離氧化膜。因此，在DRAM器件部分內(nèi)，通過選擇氧化方法可形成具有小的擴(kuò)散層泄漏的隔離氧化膜，并可防止DRAM的品質(zhì)的下降。其原因在于，邏輯和DRAM器件的各個(gè)隔離氧化膜是通過單獨(dú)的工藝制成的。
另外，即使在雙固定之后，也可無限制地使用DRAM及邏輯器件在雙固定前的設(shè)計(jì)原則，并可很好利用在其中DRAM和邏輯器件被雙固定的LSI的有價(jià)值的設(shè)計(jì)。其原因在于，由于邏輯和DRAM器件的隔離氧化膜是單獨(dú)形成的，因此可避免引入器件隔離區(qū)的面積的增大或減小，且也不會(huì)增大或減小LSI容量和/或集成化的水平。
此外，通過使用本發(fā)明，可以減小來自邏輯器件的電流泄漏，并可防止對(duì)噪聲敏感的DRAM器件的錯(cuò)誤工作。其原因在于，由于擴(kuò)散層是形成在邏輯器件的隔離氧化膜與DRAM器件的隔離氧化膜之間，圍繞單元一晶體管一形成槽的區(qū)域被隔離氧化膜及擴(kuò)散層所覆蓋，由此可獲得完全的器件隔離。
在不脫離本發(fā)明實(shí)質(zhì)或基本特征的情況下，本發(fā)明也可有其它的具體形式。因此本發(fā)明的實(shí)施例是被看作是描述性的而非限定性，而本發(fā)明的范圍僅由所附權(quán)利要求來限定而非前面的描述。因此在其范圍內(nèi)的改變及權(quán)利要求的等同的范圍都含于本發(fā)明之中。
日本專利申請(qǐng)No.164492(1997年6月20日申請(qǐng))的整個(gè)文件包括說明書，權(quán)利要求，附圖及簡述。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于包含形成在同一半導(dǎo)體基片上的兩種或更多種的半導(dǎo)體器件；及對(duì)應(yīng)每一半導(dǎo)體器件通過不同方法形成的兩種或多種隔離氧化膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體器件為DRAM器件及邏輯器件。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于在作為緩沖區(qū)的所述隔離氧化膜間形成預(yù)定的擴(kuò)散層。
4.一種制造半導(dǎo)體器件的方法，包含第一隔離氧化膜形成過程；及第二隔離氧化膜形成過程；其特征在于所述第一隔離氧化膜形成過程包含如下步驟在所述基片上形成第一掩膜層；選擇地去除所述第一掩膜層，并部分地去除基片的表面中所述第一掩膜層已被去除的區(qū)域；及通過選擇氧化第一掩膜層已被去除的區(qū)域形成第一隔離氧化膜；及所述第二隔離氧化膜形成過程包含如下步驟去除所述第一掩膜層；在所述基片上形成第二掩膜層；選擇地去除所述第二掩膜層；及通過選擇地氧化其中第二掩膜層已被去除的區(qū)域形成第二隔離氧化膜。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于在由所述第一隔離氧化膜已經(jīng)分開的區(qū)域內(nèi)形成邏輯器件，在由所述第二氧化膜已經(jīng)分開的區(qū)域內(nèi)形成DRAM器件。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于第一掩膜層和第二掩膜層的形成還包含在基片的表面上形成氧化膜的步驟；并在所述的氧化膜上形成氮膜。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于第一掩膜層和第二掩膜層的形成還包含如下步驟在基片的表面上形成氧化膜；在所述氧化膜上形成多晶硅膜及在所述多晶硅膜表面上形成氮膜。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于所述氮膜包含Si3N4。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于所述氮膜包含Si3N4。
10.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于包含如下過程，其中所述第一隔離氧化膜形成過程包含如下步驟在基片上形成第一掩膜層，其包含大約300埃厚的氧化膜及大約2000埃厚的氮膜；選擇地去除所述第一掩膜層，并在其中所述第一掩膜層已被去除的區(qū)域內(nèi)部分地去除大約800埃厚的基片的表面；在1000℃，通過選擇氧化其中第一掩膜層已被去除的區(qū)域形成大約3000埃厚的第一隔離氧化膜；且所述第二隔離氧化膜形成過程包含如下過程去除所述第一掩膜層；在基片上形成第二掩膜層，其包含大約100埃厚的氧化膜，及大約1500埃厚的氮膜；選擇地去除所述第二掩膜層；并在1000℃通過選擇氧化其中第二掩膜已被去除的區(qū)域形成大約2000埃厚的第二隔離氧化膜。
11.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的生產(chǎn)方法，其特征在于包含如下步驟形成所述第一隔離氧化膜；在基片上形成第一掩膜層，其包含大約300埃厚的氧化膜和大約2000埃厚的氮膜；選擇地去除所述第一掩膜層，并在所述第一掩膜層已被去除的區(qū)域去除大約800埃厚的基片表面；在1000℃，在第一掩膜層已被去除的區(qū)域內(nèi)，通過選擇氧化形成大約3000埃厚的第一隔離氧化膜；而所述第二隔離氧化膜形成過程包含如下步驟去除所述第一掩膜層；在第二掩膜層的基片上順序形成大約200埃厚的氧化膜，大約500埃厚的多晶硅膜，及大約1800埃厚的氮膜；選擇地去除所述第二掩膜層；在1000℃，通過選擇氧化第二掩膜層已被去除的區(qū)域形成大約2000埃厚的第二隔離氧化膜。
全文摘要
在根據(jù)本發(fā)明的半導(dǎo)體器件中,通過不同方法在半導(dǎo)體器件的基片上形成兩種或多種隔離氧化膜4和11,從而對(duì)應(yīng)于在同一半導(dǎo)體基片1上形成的器件類型18、19和20。另外,根據(jù)本發(fā)明的制造半導(dǎo)體器件方法包含:第一隔離氧化膜形成過程;及第二隔離氧化膜形成過程。其中第一過程中包含有形成第一掩模層10及將其選擇去除并選擇氧化基片等步驟。
文檔編號(hào)H01L21/316GK1203457SQ98102288
公開日1998年12月30日 申請(qǐng)日期1998年6月19日 優(yōu)先權(quán)日1997年6月20日
發(fā)明者白川巌 申請(qǐng)人:日本電氣株式會(huì)社