專利名稱：改進的接觸孔的腐蝕的制作方法
技術領域：
本發(fā)明涉及光刻技術，它在制造器件時將圖象傳送到一基底表面上，更具體地說，涉及形成其中抗蝕劑層厚度不均勻的結(jié)構。
在半導體制造過程中，絕緣層、半導體層和導電層形成于一基底上。各層的形成是通過使用傳統(tǒng)的制造技術(如硅的氧化、注入、沉積和外延生長)來獲得的。在Sze于1988年第二版的“超大規(guī)模集成技術”(S.M.Sze的“超大規(guī)模集成技術”(VLSI Technologv，2nd ed.，NewYork，McGraw-Hill，1988)中描述了該技術，這里引為參考。對各層構圖以形成特征和空間，從而形成器件，如晶體管，電容和電阻。然后，將這些器件相互連接，以獲得理想的電子功能，從而，制作出一集成電路(IC，Integrated circuit)。各種器件層的構圖是通過光刻技術來實現(xiàn)的。
光刻技術是將圖象傳送到基底以確定特性(feature)的過程。一般地，一包含光致抗蝕劑的掩模層，首先形成于基底的表面上。接著將掩模層有選擇地暴露。掩模層的選擇性暴露是使用一掩模和一暴露源來實現(xiàn)的。根據(jù)使用的是正抗蝕劑還是負抗蝕劑，通過腐蝕將暴露或未暴露區(qū)域移去，以形成特性。
對較大器件集成度的無止境要求導致了具有較小特性尺寸的更為密集封裝的集成電路(ICs)。然而，這一技上的進展使得一貫地、可靠地形成器件結(jié)構變得更加困難。例如，隨著尺寸的減小，在各種器件層中的結(jié)構對準要求更高的精度。另外，當給最小尺寸的特征(即，特征的大小約等于暴露源的波長)成像時，如何適當暴露抗蝕劑成為問題。(如抗蝕劑的欠暴露和/或過暴露都會導致次品或不可靠的特征。這樣，這種結(jié)構的光刻成像存在較小的方法窗口。從而，引起過程控制問題，降低了生產(chǎn)的可靠性和產(chǎn)量。
為了說明特征尺寸的減小所帶來的困難，下面討論層間連接(interlevelconnection)。典型地，層間連接是使用，一雙波紋方法(dual-damascene)來實現(xiàn)的。在這種方法中，使用兩個連續(xù)的光致抗蝕劑和腐蝕步驟來形成層間連接。例如，第一步用于形成通向一基層的一第一接觸孔或通路。接著形成一第二線上開孔(in-line opening)，從而在通路上方形成一導電線路。然后，在兩個開孔中都填充鋁。
以最小的尺寸形成通路和溝槽的要求將導致反過來會影響觸點可靠性的問題。例如，暴露源的光的波長約等于掩模開孔或確定接觸孔的掩模母版。這種結(jié)構使得光波難以穿過掩模母版，導致光致抗蝕劑的不適當?shù)谋┕饣蚯繁┕?。欠暴光的光致抗蝕劑阻止接觸孔通過腐蝕過程完全打開。結(jié)果，接觸孔中未填滿鋁，降低了形成的接觸孔的可靠性。
檢測這種殘余抗蝕劑直到加入接觸填料并檢測了觸點這一過程中遇到的困難使這一問題更為嚴重。困難的產(chǎn)生是由于在溝槽頂部和接觸孔頂部的臨界尺寸要測量并使之在設計規(guī)定范圍之內(nèi)，盡管在接觸孔中留有一定量的殘余光致抗蝕劑，都足以最終導致不合格觸點。
欠暴光問題的一個解決辦法是增加用于對光致抗蝕劑曝光的光的密度。這在某些形成接觸孔的區(qū)域會導致抗蝕劑的過曝光。過曝光會擴大下一步腐蝕的區(qū)域，導致額外的大接觸孔的形成，從而導致短路。
從上面的討論中可以看出，在集成電路(ICs)的制造中，希望形成可靠的結(jié)構(如觸點)。
本發(fā)明可用于在制造半導體器件中改進光刻技術中的光致抗蝕劑的曝光。改進光致抗蝕劑的曝光會形成更為可靠的結(jié)構，如用于層間連接的接觸孔。
本發(fā)明基于兩個使將形成接觸孔的溝槽獲得適當光量的主要原理。首先，重要的是調(diào)節(jié)用于印刷接觸孔圖案的光致抗蝕劑的厚度，以降低它對溝槽外部曝光源的光的敏感性。接觸孔中的光致抗蝕劑對溝槽外部的光越不敏感，接觸孔中的光致抗蝕劑的曝光就越好。調(diào)節(jié)接觸孔中的光致抗蝕劑的敏感性是通過改變溝槽外部的光致抗蝕劑的厚度以及調(diào)節(jié)溝槽深度以改變其中的光致抗蝕劑的厚度來實現(xiàn)的。根據(jù)本發(fā)明，使用與光致抗蝕劑相關的清除曝光量(dose-to-clear)搖擺曲線來確定溝槽區(qū)域內(nèi)外的光致抗蝕劑的厚度。在一個實施列中，溝槽區(qū)內(nèi)外光致抗蝕劑厚度的選擇使溝槽區(qū)域外部的光致抗蝕劑對曝光源不敏感，而溝槽中的光致抗蝕劑對曝露光源更為敏感。
參考附圖，通過下面更為詳細的描述可以更好地理解本發(fā)明。附圖中

圖1示出了一半導體主體的剖面圖，其上表面有一包括一溝槽的絕緣罩，其中，一接觸孔提供一通路，通過它，溝槽中的導電填料與主體的特定區(qū)域進行電接觸；
圖2示出了一典型的搖擺曲線，它在確度本發(fā)明接觸孔的光刻構圖的參數(shù)方面起著重要作用。
本發(fā)明涉及用于在基底中或在基底上印刷并形成結(jié)構以生產(chǎn)器件的光刻技術。為便于討論，主要結(jié)合在集成電路中形成層間連接描述本發(fā)明，這些集成電路包括DRAMs，SRAMs，和SDRAMs的存貯器件。然而，本發(fā)明有較廣泛的應用。僅作為例子，本發(fā)明可用于在基底表面中或在基底表面上可靠地形成結(jié)構。具體地說，本發(fā)明解決了由于用于光刻掩模的抗蝕劑材料厚度不均勻所帶來的問題。
現(xiàn)在參考圖1，示出了形成集成電路的半導體主體(典型地是硅)10。主體10的上表面12上有一絕緣層(介電罩)14，它典型地是一絕緣材料，如硅酸鹽玻璃或一多層絕緣體，它能鈍化硅主體10的表面。上面帶有層14的主體10可表示為一基底。
絕緣罩14中有一溝槽16(用一虛線表示)，它最終將填充一導體，作為在硅主體10上表面12上延伸的一導電線路，并通過絕緣罩14剩余的厚度與之隔離開。溝槽16還包括一接觸孔18(用一虛線表示)，它同樣填充有導電材料，該導電材料是溝槽16中的導電材料的延伸。用于填充接觸孔的導電材料包括，例如，鋁(Al)合金，鎢(W)，銅(Cu)，鈦(Ti)，金屬衍生物如硅化鈦和氮化鈦，或者其它用于形成內(nèi)部連接的導電材料。接觸孔18形成一穿過絕緣層14的剩余厚度的通路，使得孔18中的導電填料可與主體10的上表面12的一局部區(qū)域20進行低電阻接觸。這樣的區(qū)域20可能相當于一晶體管的源極，漏極或柵極，或相當于包含在主體10中的集成電路中的一個節(jié)點。
由溝槽16中的導電填料形成的導電線路典型地將成為形成集成電路網(wǎng)絡的內(nèi)部連接的一復雜導電線路網(wǎng)絡的一部分。在復雜的集成電路中，可能有多個形成于主體10的表面12之上不同高度上的互相連接金屬化層。
典型地，溝槽16是通過一光刻方法形成的，其中一層光致抗蝕劑沉積于覆蓋主體10的表面12的絕緣罩14上。一和理想的溝槽圖案對應的光圖案會聚在光致抗蝕劑，使之適當曝光。在這樣曝光之后，光致抗蝕劑的未曝光部分被有選擇地腐蝕掉以構成光致抗蝕劑圖案。接著，構圖的光致抗蝕劑用作掩模來有選擇地腐蝕(典型地通過反應離子蝕刻(RIE，reactive ionetching))絕緣罩14中的溝槽。反應離子蝕刻去除了絕緣罩的一部分以形成溝槽。絕緣罩的剩余部分用于將溝槽中的導電材料與基層隔離開。
反應離子蝕刻可以各向異性地腐蝕絕緣罩，在絕緣層中形成一溝槽。根據(jù)所用腐蝕技術的不同，該溝槽的側(cè)壁或基本上是垂直的或是適當?shù)腻F形。這種技術可能有多種變化。例如，在一些場合下，首先在絕緣罩覆蓋上一層可用作掩模的材料，用所述的光致抗蝕劑方法給該層構圖，該層在構圖之后用作掩模，選擇性地為介電層構圖。另外，光刻可以顛倒過來，使得未曝光的光致抗蝕劑被腐蝕掉，照射過的光致抗蝕劑留下來形成掩模。
溝槽形成之后，在需要與底層接觸的區(qū)域中形成接觸孔。接觸孔的形成基本上要求重復上面描述的用于形成溝槽圖案的光刻方法。然而，必須清楚的是由于溝槽的存在，絕緣罩的上表面不再是光滑的平面。結(jié)果，在光致抗蝕劑典型地通過旋涂干燥方法(spin dry process)沉積于絕緣罩之上，且其上表面平滑之后，光致抗蝕劑層的厚度不是均勻的，而是在覆蓋填充溝槽的地方厚一個溝槽的深度。在溝槽16內(nèi)將形成接觸孔的區(qū)域，光致抗蝕劑的厚度比沒有溝槽的區(qū)域大一些。因此，比起那些光致抗蝕劑較薄的部分，很難對這部分較厚的光致抗蝕劑充分曝光。不幸的是，未充分曝光的任何光致抗蝕劑在后續(xù)選擇性地腐蝕掉曝光的光致抗蝕劑的步驟中都會保留在原來的位置。如果它留在原處的話，就不可能完全地腐蝕所需的穿過絕緣罩的通路，最終導致不合格的觸點。
本發(fā)明致力于改進這一狀況。它基本上包括適當?shù)卣{(diào)節(jié)沉積于絕緣罩之上的光致抗蝕劑的厚度和延伸到溝槽的光致抗蝕劑的厚度，以及厚出一個溝槽深度的區(qū)域。后者的調(diào)節(jié)包括選擇合適的溝槽深度。
在解釋如何選擇這些厚度之前，有必要簡要討論一下被絕緣層覆蓋住的主體10上的光致抗蝕劑的所需要的特性。
首先，主體和絕緣罩對用于曝光光致抗蝕劑的光的吸收率應較低，罩和主體的各層的吸收越低，系統(tǒng)的搖擺曲線特征的振蕩或搖擺就越大。下面將解釋搖擺曲線。另外，重要的是有能控制主體10上的光致抗蝕劑厚度的能力，使之設置為接近搖擺曲線中的最小值，這也是本發(fā)明的兩個基本準則特性之一。這通常需要能夠控制主體表面上的其它層的厚度，特別是曝光將通過的透明層的厚度。
有時，這些準則不能完全滿足，或者由于有必要采用一個過分吸收層，不能控制其中一個透明層的厚度，如二氧化硅層，或是由于透明薄膜下的形貌使得不可能建立理想的受控透明薄膜厚度。在這種情況下，最好在硅主體的上表面沉積一不透明的反射薄膜，如一多晶硅薄層，以降低這種不可控制的效應的重要性，從而在溝槽的底部和頂部之間建立起易于控制的相關系。
圖2示出了一典型的搖擺曲線，其中，光致抗蝕刻厚度(μm)是x-坐標，清除曝光量(dose-to-clear)(mJ/cm2)是y-坐標。一搖擺曲線是用于描繪光刻系統(tǒng)相對于光致抗蝕劑厚度的參數(shù)當中的任何一個曲線。所述的具體搖擺曲線描繪了光致抗蝕劑的厚度和曝光量的關系，曝光量是使光致抗蝕劑特定厚度完全曝光所需的光量。這種搖擺曲線可由用戶用一具體光致抗蝕劑進行實驗而得出，或由光致抗蝕劑的提供者給出。
曝光一光致抗蝕劑包括在一個部分吸收材料(光致抗蝕劑)的薄膜中，傳播曝露光，該材料沉積為部分反射的薄層。這種傳播產(chǎn)生了干涉效應，它導致清除曝光量，即使所述光致抗蝕劑的厚度完全曝光所需的劑量按正弦曲線變化，描述為一清除曝光量搖擺曲線。本發(fā)明正是采用了這個搖擺曲線來幫助選擇適當?shù)墓庵驴刮g劑厚度和溝槽深度，以使進入溝槽的光最大，幫助使溝槽中的光致抗蝕劑曝光。
需要指出的是，每個搖擺的幅值隨光致抗蝕劑的厚度而增加，相應的清除曝光量水平隨光致抗蝕劑厚度的增加而增加。
如前所述，各種其它特征也是很重要的。一般地，期望基底能提供高反射率，因為基底和其上沉積光致抗蝕劑的絕緣罩(典型的為絕緣罩)的反射率越高，搖擺的幅值越大。另一重要的因素是，光致抗蝕劑厚度需要完全曝光的光強度能允許方便地利用低強度曝露光進行操作。
考慮到這些因素以及所用的具體抗蝕劑的搖擺曲線，下面將介紹一常規(guī)方法。
首先，計算將使用的溝槽深度。典型地該深度應在0.4-0.8微米范圍內(nèi)，以在電路元件互相連接時，允許溝槽中將使用的導電填料能獲得一定的導電性。這一般相當于圖2中搖擺曲線的x軸上的距離，約為搖擺曲線的4.5至7.5個振蕩(搖擺)。而且，為了在溝槽頂部和底部的搖擺曲線之間建立一180°相位差，對于將在一不透明材料(如多晶硅)中腐蝕的溝槽，或如果一反射的不透明層(即多晶硅)沉積于主體10之上時，最優(yōu)溝槽深度D要滿足如下的關系D＝[(2N+1)O]/4nr式1其中，N為一整數(shù)，選擇來提供在理想?yún)^(qū)域內(nèi)的厚度，O是曝露光的波長，nr是光致抗蝕劑的折射系數(shù)。
如果溝槽被腐蝕到一透明材料(如硅氧化物玻璃，且下面具有一平面反射表面，則最優(yōu)溝槽深度D要滿足下式D＝[(2N+1)O]/4np式2，其中np＝nr/ns，ns是透明薄膜的折射系數(shù)。
根據(jù)本發(fā)明，設計者要選擇用于光刻技術的光致抗蝕劑，并要得到所描述類型光致抗蝕劑的搖擺曲線。
并且，作為一設計參數(shù)，將要有一定范圍的適當?shù)臏喜凵疃?，厚度范圍應足以容納足夠的導電填料，從而提供互相連接網(wǎng)絡的理想的低電阻。首先應使用式1或2找到合適的溝槽深度(D)。方程式的選擇取決于支撐光致抗蝕劑的層是否透明。一旦D值確定了，接著設計者將在圖2中搖擺曲線的一個搖擺上為不在溝槽中的光致抗蝕劑厚度找到一最高點，例如，由搖擺32中參考標號30所示的峰值，它由與溝槽選定深度匹配的厚度與另一搖擺中的一最低點(最小點)分開，如搖擺36上的最低點34。典型地，這一分隔為與0.2至0.5微米間的溝槽深度對應的搖擺曲線的4.5到7.5周期(搖擺)。曝露光的強度應足以清除光致抗蝕劑，且易于從搖擺曲線上確定。
通常為了得到最好的匹配，有必要讓峰值和最低值和/或計算的理想的溝槽深度稍稍移開。在某些情況下，可通過稍微加寬接觸孔區(qū)域中的溝槽而得到提高。在極端不匹配的情況下，可能需要改為具有更合適的搖擺曲線的光致抗蝕劑，或者甚至是將所用光的波長改為更合適的波長，以找到一較好的匹配。
如上所述，選擇了溝槽16的深度和光致抗蝕劑14的厚度之后，應使到達溝槽底部的曝露光的量最大，使形成接觸孔18的溝槽16中所剩的光致抗蝕劑量最小。
應當理解的是所述的本發(fā)明的具體實施例僅是為了說明本發(fā)明的一般原理。本領域的技術人員可能進行與上述原理一致的各種改進。
權利要求
1.一種用于在覆蓋半導體主體的絕緣層中的溝槽內(nèi)形成接觸孔的方法，半導體主體包括需要提供導電接觸的集成電路元件，該方法包括以下步驟在絕緣層上沉積一層光致抗蝕劑；用光照射該光致抗蝕劑層，在光致抗蝕劑中形成一所需的接觸孔圖案；在光致抗蝕劑中和在絕緣層中腐蝕所需的接觸孔圖案；和其中，選擇一光致抗蝕劑的厚度，使光致抗蝕劑在溝槽外部具有對光的低敏感性，該厚度基本上相應于光致抗蝕劑的清除曝光量搖擺曲線中的最小非耦合厚度，溝槽深度應使光致抗蝕劑在溝槽內(nèi)具有對光的較高的敏感性，該溝槽深度基本上相對應于所述搖擺曲線的最大非耦合點。
2.一種用于在沿半導體主體表面延伸的絕緣層中提供互連圖案的方法，該半導體主體包括待相互連接的電路元件，該方法包括以下步驟在絕緣層中形成一溝槽，溝槽將填充導體，從而為主體中電路元件提供導電的相互連接；在絕緣層上提供一層光致抗蝕劑，使之填充溝槽并在絕緣層上形成一基本上是平的表面；用光給光致抗蝕劑曝光，使之形成為在溝槽中形成接觸孔而設計的圖案，從而提供由絕緣層到主體中的電路元件的通路；對圖案顯影以暴露所需的接觸孔區(qū)域；腐蝕溝槽中的接觸孔；和用導體填充絕緣層中的溝槽和通道，以提供互連圖案；和其中，選擇一光致抗蝕劑的厚度，使光致抗蝕劑在溝槽外部具有對光的低敏感性，該厚度基本上相應于光致抗蝕劑的清除曝光量搖擺曲線中的最小非耦合厚度，溝槽深度應使光致抗蝕劑在溝槽內(nèi)具有對光的較高的敏感性，該溝槽深度基本上相對應于所述搖擺曲線的最大非耦合點。
3.如權利要求2所述的方法，其中，光致抗蝕劑覆蓋在一具有反射性的不透明基底上，其特征為形成的溝槽深度D由[(2N+1)O]/4nr給出，其中N為一整數(shù)，O為暴露光的波長，nr為光致抗蝕劑的折射系數(shù)。
4.如權利要求3所述的方法，其中，在無溝槽處光致抗蝕劑的厚度相應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，它比搖擺曲線的另一搖擺中的最低點處的光致抗蝕劑厚度小一溝槽深度。
5.如權利要求4所述的方法，其中，選取N值以提供溝槽的深度，它在清除曝光量搖擺曲線的4.5和7.5個搖擺曲線之間。
6.如權利要求5所述的方法，其中，光致抗蝕劑的厚度約為5.5個搖擺曲線。
7.如權利要求2所述的方法，其中，光致抗蝕劑覆蓋在一透明的基層上，其特征為形成的溝槽深度D由[(2N+)O]4np給出，其中N是一整數(shù)，O為暴露光的波長，np是光致抗蝕劑的折射系數(shù)與絕緣層的透明部分的折射系數(shù)的比。
8.如權利要求7所述的方法，其中，在無溝槽處光致抗蝕劑的厚度對應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，比搖擺曲線的另一搖擺中的最低點的光致抗蝕劑厚度小一溝槽深度。
9.如權利要求8所述的方法，其中，選取N值以提供溝槽的深度，它在曝光量搖擺曲線的4.5和7.5個搖擺曲線之間。
10.如權利要求9所述的方法，其中，所選光致抗蝕劑的厚度約相應于5.5個搖擺曲線。
11.一種用于在一絕緣層中提供一互連圖案的方法，該絕緣層基本上是不透明的，它在一半導體主體上延伸，該半導體主體包括待相互連接的電路元件，該方法包括以下步驟在絕緣層中形成一溝槽，溝槽將填充導體，從而為主體中電路元件提供導電的相互連接；在絕緣層上提供一層光致抗蝕劑，使之填充溝槽并在絕緣層上形成一基本上是平的表面；用光對光致抗蝕劑曝光，使之形成為在溝槽中形成接觸孔而設計的圖案，從而提供由絕緣層到主體中的電路元件的通道；對圖案顯影，以暴露所需的接觸孔區(qū)域；腐蝕溝槽中的接觸孔；和用導體填充絕緣層中的溝槽和通道，以提供互連圖案；和形成的溝槽深度D由[(2N+1)O]/4nr給出，其中，N為一整數(shù)，O是暴露光的波長，nr是光致抗蝕劑的折射系數(shù)，在無溝槽處光致抗蝕劑的厚度對應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，它比搖擺曲線的另一搖擺中的最低點的光致抗蝕劑厚度小一個溝槽深度。
12.如權利要求11所述的方法，其中，半導體主體是用硅制成的，絕緣層是一由硅的氧化物制成的一絕緣罩。
13.如權利要求11所述的方法，其中，選擇N以提供一溝槽深度，它在清除曝光量搖擺曲線的4.5-7.5個搖擺曲線之間。
14.如權利要求11所述的方法，其中，所選光致抗蝕劑的厚度約相當于5.5個搖擺曲線。
15.一種用在一絕緣層中提供一互連圖案的方法，該絕緣層包括一基本上是透明的表面部分，它在一半導體主體的表面上延伸，該半導體主體包括有待相互連接的電路元件，該方法包括以下步驟在絕緣層中形成一溝槽，該溝槽將填充導體，從而為主體中電路元件提供導電的相互連接；在絕緣層上提供一層光致抗蝕劑，填充溝槽并在絕緣層上形成一基本上是平的表面；用光給光致抗蝕劑曝光，使之形成為在溝槽中形成接觸孔而設計的圖案，從而提供由絕緣層到主體中的電路元件的通道；對圖案顯影以暴露所需的接觸孔區(qū)域；腐蝕溝槽中的接觸孔；和用導體填充絕緣層中的溝槽和通道，以提供互連圖案；和其中形成的溝槽深度D由[(2N+1)O]/4np給出，其中，N為一整數(shù)，O是暴露光的波長，np是光致抗蝕劑的折射系數(shù)與絕緣層的透明部分的折射系數(shù)的比率，在無溝槽處光致抗蝕劑的厚度對應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，它比搖擺曲線的另一搖擺中的最低點的光致抗蝕劑厚度小一個溝槽深度。
16.一種用于在一覆蓋于一半導體主體的絕緣層中的溝槽上形成接觸孔的方法，該半導體主體包括一需要提供導電觸點的集成電路元件，絕緣層對所用光是透明的，該方法包括以下步驟在絕緣層上沉積一層光致抗蝕劑；用光照射光致抗蝕劑，在光致抗蝕劑中形成一所需的接觸孔圖案；在光致抗蝕劑和絕緣層中腐蝕一所需的接觸孔圖案；和其中形成的溝槽深度D由[(2N+1)O]/4np給出，其中，N為一整數(shù)，O是暴露光的波長，np是光致抗蝕劑的折射系數(shù)與絕緣層的透明部分的折射系數(shù)之比，在無溝槽處光致抗蝕劑的厚度對應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，它比搖擺曲線的另一搖擺的最低點的光致抗蝕劑的厚度小一個溝槽深度。
17.一種用于在一絕緣層的一溝槽中形成接觸孔的方法，該絕緣層是不透明的，覆蓋于一半導體主體上，半導體主體包括一需要提供導電接觸的集成電路元件，該方法包括以下步驟在絕緣層上沉積一光致抗蝕劑；用光照射光致抗蝕劑，在光致抗蝕劑中形成一所需的接觸孔圖案；在光致抗蝕劑和絕緣層中腐蝕一所需的接觸孔圖案；和其中形成的溝槽深度D由[(2N+1)O]/4nr給出，其中，N為一整數(shù)，O是暴露光的波長，nr是光致抗蝕劑的折射系數(shù)，在無溝槽處光致抗蝕劑的厚度對應于光致抗蝕劑的清除曝光量搖擺曲線的一個搖擺中的最高點，它比搖擺曲線的另一搖擺的最低點的光致抗蝕劑厚度小一個溝槽深度。
全文摘要
一種用于在覆蓋半導體主體的絕緣層中的溝槽內(nèi)形成接觸孔的方法,半導體主體包括需要提供導電觸點的集成電路元件,該方法通過適當調(diào)節(jié)溝槽深度和光刻技術中的所使用的光致抗蝕劑的厚度可以改進硅主體上絕緣層的溝槽中接觸孔的光刻腐蝕。
文檔編號H01L21/302GK1195187SQ98105198
公開日1998年10月7日 申請日期1998年3月31日 優(yōu)先權日1997年3月31日
發(fā)明者安德烈亞斯·格拉斯曼 申請人:西門子公司