專利名稱：低電壓工藝中容許高電壓輸入的緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，尤其涉及用低電壓工藝制造、并與用較高電壓工藝制造的集成電路一起工作的集成電路。
集成電路(IC)技術(shù)的進(jìn)步經(jīng)常涉及要求使這種電路的工作電壓降低。由于電路尺寸及功耗的減少，低工作電壓可以使成本降低。
然而，當(dāng)開發(fā)一種新的低電壓IC工藝時(shí)，經(jīng)常要求新工藝能與現(xiàn)存的較高電壓電路一起工作。特定工藝的電壓一般由柵-氧化層擊穿電壓和/或源和漏之間的穿通確定。低電壓電路與高電壓電路接口的一個(gè)潛在的問題是如果加到低電壓電路上的電壓變得太高，該低電壓電路中的一個(gè)或更多器件可能會(huì)發(fā)生暫時(shí)甚至永久性的損壞，這可能使其不能正常工作。
此外，隨著柵氧化物的繼續(xù)縮減以獲取更高的速度，降低了金屬-氧化物半導(dǎo)體(MOS)晶體管容許跨越柵或從漏至源間較高電壓的能力。這將成為一般稱為輸入/輸出(I/O)緩沖器的接口電路的一個(gè)問題，該電路是連接到較高電壓電路的低電壓電路的一部分。
因此需要為低電壓電路設(shè)計(jì)能處理較高電壓的I/O緩沖器，使該低電壓電路能與高電壓電路接口并一起工作。
本發(fā)明涉及具有輸入緩沖器的低電壓工藝的集成電路，該緩沖器使該低電壓電路能與較高電壓電路接口并一起工作。本發(fā)明的實(shí)施方式涉及具有連接到其它低電壓工藝電路的輸入緩沖器的低電壓工藝的集成電路。該輸入緩沖器由在一個(gè)溝道節(jié)點(diǎn)上連接到參考電壓VDD、在另一個(gè)溝道節(jié)點(diǎn)上連接到電流源的緩沖晶體管組成。該緩沖晶體管的柵用于接收加到輸入緩沖器的輸入電壓，該緩沖晶體管的源用于提供加到其它低電壓工藝電路的電壓。
本發(fā)明也涉及用于緩沖以低電壓工藝實(shí)現(xiàn)的集成電路的高電壓輸入的方法。參考電壓VDD加到該集成電路輸入緩沖器的緩沖晶體管(例如圖2中的M1)的一個(gè)溝道節(jié)點(diǎn)上，電流源加到該緩沖晶體管的另一個(gè)溝道節(jié)點(diǎn)上，其中這兩個(gè)溝道節(jié)點(diǎn)是該緩沖晶體管的源和漏。大到2(VDD)的輸入電壓加到該緩沖晶體管的柵，這樣該緩沖晶體管的源給其它低電壓工藝電路提供電壓。
從以下的詳細(xì)描述、后附的權(quán)利要求書及附圖，本發(fā)明的其他方面、特點(diǎn)和優(yōu)點(diǎn)將變得更加完整清晰

圖1表示用3.3V IC工藝制造的現(xiàn)有工藝輸入緩沖電路的原理圖；及圖2-5表示根據(jù)本發(fā)明的不同實(shí)施方式的輸入緩沖電路的原理圖。
圖1表示用3.3V IC工藝制造的現(xiàn)有工藝輸入緩沖電路100的原理圖?？梢杂幂斎刖彌_電路100在節(jié)點(diǎn)A處接收高達(dá)(及可能高過(guò))5V的輸入信號(hào)。圖1中，晶體管M1作為工作在節(jié)點(diǎn)A的輸入信號(hào)和由晶體管M2和M3組成的反相器之間的通路晶體管。節(jié)點(diǎn)1的電壓(V1)被嵌位在下面的等式(1)給定的最大值V1＝VDD-VGS1(1)這里VDD是偏壓(例如3.3V)，VGS1是晶體管M1的柵源電壓。由于柵源電壓VGS1一般為1V，因此節(jié)點(diǎn)1的電壓(以及晶體管M2和M3的柵電壓)絕不會(huì)超過(guò)2.3V(假定VDD＝3.3V)。漏-源電壓VDS1(即晶體管M1上的電壓降)由下面的等式(2)給出VDS1＝VA-V1 (2)這里VA是節(jié)點(diǎn)A的電壓。這樣，即使節(jié)點(diǎn)A的電壓(VA)是5V，漏-源電壓VDS1也不會(huì)超過(guò)(VA-V1)＝(5V-2.3V)＝2.7V，M1的柵電壓也絕不會(huì)超過(guò)VDD。由于3.3V工藝器件能容許這些電壓電平，因此圖1的3.3V-工藝電路100能安全地與現(xiàn)存的5V-工藝電路接口(在節(jié)點(diǎn)A)并一起工作。
然而，如果圖1的電路100是用2.5V工藝實(shí)現(xiàn)的，沒有提供足夠的保護(hù)。當(dāng)VDD＝2.5V時(shí)，根據(jù)等式(1)，節(jié)點(diǎn)1處的電壓V1可能降至1.5V(2.5V-1V)。因此根據(jù)等式(2)，使漏-源電壓VDS1為(VA-V1)＝(5V-1.5V)＝3.5V，大大超過(guò)2.5V工藝的可容余極限。尤其是3.5V的VDS1可能使晶體管M1穿通(即短路)，造成該電路的工作不正常。
圖2表示根據(jù)本發(fā)明的一個(gè)實(shí)施方式的輸入緩沖電路200的原理圖。電路200用2.5V工藝實(shí)現(xiàn)。在電路200中，輸入電壓加到作為源跟隨器晶體管工作的n-溝晶體管M1的柵。晶體管M1的源通過(guò)電流源I1接到地。晶體管M1的柵和源之間的電壓降(VGS1)由等式(3)給出
VGS1＝VA-V1 (3)這里VA是節(jié)點(diǎn)A處的輸入電壓，V1是節(jié)點(diǎn)1處的電壓，其中V1不能超過(guò)VDD(例如2.5V)。當(dāng)VA是0V時(shí)，晶體管M1關(guān)斷，VDS1(晶體管M1的漏-源電壓)小于或等于VDD(2.5V)。當(dāng)VA從0升到5V時(shí)，晶體管M1打開，電流源I1通過(guò)晶體管M1抽出電流，V1被嵌位在VDD。當(dāng)VA為5V時(shí)，V1至多能為VDD(2.5V)。根據(jù)等式(3)，這意味著VGS1不可能超過(guò)(VA-V1)即(5V-2.5V)即2.5V。與此類似，晶體管M1的柵-漏最大電壓VGD1為(VA-VDD)即(5V-2.5V)即2.5V。對(duì)于高達(dá)5V的輸入電壓VA，所有有關(guān)電壓(即VGS1，VDS1和VGD1)都小于2.5V。這樣，低電壓電路200的輸入緩沖器能安全地與5V工藝的電路接口并一起工作。
晶體管M2和M3構(gòu)成用于緩沖源跟隨輸入的反相器。熟練的技術(shù)人員會(huì)理解，可以用其它適宜的2.5V工藝電路來(lái)替代電路200的反相器。
圖3表示根據(jù)本發(fā)明的另一實(shí)施方式的輸入緩沖電路300的原理圖。電路300是用MOS晶體管(M4)作為電阻替代圖2的電路200中的理想電流源I1構(gòu)成的。另一種實(shí)現(xiàn)方式是，理想電流源I1可以用實(shí)際的電阻替代。不論在哪種情況中，電路300的一個(gè)缺點(diǎn)是在高狀態(tài)時(shí)它會(huì)消耗相當(dāng)大的直流功率。增加晶體管M4的電阻可以降低這個(gè)功率，但代價(jià)是電路的速度降低。
圖4表示根據(jù)本發(fā)明的另一個(gè)實(shí)施方式的輸入緩沖電路400的原理圖。電路400通過(guò)加入另一個(gè)晶體管(M5)來(lái)解決電路300的電路速度問題。晶體管M5最好有較低的電阻，而晶體管M4有較高的電阻。當(dāng)輸入VA為高時(shí)，晶體管M4要消耗少量的直流功率。這種狀態(tài)下，節(jié)點(diǎn)1的電壓V1為高，節(jié)點(diǎn)Z的電壓VZ為低。這樣晶體管M5關(guān)斷。當(dāng)輸入VA變低時(shí)，由于晶體管M1的柵-源電容耦合，V1變低。當(dāng)V1低于由晶體管M2和M3組成的反相器的閾值(應(yīng)被設(shè)置為相當(dāng)?shù)?時(shí)，VZ變高，使晶體管M5打開，很快把V1拉低。類似地，當(dāng)輸入VA再次變高時(shí)，晶體管M5會(huì)很快關(guān)斷，降低直流功耗。晶體管M5還對(duì)電路400的輸入緩沖器提供某種附加的滯后特性，因此其作用類似施密特觸發(fā)器(Schmit Trigger)輸入。
圖5表示的也是根據(jù)本發(fā)明的另一個(gè)實(shí)施方式的輸入緩沖電路500的原理圖。除了加入了晶體管MPL1，MPL2，M6和M7外，電路500和圖4的電路400相同。正常工作時(shí)，輸入信號(hào)LPN為高，但是當(dāng)不希望有直流功率消耗時(shí)，LPN保持為低。在這種情況下，不管節(jié)點(diǎn)A的輸入電壓VA是多少，輸出電壓VZ固定為高。這樣，電路500能消除任何不希望的直流功耗。電路500中包含晶體管M6和M7，用來(lái)緩沖輸出。對(duì)0.35微米2.5V工藝的電路500的模擬表明，最壞情況下的低速度為驅(qū)動(dòng)1.5pf負(fù)載低于1.5ns。最壞情況下的高速時(shí)，該電路在高狀態(tài)時(shí)消耗0.26mw直流功率，在低狀態(tài)時(shí)沒有直流功耗。
如上所述，用2.5V工藝實(shí)現(xiàn)圖2-5的電路，它能容許輸入電壓高達(dá)5V。這樣，圖2-5的“低電壓”電路就能與用高達(dá)5V(包括5V)的工藝實(shí)現(xiàn)的“高電壓”電路接口。如較早所描述的，特定工藝的電壓一般由柵-氧化層擊穿電壓和/或源-漏穿通決定。本發(fā)明也可以用2.5V以外的工藝實(shí)現(xiàn)。一般說(shuō)來(lái)，本發(fā)明的電路可以任何X伏工藝實(shí)現(xiàn)，該電路將能容許高達(dá)2X伏的電壓。這樣，用X伏工藝實(shí)現(xiàn)的電路是“低電壓”電路，它能與用(高達(dá))2X伏工藝實(shí)現(xiàn)的“高電壓”電路接口。例如，本發(fā)明的電路可以用1.8V工藝實(shí)現(xiàn)，它可以接收并容許高達(dá)3.6V的電壓。這樣，這種1.8V的低電壓電路可以安全地與3.3V工藝的較高電壓電路接口。
為了便于解釋權(quán)利要求書，在該權(quán)利要求書中使用附圖標(biāo)號(hào)以確定所要求主題的一個(gè)或更多可能的實(shí)施方式。這些標(biāo)號(hào)并不將權(quán)利要求書的范圍限制為對(duì)應(yīng)附圖中的實(shí)施方式。
應(yīng)該進(jìn)一步理解的是，熟練的技術(shù)人員為了說(shuō)明本發(fā)明的性質(zhì)可以對(duì)已描述和說(shuō)明的細(xì)節(jié)、材料以及部件的安排進(jìn)行各種改變，而不脫離以下的權(quán)利要求書中所表達(dá)的本發(fā)明的原理和范圍。
權(quán)利要求
1.一種用低電壓工藝實(shí)現(xiàn)、并具有連接到其它低電壓工藝電路的輸入緩沖器的集成電路，該輸入緩沖器由一個(gè)溝道節(jié)點(diǎn)連接到參考電壓(例如VDD)、另一個(gè)溝道節(jié)點(diǎn)連接到電流源的緩沖晶體管(如圖2中的M1)組成，其中這兩個(gè)溝道節(jié)點(diǎn)是該緩沖晶體管的源和漏，該緩沖晶體管的柵可以接收高達(dá)輸入緩沖器的參考電壓的二倍的輸入電壓，該緩沖晶體管的源用于給其它的低電壓工藝電路提供電壓。
2.權(quán)利要求1的集成電路，其中該電流源由把該緩沖器的源連接到地、作為電阻的第二晶體管(如圖3的M4)組成。
3.權(quán)利要求2的集成電路進(jìn)一步由一個(gè)溝道節(jié)點(diǎn)連接到該緩沖器和第二晶體管的公共節(jié)點(diǎn)、另一個(gè)溝道節(jié)點(diǎn)連接到地的第三晶體管(如圖4中的M5)組成，其中用第三晶體管的打開和關(guān)斷來(lái)降低該輸入緩沖器的功耗。
4.權(quán)利要求3的集成電路進(jìn)一步由以下組成第四晶體管(如圖5中的MLP1)，其溝道節(jié)點(diǎn)連接到該緩沖晶體管的溝道節(jié)點(diǎn)，柵用來(lái)接收控制信號(hào)；以及第五晶體管(如圖5中的MLP2)，其溝道節(jié)點(diǎn)連接在第三晶體管和地之間，柵用來(lái)接收該控制信號(hào)，其中用該第四和第五晶體管的打開和關(guān)斷來(lái)進(jìn)一步降低該輸入緩沖器的功耗。
5.權(quán)利要求4的集成電路，其中該緩沖晶體管、第二晶體管、第三晶體管和第五晶體管都是n溝晶體管；以及第四晶體管是p溝晶體管。
6.權(quán)利要求1的集成電路，其中該低壓工藝是2.5V工藝，該輸入緩沖器用于接收高達(dá)5V的輸入電壓。
7.權(quán)利要求6的集成電路，其中該2.5V集成電路用于和5V工藝的集成電路接口。
8.權(quán)利要求1的集成電路，其中該低電壓集成電路用于和較高電壓工藝的集成電路接口。
9.用以低電壓工藝實(shí)現(xiàn)的集成電路來(lái)緩沖高電壓輸入的方法由以下步驟組成(a)在該集成電路的輸入緩沖器的緩沖晶體管(如圖2中的M1)的一個(gè)溝道節(jié)點(diǎn)上施加參考電壓(例如VDD)；(b)在該緩沖晶體管的另一個(gè)溝道節(jié)點(diǎn)上接入電流源，其中這兩個(gè)溝道節(jié)點(diǎn)是該緩沖晶體管的源和漏；以及(c)在該緩沖晶體管的柵上加上大小高達(dá)該參考電壓兩倍的輸入電壓，這樣該輸入緩沖晶體管的源給另一個(gè)低電壓工藝電路提供電壓。
10.權(quán)利要求9的方法，其中該電流源由把該緩沖器的源連接到地、作為電阻的第二晶體管(如圖3中的M4)組成。
11.權(quán)利要求10的方法，進(jìn)一步包含第三晶體管(如圖4中的M5)，它的一個(gè)溝道節(jié)點(diǎn)連接到該緩沖器與第二晶體管之間的的公共節(jié)點(diǎn)上，另一個(gè)溝道節(jié)點(diǎn)連接到地，用該第三晶體管的打開和關(guān)斷來(lái)降低該輸入緩沖器的功耗。
12.權(quán)利要求11的方法，進(jìn)一步包含第四晶體管(如圖5中的MLP1)，它的溝道節(jié)點(diǎn)連接到該緩沖晶體管的溝道節(jié)點(diǎn)，它的柵用來(lái)接收控制信號(hào)；以及第五晶體管(如圖5中的MLP2)，它的溝道節(jié)點(diǎn)連接在該第三晶體管和地之間，它的柵接收該控制信號(hào)；其中用該第四和第五晶體管的打開和關(guān)斷來(lái)進(jìn)一步降低該輸入緩沖器的功耗。
13.權(quán)利要求12的方法，其中該緩沖晶體管、第二晶體管、第三晶體管和第五晶體管都是n溝晶體管；以及該第四晶體管是p溝晶體管。
14.權(quán)利要求9的方法，其中該低電壓工藝是2.5V工藝，該輸入緩沖器接收高達(dá)5V的輸入電壓。
15.權(quán)利要求14的方法，其中該2.5V集成電路和5V工藝的集成電路接口。
16.權(quán)利要求9的方法，其中該低電壓集成電路和較高電壓工藝的集成電路接口。
全文摘要
低壓工藝集成電路(IC)的輸入緩沖器具有緩沖晶體管,該緩沖器的柵用于接收輸入信號(hào)。該輸入緩沖器的溝道節(jié)點(diǎn)連接到其它電路(例如低壓偏置電壓和電流源)。有了這種輸入緩沖器,該低電壓電路就能安全地接收較高的輸入電壓。這樣該低電壓電路就能與較高電壓工藝電路接口并安全地一起工作。一種實(shí)現(xiàn)方法中,現(xiàn)有的5V工藝IC電路可以和利用本發(fā)明的具有輸入緩沖器的新的2.5V工藝的IC電路一起安全地使用。
文檔編號(hào)H01L21/822GK1196609SQ98105460
公開日1998年10月21日 申請(qǐng)日期1998年3月12日 優(yōu)先權(quán)日1997年3月14日
發(fā)明者伯納德·L·莫里斯 申請(qǐng)人:朗迅科技公司