專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器單元裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DRAM單元裝置，即具有動(dòng)態(tài)可自由選擇存取的存儲(chǔ)單元裝置，在這種裝置，一個(gè)存儲(chǔ)單元包含三個(gè)晶體管。
當(dāng)前，在DRAM單元裝置中，幾乎全部使用所謂的單晶體管存儲(chǔ)單元。一個(gè)單晶體管存儲(chǔ)單元包含一個(gè)讀出晶體管和一個(gè)存儲(chǔ)電容器。在該存儲(chǔ)電容器中，信息是以電荷的形式存儲(chǔ)的，該電荷代表一個(gè)邏輯量，0或1。經(jīng)一字線通過控制讀出晶體管，該信息可以經(jīng)位線被讀出。在此，存儲(chǔ)在存儲(chǔ)電容器中的電荷驅(qū)動(dòng)位線。
因?yàn)閺囊淮鎯?chǔ)器到另一代存儲(chǔ)器存儲(chǔ)密度不斷增加，所以單晶體管存儲(chǔ)單元所需面積由一代到另一代不斷減小。這種情況導(dǎo)致帶有根本性的技術(shù)和物理問題。例如，雖然單晶體管存儲(chǔ)單元面積較小，但存儲(chǔ)電容器必須能存儲(chǔ)一個(gè)最小量電荷，以便從而能驅(qū)動(dòng)位線。
這個(gè)問題在另一種DRAM單元裝置中得以回避，在這種裝置中使用所謂的增益單元(Gainzelle)作為存儲(chǔ)單元。在這里，信息也是以電荷形式存儲(chǔ)的。然而該電荷卻不必直接驅(qū)動(dòng)位線，而是存儲(chǔ)在一個(gè)晶體管的柵極中。并只用于驅(qū)動(dòng)該晶體管，為此，很少量的電荷已足夠用。
在M·Heshami,1996 IEEE J.of Solid StateCircuits,Vol.31,No.3中提出了一種增益單元，該單元包含三個(gè)晶體管。該電荷存儲(chǔ)在一個(gè)第一晶體管的柵極中。這種電荷的存儲(chǔ)是借助一個(gè)第二晶體管實(shí)現(xiàn)的。第一晶體管的柵極與第二晶體管的第一源/漏區(qū)相連，并且第二晶體管的一個(gè)第二源/漏區(qū)與一個(gè)寫位線相連接。為了存儲(chǔ)，第二晶體管的柵極經(jīng)一個(gè)寫字線被控制。在此，在第一晶體管的柵極中所存儲(chǔ)的電荷量和從而所存儲(chǔ)的信息，是通過寫位線上的電壓確定的。信息的讀出是借助一個(gè)第三晶體管實(shí)現(xiàn)的。第一晶體管的一個(gè)第二源/漏區(qū)與第三晶體管的一個(gè)第一源/漏區(qū)相連，并且第三晶體管的一個(gè)第二源/漏區(qū)與一個(gè)讀位線相連。為了讀出，第三晶體管的一個(gè)柵電極經(jīng)一個(gè)讀字線被控制，電荷量和從而信息經(jīng)讀字線被讀出。
本發(fā)明的任務(wù)在于提供一種DRAM單元裝置，該裝置包含作為存儲(chǔ)單元的、具有各三個(gè)晶體管的增益單元并且是可以特別高的存儲(chǔ)密度制造的。此外，還應(yīng)提供一種制造這樣的DRAM存儲(chǔ)裝置的方法。
此任務(wù)是通過如下的一種DRAM單元裝置，以及一種如下的用于制作該裝置的方法解決的該裝置具有存儲(chǔ)單元，這些單元各包含一個(gè)第一晶體管、一個(gè)第二晶體管和一個(gè)第三晶體管，第一晶體管的柵電極(Ga1)與第二晶體管的第一源/漏區(qū)(2S/D1)相連，第二晶體管的第二源/漏區(qū)(2S/D2)與一個(gè)寫位線(B)相連，第二晶體管的柵電極(Ga2)與一個(gè)寫字線(WS)相連，第三晶體管的柵電極(Ga3)與一個(gè)讀字線(WA)相連，第三晶體管的柵電極(Ga3)與一個(gè)讀字線(WA)相連，第一晶體管的第二源/漏區(qū)(1S/D2)與第二晶體管的第一源/漏區(qū)(3S/D1)相連，第三晶體管的第二源/漏區(qū)(3S/D2)與一讀位線(B)相連，其中尤其是第一晶體管、第二晶體管和第三晶體管是垂直的MOS晶體管。用于制造該裝置的方法中，各包含一個(gè)第一晶體管，一個(gè)第二晶體管和一個(gè)第三晶體管的存儲(chǔ)單元被建立，寫字線(WS)與讀字線(WA)和垂直于寫字線(WS)與讀字線(WA)的寫位線(B)和讀位線(B)被建立，柵電極、第一源/漏區(qū)和第二源/漏區(qū)被建立，第一晶體管的一個(gè)柵電極(Ga1)與第二晶體管的一個(gè)第一源/漏區(qū)(2S/D1)被連接，第二晶體管的一個(gè)第二源/漏區(qū)(2S/D2)與一個(gè)寫位線(B)連接，第二晶體管的一個(gè)柵電極(Ga2)與一個(gè)寫字線(WS)連接，第三晶體管的一個(gè)柵電極(Ga3)與一個(gè)讀字線(WA)被連接，第一晶體管的第二源/漏區(qū)(1S/D2)與第三晶體管的一個(gè)第一源/漏區(qū)(3S/D1)連接，第三晶體管的一個(gè)第二源/漏區(qū)(3S/D2)與一個(gè)讀位線(B)連接，第一晶體管、第二晶體管和第三晶體管被形成為垂直晶體管。本發(fā)明的其它實(shí)施形式由其它權(quán)利要求給出。
在發(fā)明的DRAM單元裝置中，一個(gè)存儲(chǔ)單元的至少一個(gè)晶體管為一個(gè)垂直晶體管結(jié)構(gòu)。存儲(chǔ)單元的所有三個(gè)晶體管都是垂直晶體管結(jié)構(gòu)是有利的，因?yàn)榻柚@種結(jié)構(gòu)存儲(chǔ)單元的面積變得特別小。
本發(fā)明的范圍包括，這三個(gè)晶體管是在一個(gè)第一溝槽和一個(gè)第二溝槽的側(cè)壁上形成的，這些溝槽是基本上相互平行的。第一晶體管的其內(nèi)存儲(chǔ)有信息的柵電極與第二晶體管的第一源/漏區(qū)經(jīng)一個(gè)導(dǎo)電結(jié)構(gòu)連接，該導(dǎo)電結(jié)構(gòu)例如在第一溝槽內(nèi)與一個(gè)第二側(cè)壁相鄰，在該側(cè)壁上不形成三個(gè)晶體管中的任一個(gè)。
為了沿著第一溝槽和第二溝槽的側(cè)壁，在不同晶體管的相鄰的、由一種第一導(dǎo)電類型摻雜的源/漏區(qū)之間沒有電流流動(dòng)，可以通過向第一溝槽和第二溝槽的側(cè)壁傾斜注入，在晶體管之間產(chǎn)生高摻雜的溝道阻擋區(qū)。這種溝道阻擋區(qū)是用一種與第一導(dǎo)電類型相反的第二導(dǎo)電類型摻雜的。
為了減小存儲(chǔ)單元的面積，如果相鄰晶體管的相互電連接的源/漏區(qū)重疊是有利的。
為了改進(jìn)DRAM裝置的不同的性能，本發(fā)明的范圍包括，給存儲(chǔ)單元的三個(gè)晶體管附加其它元件，例如電容器集成在存儲(chǔ)單元內(nèi)。
由于漏泄電流的作用，必須把信息按有規(guī)律的時(shí)間間隔重新寫在第一晶體管的柵極上。為了加大時(shí)間間隔，給存儲(chǔ)單元各設(shè)置一個(gè)電容器是有利的，這種電容器的第一電容器板是與第一晶體管的柵極連接在一起的。
下面借助附圖中示出的實(shí)施例進(jìn)一步闡述本發(fā)明。


圖1示出一個(gè)第一襯底的表面，該表面被分成包含第三區(qū)域的第一區(qū)域和包含第四區(qū)域的第二區(qū)域。在此制成第一溝槽和第二溝槽。
圖2a示出在制成第一絕緣層、第一溝槽、第二溝槽、第一晶體管的第一源/漏區(qū)、第二第二晶體管的第二源/漏區(qū)、第三晶體管的第二源/漏區(qū)、第一溝道阻擋區(qū)和第二溝道阻擋區(qū)之后形成的第一橫截面，該橫截面沿第一區(qū)域中心線通過在一個(gè)層中摻雜的第一襯底。
圖2b示出沿第二區(qū)域之一的中心線，在一個(gè)與第一橫截面平行的第二橫截面中的圖2a所示的襯底。
圖3示出在制成第二晶體管的第一源/漏區(qū)、第三晶體管的第一源/漏區(qū)、第一晶體管的第二源/漏區(qū)、柵介電質(zhì)、第一晶體管的柵電極、第二晶體管的柵電極和第三晶體管的柵電極之后圖2b所示的橫截面。
圖4示出在制成第二晶體管的第一源/漏區(qū)、第三晶體管的第一源/漏區(qū)、第一晶體管的第二源/漏區(qū)、柵介電質(zhì)、第一柵電極、第二晶體管的柵電極、第三晶體管的柵電極、第一絕緣結(jié)構(gòu)和第二絕緣結(jié)構(gòu)之后圖2a所示的橫截面。
圖5示出在制成導(dǎo)電結(jié)構(gòu)之后圖4所示的橫截面，該結(jié)構(gòu)分別將一個(gè)第一晶體管的一個(gè)柵電極與一個(gè)第二晶體管的一個(gè)第一源/漏區(qū)連接。
圖6示出在制成位線和位線的接觸之后圖5所示的橫截面。
圖7示出在一個(gè)第一區(qū)域被注入之后和在淀積一個(gè)第一絕緣層、一個(gè)導(dǎo)電層和一個(gè)第二絕緣層之后與圖2a所示的橫截面相似的一個(gè)橫截面，該橫截面通過一個(gè)在一層內(nèi)摻雜的第二襯底。
圖8示出在制成第一溝槽、第二溝槽、第一晶體管的第一源/漏區(qū)、第二晶體管的第二源/漏區(qū)、第三晶體管的第二源/漏區(qū)、溝道阻擋區(qū)、第二晶體管的第一源/漏區(qū)、第三晶體管的第一源/漏區(qū)、第一晶體管的第二源/漏區(qū)、柵介電質(zhì)、第一晶體管的柵電極、第二晶體管的柵電極、第三晶體管的柵電極和一個(gè)第一絕緣結(jié)構(gòu)之后圖7所示的橫截面。
圖9示出在制成一個(gè)第二絕緣結(jié)構(gòu)和一個(gè)導(dǎo)電結(jié)構(gòu)之后圖8所示的橫截面。
圖10示出在制成一個(gè)第一絕緣層、一個(gè)導(dǎo)電層和用SiO2填滿的第一溝槽和第二溝槽之后的一個(gè)與圖2b相似的橫截面，該橫截面通過一個(gè)第三襯底。
圖11示出在制成凹槽之后圖10所示的橫截面。
圖12示出在制成DRAM單元裝置之后一個(gè)與圖6所示的橫截面相似的通過一個(gè)第四襯底的橫截面，該裝置的存儲(chǔ)單元各包含三個(gè)垂直晶體管和一個(gè)電容器。
按照第一實(shí)施例，一個(gè)硅材料的第一襯底1，在一個(gè)與第一襯底1的一個(gè)表面O相鄰界的約2μm厚的層S中是P摻雜的。摻雜物的濃度約為1017cm-3。該表面O包括第一區(qū)域B1和第二區(qū)域B2(見圖1和圖2)。第一區(qū)域B1和第二區(qū)域B2具有約為0.5μm寬的條形狀并相互平行伸展。第一區(qū)域B1和第二區(qū)域B2是交替相互并行排列并相互毗鄰。第一區(qū)域B1包含寬約0.5μm的矩形第三區(qū)域B3(見圖1)。第一區(qū)域。B1的相鄰的第三區(qū)域B3的中心距約為2.25μm。相鄰的第一區(qū)域B1的相鄰第三區(qū)域B3之間的最小間距約為1μm。借助一個(gè)覆蓋約1μm長和約0.5μm寬的第四區(qū)域B4(見圖1)的第1光刻膠掩膜(未示出)，通過注入產(chǎn)生一個(gè)n摻雜的、約150nm深的區(qū)域G(見圖2a和2b)，該第四區(qū)域B4位于第二區(qū)域B2內(nèi)介于第三區(qū)域B3之間。該區(qū)域G的摻雜濃度約為5×1020cm-3。
在表面O上淀積一個(gè)由SiO2構(gòu)成的第一絕緣層S1，并且借助一個(gè)第2光刻膠掩膜(未示出)通過各向異性刻蝕結(jié)構(gòu)化(見圖2a和2b)。作為刻蝕劑，例如CHF3+O2是適宜的。通過硅對(duì)SiO2選擇性各向異性刻蝕制成第一溝槽G1和第二溝槽G2，這些溝槽相互平行地垂直于第一區(qū)域B1和第二區(qū)域B2(見圖2a和2b)。已結(jié)構(gòu)化的第一絕緣層S1用作掩膜。作為刻蝕劑，HBrF是適宜的。第一溝槽G1和第二溝槽G2約0.6μm深，0.5μm寬和500μm長，并且交替并行排列。介于第一溝槽G1的中心線與第三區(qū)域B3的中心之間的最短距離和介于第二溝槽G2的中心線與第三區(qū)域B3的中心之間的最短距離為約625nm。區(qū)域G的在第三區(qū)域B3內(nèi)的剩余部分適于用作第二晶體管的第二源/漏區(qū)2S/D2和同時(shí)用作第三晶體管的第二源/漏區(qū)3S/D2。區(qū)域G的在第一區(qū)域B1內(nèi)介于第三區(qū)域B3之間的剩余部分適于用作第一晶體管的第一源/漏區(qū)1S/D1。區(qū)域G的在第二區(qū)域B2內(nèi)的剩余部分將沿第二溝槽G2相鄰的第一晶體管的第一源/漏區(qū)1S/D1相互連接。
借助不覆蓋第一區(qū)域B1以及第一溝槽G1的一個(gè)第3光刻膠掩膜，通過注入產(chǎn)生P摻雜的第一溝道阻擋區(qū)C1(見圖2a)。該注入是傾斜進(jìn)行的，使第一溝道阻擋區(qū)C1與第一溝槽G1的第二側(cè)壁1F2和與第二溝槽G2的第一側(cè)壁2F1的位于第二區(qū)域B2內(nèi)的部分相鄰界。在第一溝槽G1的第二側(cè)壁上和在第二溝槽G2的第一側(cè)壁上，第一溝道阻擋區(qū)C1寬約100nm。第一溝道阻擋區(qū)C1的摻雜物濃度約為1019cm-3。
借助一個(gè)未覆蓋第二區(qū)域B2的第4光刻膠掩膜(未示出)，通過注入制成P摻雜的第二溝道阻擋區(qū)C2(見圖2b)。該注入如此傾斜進(jìn)行，使第二溝道阻擋區(qū)C2與第一溝槽G1的第一側(cè)壁1F1和與第二溝槽G2的第二側(cè)壁2F2鄰界。在第一溝槽G1的第一側(cè)壁1F1上和在第二溝槽G2的第二側(cè)壁2F2上，第二溝道阻擋區(qū)C2的寬度約為100nm。第二溝道阻擋區(qū)C2的摻雜物濃度約為1019cm-3。
借助一個(gè)掩蓋第二區(qū)B2的第5光刻膠掩膜(未示出)，通過注入建立與第二晶體管的與第一溝槽G1的底部鄰界的第一源/漏區(qū)2S/D1，和與第三晶體管的與第二溝槽G2的底部鄰界的、同時(shí)是第一晶體管的第二源/漏區(qū)1S/D2的第一源/漏區(qū)3S/D1(見圖4)。一個(gè)隨后的RTP處理活化第二晶體管的第一源/漏區(qū)2S/D1的摻雜物和第三晶體管的第一源/漏區(qū)3S/D1的摻雜物。第二晶體管的第一源/漏區(qū)2S/D1和第三晶體管的第一源/漏區(qū)3S/D1是n摻雜的，并且具有約5×1020cm-3的摻雜物濃度。
通過熱氧化制成一層?xùn)沤殡娰|(zhì)Gd，該介電質(zhì)層覆蓋第一溝槽G1的第一側(cè)壁1F1，第二側(cè)壁1F2和一個(gè)底部和第二溝槽G2的第一側(cè)壁1F2，第二側(cè)壁2F2和一個(gè)底部(見圖3)。
隨后，淀積具有厚約150nm的摻雜多晶硅并進(jìn)行反刻蝕，以便在第一溝槽G1和在第二溝槽G2的側(cè)壁上形成側(cè)墻(見圖3.4)。作為刻蝕劑，例如C2F6+O2是適宜的。在第一溝槽G1的第一側(cè)壁1F1上的側(cè)墻起寫字線WS的作用。在第二溝槽G2的第一側(cè)壁2F1上的側(cè)墻起讀字線WA的作用。側(cè)墻的位于第一區(qū)域B1內(nèi)的和與第二溝槽G2的第二側(cè)壁2F2鄰界的第一部分起第一晶體管的柵電級(jí)Ga1的作用。寫字線WS的位于第一區(qū)域B1內(nèi)部分起第二晶體管的柵電極Ga2的作用。讀字線WA的位于第一區(qū)域B1內(nèi)部分起第三晶體管的柵電極Ga3的作用。借助在第二區(qū)域B2中不覆蓋第一溝槽G1的第二側(cè)壁1F2和第二溝槽G2的第二側(cè)壁2F2的第6光刻膠掩膜(未示出)，，通過刻蝕多晶硅，如此去除側(cè)墻的第二部分，使沿第二溝槽G2相鄰的第一晶體管的柵電級(jí)Ga1相互隔離開(見圖3和4)。與第一溝道阻擋區(qū)C1和與第二溝道阻擋區(qū)C2相鄰界的側(cè)墻基于第一溝道阻擋區(qū)C1和第二溝道阻擋C1的高摻雜物濃度，在第一溝道阻擋區(qū)C1和在第二溝道阻擋區(qū)C2內(nèi)不會(huì)導(dǎo)致溝道電流。相鄰的各第二晶體管的各溝道區(qū)以及相鄰的各第三晶體管的各溝道區(qū)因此而相互隔離。
為了制造第一絕緣結(jié)構(gòu)I1，用SiO2把第一溝槽G1和第二溝槽G2填滿，其做法是淀積SiO2，并且隨后各向同性反刻蝕(見圖4)。
淀積厚約250nm的SiO2并且隨后借助第7光刻膠腌膜(未示出)進(jìn)行刻蝕，由此形成第二絕緣結(jié)構(gòu)I2(見圖4)，該光刻膠掩膜不覆蓋第一區(qū)域B1內(nèi)第一溝槽G1的第二側(cè)壁1F2和第二溝槽G2的第二側(cè)壁2F2。
隨后，借助不覆蓋第一區(qū)域B1內(nèi)第一溝槽G1的第二側(cè)壁1F2的第8光刻膠掩膜(未示出)，首先用例如C2F6+O2刻蝕多晶硅和然后用例如CHF3+O2刻蝕SiO2，以便將第一溝槽G1的第二側(cè)壁1F2上的側(cè)墻去掉，并使第一溝槽G1的部分底部曝露出來。
隨后，淀積厚約150nm的摻雜多晶硅。借助一個(gè)在第一區(qū)域B1內(nèi)覆蓋第一溝槽G1的第二側(cè)壁1F2和第二溝槽G2的第二側(cè)壁2F2上的第9光刻膠掩膜(未示出)刻蝕多晶硅，通過這種刻蝕形成具有一個(gè)水平元件Lh和一個(gè)垂直元件Lv的導(dǎo)體電結(jié)構(gòu)L，這些導(dǎo)電結(jié)構(gòu)分別將第一晶體管的一個(gè)柵電極Ga1與第二晶體管所屬的第一源/漏區(qū)2S/D1相連接(見圖5)。
隨后，制造第三絕緣結(jié)構(gòu)I3，其做法是淀積厚約500nm的SiO2，和借助不覆蓋第三區(qū)域B3的第10光刻膠掩膜(未示出)對(duì)SiO2進(jìn)行刻蝕，直到第三晶體管的第二源/漏區(qū)3S/D2部分曝露出(見圖6)。然后，例如鎢被淀積并且被反刻蝕，用這種方法形成需制造的位線B的第一接觸K1。作為刻蝕，劑例如SF6是適宜的。位線B是帶狀的并且垂直于寫字線WS和讀字線WA相互平行伸展。
為了制造位線B，首先淀積例如鋁和隨后借助不覆蓋第二區(qū)域B2的第11光刻膠掩膜(未示出)使其結(jié)構(gòu)化(見圖6)。
第二實(shí)施例中，一個(gè)硅材料的第二襯底1′在一個(gè)與第二襯底1′的表面O′相鄰界的、約2μm厚的層S′內(nèi)是P摻雜的。摻雜物的濃度為約1017cm-3。與第一實(shí)施例相似，第二襯底1′的表面O′包含第一區(qū)域和第二區(qū)域。與第一實(shí)施例相似，第一區(qū)域包含第三區(qū)域并且第二區(qū)域包含第四區(qū)域。如同第一實(shí)施例，通過注入形成一個(gè)n摻雜的、約150nm深的區(qū)域G′。隨后淀積一個(gè)約150nm厚的、由SiO2構(gòu)成的第一絕緣層S1′。在其上淀積一個(gè)由多晶硅構(gòu)成的導(dǎo)電層SL′。在其上淀積一個(gè)約200nm厚的、由SiO2構(gòu)成的第二絕緣層S2′(見圖7)。
隨后，如同第一實(shí)施例，建立第一溝槽G1′、第二溝槽G2′、第一晶體管的第一源/漏區(qū)1S/D1′，第三晶體管的第二源/漏區(qū)3S/D2′和第二晶體管的第二源/漏區(qū)2S/D2′。然后，通過對(duì)SiO2針對(duì)硅的選擇性刻蝕去除第二絕緣層S2′的剩余部分。隨后，如同第一實(shí)施例形成第一溝道阻擋區(qū)C1′、第二溝道阻擋區(qū)、第二晶體管的第一源/漏區(qū)2S/D1′、第三晶體管的第一源/漏區(qū)3S/D1′、第一晶體管的第二源/漏區(qū)1S/D2′、一個(gè)柵介電質(zhì)Gd′、第一晶體管的柵電極Ga1′、第二晶體管的柵電極Ga2′、第三晶體管的柵電極Ga3′、寫字線和讀字線。如同第一實(shí)施例借助第6光刻膠掩膜將沿第二溝槽G2′相鄰的第一晶體管的柵電極Ga1′相互絕緣。如同第一實(shí)施例，隨后將第一溝槽G1′和第二溝槽G2′用由SiO2構(gòu)成的第一絕緣結(jié)構(gòu)I1′填滿。借助在第一區(qū)域內(nèi)覆蓋第一溝槽G1′的第二側(cè)壁和第二溝槽G2′的第二側(cè)壁的第12光刻膠掩膜(未示出)，針對(duì)SiO2選擇性刻蝕多晶硅(見圖8)。隨后形成第二絕緣結(jié)構(gòu)I2′，其辦法是淀積SiO2，并借助一個(gè)在第一區(qū)域內(nèi)不覆蓋第一溝槽G1′的第二側(cè)壁的第13光刻膠掩膜刻蝕SiO2，直到導(dǎo)電層SL′的一部分曝露出。隨后刻蝕多晶硅和再刻蝕SiO2，使第一溝槽G1′的底部部分曝露出。隨后淀積厚度約為250nm的摻雜多晶硅并對(duì)其進(jìn)行反刻蝕，據(jù)此，形成具有水平元件Lh′和垂直元件Lv′的導(dǎo)電結(jié)構(gòu)L′，這些結(jié)構(gòu)分別將第一晶體管的柵電極Ga1′與第二晶體管的第一源/漏區(qū)2S/D1′連接(見圖9)。
如同第一實(shí)施例，隨后形成一個(gè)第三絕緣結(jié)構(gòu)、位線和位線的第一接觸。
在第三實(shí)施例中，一個(gè)由硅構(gòu)成的第三襯底1″在一個(gè)與第三襯底1″的一個(gè)表面O″相鄰界的、約2μm厚的層S″中是P摻雜的。摻雜物濃度約為1017cm-3。如同在第一實(shí)施例中，表面O″包含第一區(qū)域和第二區(qū)域。如同在第一實(shí)施例中，第一區(qū)域包含第三區(qū)域并且第二區(qū)域包含第四區(qū)域。在無掩膜的情況下，通過離子注入形成一個(gè)n摻雜的約150nm深的區(qū)域G″。隨后，與第二實(shí)施例相似，形成一個(gè)由SiO2構(gòu)成的第一絕緣層S1″、一個(gè)由多晶硅構(gòu)成的導(dǎo)電層SL″、一個(gè)由SiO2構(gòu)成的第二絕緣層、第一溝槽G1″和第二溝槽G2″(見圖10)。
隨后，淀積SiO2并對(duì)其進(jìn)行反刻蝕，據(jù)此，用SiO2填充第一溝槽和第二溝槽(見圖10)。借助于一個(gè)不覆蓋第四區(qū)域的第13光刻膠掩膜，首先刻蝕SiO2，然后刻蝕多晶硅和然后刻蝕SiO2，致使曝露出部分表面。第13光刻膠掩膜被去除。隨后形成凹槽，其辦法是針對(duì)SiO2有選擇性地刻蝕直到刻蝕深度為約300nm為止。區(qū)域G″的剩余部分適于作為第二晶體管的第二源/漏區(qū)、第三晶體管的第二源/漏區(qū)和作為第一晶體管的第一源/漏區(qū)。然后，SiO2被刻蝕，致使曝露出第一溝槽G1″和第二溝槽G2″的側(cè)壁和底部。
隨后，如同在第二實(shí)施例中，形成第一溝道阻擋區(qū)、第二溝道阻擋區(qū)、第三晶體管的第一源/漏區(qū)、第一晶體管的第二源/漏區(qū)、第二晶體管的第一源/漏區(qū)、柵介電質(zhì)、第一晶體管的柵電級(jí)、第二晶體管的柵電極和第三晶體管的柵電極。借助第14光刻膠掩膜刻蝕多晶硅，用此方法分別使沿第二溝槽相鄰的第一晶體管的柵電極相互絕緣，和分別使沿第二溝槽相鄰的第二晶體管的第二源/漏區(qū)相互絕緣，其中，第14光刻膠掩膜在第二區(qū)域中不覆蓋第一溝槽的第二側(cè)壁和第二溝槽的第二側(cè)壁和第三區(qū)域以及第四區(qū)域的一部分。
隨后，與第二實(shí)施例相似，形成導(dǎo)電結(jié)構(gòu)、位線和位線的第一接觸。
電容器可裝入三個(gè)實(shí)施例的存儲(chǔ)單元中。這種情況可以在第四實(shí)施例中予以闡明。與第一實(shí)施例相似，形成第一溝槽G1*、第二溝槽G2*、第一晶體管的第一源/漏區(qū)1S/D1*、第三晶體管的第二源/漏區(qū)3S/D2*、第二晶體管的第二源/漏區(qū)2S/D2*、第一溝道阻檔區(qū)C1*、第二溝道阻擋區(qū)、第二晶體管的第一源/漏區(qū)2S/D1*、第三晶體管的第一源/漏區(qū)3S/D1*、第一晶體管的第二源/漏區(qū)1S/D2*、柵介電質(zhì)Gd*、第一晶體管的柵電級(jí)Ga1*、第二晶體管的柵電極Ga2*、第三晶體管的柵電極Ga3*、寫字線、讀字線、第一絕緣結(jié)構(gòu)I1*、第二絕緣結(jié)構(gòu)I2*和具有水平元件Lh*和垂直元件Lv*的導(dǎo)電結(jié)構(gòu)L*。
隨后，通過淀積SiO2形成厚約300nm的第二絕緣層S2*。借助一個(gè)不覆蓋第一晶體管的第一源/漏區(qū)1S/D1*上方的導(dǎo)電結(jié)構(gòu)L*的部分水平元件Lh*的第15光刻膠掩膜(未示出)，刻蝕SiO2，直到第一晶體管的第一源/漏區(qū)1S/D1*上方的導(dǎo)電結(jié)構(gòu)L*的部分水平元件Lh*曝露為止。隨后，形成待建立的第一電容器極片P1*的第二接觸K2*，其辦法是淀積鎢和對(duì)其進(jìn)行反刻蝕。
隨后淀積例如厚約200nm的鉑。借助一個(gè)第16光刻膠掩膜(未示出)用例如Cl2+O2刻蝕鉑，借此形成第一電容器極片P1*，其中，第16光膠掩膜在第一區(qū)域內(nèi)不覆蓋位于第二晶體管的第二源/漏區(qū)2S/D2*和第三晶體管的第二源/漏區(qū)3S/D2*上方的部分第二絕緣層S2*。
隨后，淀積厚約20nm的鈦酸鋇鍶并在其上淀積厚約200nm的鉑。借助一個(gè)第17光刻膠掩膜(未示出)，用例如Cl2+O2同時(shí)刻蝕鉑和鈦酸鋇鍶，用此方法制成第二電容器極片P2*和電容器介電質(zhì)Kd*，其中，第17光刻膠掩膜不覆蓋條狀的、平行于第一溝槽伸展的、位于待建立的第一接觸K1*之間的、包含第一電容器極片P1*的區(qū)域。
隨后，如同在第一實(shí)施例中，形成一個(gè)第三絕緣結(jié)構(gòu)I3*、位線B*的第一接觸K1*和位線B*。
在本發(fā)明的框架內(nèi)同樣可以設(shè)想許多種實(shí)施例。尤其是所描述的層、區(qū)、區(qū)域和溝槽的尺寸可以與具體的要求相匹配。同樣的情況也適用于所建議的摻雜物濃度。由SiO2構(gòu)成的結(jié)構(gòu)和層尤其可以通過熱氧化或通過一種淀積法制成。多晶硅既可以在淀積期間也可以在沉積之后被摻雜。也可以例如用金屬硅化物和/或金屬代替摻雜的多晶硅。首先是具有高介電常數(shù)的介電質(zhì)，例如鈣鈦礦適于用作電容器介質(zhì)的材料。
為制造第一絕緣結(jié)構(gòu)，也可以采用化學(xué)-機(jī)械拋光和隨后輕微的過腐蝕，代替對(duì)淀積的SiO2的反刻蝕。同樣的情況適于制造導(dǎo)電結(jié)構(gòu)。
權(quán)利要求
1．DRAM單元裝置，--具有存儲(chǔ)單元，這些單元各包含一個(gè)第一晶體管、一個(gè)第二晶體管和一個(gè)第三晶體管，--其中，第一晶體管的柵電極(Ga1)與第二晶體管的第一源/漏區(qū)(2S/D1)相連，--其中，第二晶體管的第二源/漏區(qū)(2S/D2)與一個(gè)寫位線(B)相連，--其中，第二晶體管的柵電極(Ga2)與一個(gè)寫字線(WS)相連，--其中，第三晶體管的柵電極(Ga3)與一個(gè)讀出字線(WA)相連，--其中，第一晶體管的第二源/漏區(qū)(1S/D2)與第三晶體管的第一源/漏區(qū)(3S/D1)相連，--其中，第三晶體管的第二源/漏區(qū)(3S/D2)與一讀位線(B)相連，其特征在于，第一晶體管、第二晶體管和第三晶體管是垂直的MOS晶體管。
2．根據(jù)權(quán)利要求1的DRAM單元裝置，--其中，在位于一個(gè)半導(dǎo)體材料襯底(1)內(nèi)的第一溝槽(G1)的第一側(cè)壁上具有一層?xùn)沤橘|(zhì)(Gd)，--其中，在第二溝槽(G2)的第一側(cè)壁上具有該層?xùn)沤橘|(zhì)，--其中，第一溝槽(G1)和第二溝槽(G2)基本上平行伸展，--其中，寫字線(WS)沿第一溝槽(G1)伸展，--其中，讀字線(WA)沿第二溝槽(G2)伸展，--其中，第一溝槽(G1)內(nèi)的第二晶體管的柵電極(Ga2)與第一溝槽(G1)的第一側(cè)壁(1F1)鄰界，--其中，第二溝槽(G2)內(nèi)的第三晶體管的柵電極(Ga3)與第二溝槽(G2)的第一側(cè)壁(2F1)鄰界。
3．根據(jù)權(quán)利要求2的DRAM單元裝置，--其中，第二晶體管的第一源/漏區(qū)(2S/D1)與第一溝槽(G1)的底部鄰界，--其中，第三晶體管的第一源/漏區(qū)(3S/D1)與第二溝槽(G2)的底部鄰界，--其中，第二晶體管的第二源/漏區(qū)(2S/D2)在側(cè)向與第一溝槽(G1)的第一側(cè)壁(1F1)鄰界，--其中，第三晶體管的第二源/漏區(qū)(3S/D2)在側(cè)向與第二溝槽(G2)的第一側(cè)壁(2F1)鄰界，--其中，寫入位線(B)和讀出位線(B)垂直于寫字線(WS)和讀字線(WA)伸展，--其中，寫位線(B)設(shè)在第二個(gè)第一源/漏區(qū)(2S/D1)的上方并且和讀位線(B)設(shè)在第三晶體管的第一源/漏區(qū)(3S/D1)的上方。
4．根據(jù)權(quán)利要求3的DRAM單元裝置，--其中，第一晶體管的柵電極(Ga1)與第二溝槽(G2)的第二側(cè)壁(2F2)鄰界和安置在第二溝槽(G2)內(nèi)，--其中，在第二溝槽(G2)的第二側(cè)壁(2F2)上具有柵介質(zhì)(Gd)，--其中，第三晶體管的第一源/漏區(qū)(3S/D1)與第一晶體管的第二源/漏區(qū)(1S/D2)相重合，--其中，第一晶體管的第一源/漏區(qū)(1S/D1)在側(cè)向與第二溝槽(G2)的第二側(cè)壁(2F2)鄰界，--其中，第一晶體管的柵電級(jí)(Ga1)經(jīng)導(dǎo)電結(jié)構(gòu)(L)與第二晶體管的第一源/漏區(qū)(2S/D1)連接，--其中，導(dǎo)電結(jié)構(gòu)(L)包含一水平元件(Lh)和一垂直元件(Lv)，--其中，水平元件(Lh)安置在第一絕緣層(S1)的第一部分上，該第一部分安置在第一晶體管的第-源/漏區(qū)(1S/D1)上，--其中，垂直元件(Lv)與第一溝槽(G1)的第二側(cè)壁(1F2)鄰界和安置在第一溝槽(G1)內(nèi)，--其中，讀位線(B)與寫位線(B)重合。
5．根據(jù)權(quán)利要求4的DRAM單元裝置，--其中，第一晶體管的第一源/漏區(qū)(1S/D1)在側(cè)向與第一溝槽(G1)的第二側(cè)壁(1F2)鄰界，--其中，第一晶體管的第一源/漏區(qū)(1S/D1)、第一晶體第二源/漏區(qū)(1S/D2)、第二晶體管的第一源/漏區(qū)(2S/D1)、第二晶體管的第二源/漏區(qū)(2S/D1)、第三晶體管的第一源/漏區(qū)(3S/D1)和第三晶體管的第二源漏區(qū)(3S/D2)是由第一導(dǎo)電類型摻雜的，--其中，襯底(1)在一個(gè)與襯底(1)的表面(O)相鄰界的薄層(S)內(nèi)是由與第一導(dǎo)電類型相反的第二導(dǎo)電類型摻雜的，--其中，該薄層(S)具有第一摻雜物濃度，--其中，一個(gè)第一溝道阻擋區(qū)(C1)與第一溝槽(G1)的第二側(cè)壁鄰界并安置在襯底(1)內(nèi)，--其中，在第一溝槽(G1)的第二側(cè)壁上具有柵介質(zhì)(Gd)，--其中，該第-溝道阻擋區(qū)(C1)是由第二導(dǎo)電類型摻雜的并具有第二摻雜物濃度，該濃度高于第一摻雜物濃度。
6．根據(jù)權(quán)利要1至5之一的DRAM單元裝置，其中，第二晶體管的相鄰第二源/漏區(qū)(2S/D2)和第三晶體管的相鄰第二源/漏區(qū)(3S/D2)，是分別通過一個(gè)用絕緣材料填充的凹槽相互絕緣的。
7．根據(jù)權(quán)利要求1至6之一的DRAM單元裝置，--其中，存儲(chǔ)單元各包含一個(gè)電容器，--其中，電容器包含一個(gè)第一電容器極片(P1*)、一個(gè)第二電容器極片(P2*)和一個(gè)設(shè)在第一電容器極片與第二電容器極片(P2*)之間的電容器介質(zhì)(Kd*)，--其中，第一電容器極片(P1*)與第一晶體管的第一源/漏區(qū)(1S/D1*)連接。
8．根據(jù)權(quán)利要求7的DRAM單元裝置，--其中，第一電容器極片(P1*)經(jīng)第二接觸(K2*)與第一晶體管的第一源/漏區(qū)(1S/D1*)連接并安置在第一晶體管的第一源/漏區(qū)(1S/D1*)的上方，--其中，第二電容器極片(P2*)安置在第一電容器極片(P1*)的上方和位線(B*)的下方，--其中，第二電容器極片(P2*)由沿第一溝槽(G1*)的相鄰電容器連接。
9．用于制造DRAM單元裝置的方法，--其中，各包含一個(gè)第一晶體管，一個(gè)第二晶體管和一個(gè)第三晶體管的存儲(chǔ)單元被建立，--其中，寫字線(WS)與讀字線(WA)和垂直于寫字線(WS)與讀字線(WA)的寫位線(B)和讀位線(B)被建立，--其中，柵電極、第一源/漏區(qū)和第二源/漏區(qū)被建立，--其中，第一晶體管的一個(gè)柵電極(Ga1)與第二晶體管的一個(gè)第一源/漏區(qū)(2S/D1)被連接，--其中，第二晶體管的一個(gè)第二源/漏區(qū)(2S/D2)與一個(gè)寫位線(B)連接，--其中，第二晶體管的一個(gè)柵電極(Ga2)與一個(gè)寫字線(WS)連接，--其中，第三晶體管的一個(gè)柵電極(Ga3)與一個(gè)讀字線(WA)被連接，--其中，第一晶體管的第二源/漏區(qū)(1S/D2)與第三晶體管的一個(gè)第一源/漏區(qū)(3S/D1)連接，--其中，第三晶體管的一個(gè)第二源/漏區(qū)(3S/D2)與一個(gè)讀位線(B)連接，--其中，第一晶體管、第二晶體管和第三晶體管被形成為垂直晶體管。
10．根據(jù)權(quán)利要求9的方法，--其中，在襯底(1)中，相互基本平行伸展的第一溝槽(G1)和第二溝槽(G2)被建立，--其中，在第一溝槽(G1)的第一側(cè)壁(1F1)上和在第二溝槽(G2)的第一側(cè)壁(2F1)上被加上一個(gè)柵介質(zhì)(Gd)，--其中，第一溝槽(G1)內(nèi)的第二晶體管的柵電極(Ga2)作為側(cè)墻與第一溝槽(G1)的一個(gè)第一側(cè)壁(1F1)鄰界地被形成，--其中，寫字線(WS)沿第一溝槽(G1)伸展，--其中，第二溝槽(G2)內(nèi)的第三晶體管的柵電極(Ga3)作為側(cè)墻與第二溝槽(G2)的第一側(cè)壁(2F1)鄰界地被形成，--其中，讀字線(WA)沿第二溝槽(G2)伸展。
11．根據(jù)權(quán)利要求10的方法，--其中，第二晶體管的第一源/漏區(qū)(2S/D1)是如此被建立的，使該區(qū)與第一溝槽(G1)的底部鄰界，--其中，第三晶體管的第一源/漏區(qū)(3S/D1)是如此被建立的，使該區(qū)與第二溝槽(G2)的底部鄰界，一一其中，第二晶體管的第二源/漏區(qū)(2S/D2)是如此被建立的，使該區(qū)在側(cè)向與第一溝槽(G1)的第一側(cè)壁(1F1)鄰界，--其中，第三晶體管的第二源/漏區(qū)(3S/D2)是如此被建立的，使該區(qū)在側(cè)向與第二溝槽(G2)的第一側(cè)壁(2F1)鄰界，--其中，寫位線(B)和讀位線(B)是如此被建立的，使這些位線垂直于寫字線(WS)和讀字線(WA)伸展，--其中，寫位線(B)在第二晶體管的的第一源/漏區(qū)(2S/D1)的上方被形成，并且讀位線(B)在第三晶體管的第一源/漏區(qū)(3S/D1)的上方被形成。
12．根據(jù)權(quán)利要求11的方法，--其中，在第二溝槽(G2)的第二側(cè)壁(2F2)上設(shè)置柵介質(zhì)(Gd)，--其中，第二溝槽(G2)內(nèi)的第一晶體管的柵電極(Ga1)與第二溝槽(G2)的一個(gè)第二側(cè)壁(2F2)鄰界地被形成，--其中，第二晶體管的第二源/漏區(qū)(2S/D2)是如此被建立的，使該區(qū)與第一溝槽(G1)的底部鄰界，--其中，第一晶體管的一個(gè)第一源/漏區(qū)(1S/D1)是如此被建立的，使該區(qū)側(cè)向與第二溝槽(G2)的第二側(cè)壁(2F2)鄰界，--其中，在第一晶體管的第一源/漏區(qū)(1S/D1)上，一導(dǎo)導(dǎo)結(jié)構(gòu)(L)的一水平元件(Lh)是如此被建立的，使該元件與第一晶體管的柵電級(jí)(Ga1)被連接，--其中，一柵介質(zhì)(Gd)與第一溝槽(G1)的一個(gè)第二側(cè)壁(1F2)鄰界地被建立，--其中，與第一溝槽(G1)的第二側(cè)壁(1F2)相鄰界地在第一溝槽(G1)內(nèi)建立導(dǎo)電結(jié)構(gòu)(L)的一個(gè)垂直元件(Lv)，并且是如此建立的，使該元件與第二晶體管的第一源/漏區(qū)(2S/D1)和與導(dǎo)電結(jié)構(gòu)(L)的水平元件(Lh)連接，--其中，位線(B)被建立，這些位線分另既用作讀位線(B)，又用作寫位線(B)。
13．根據(jù)權(quán)利要求12的方法，--其中，包含半導(dǎo)體材料的襯底(1)在一個(gè)與襯底(1)的一個(gè)表面(O)鄰界的薄層(S)內(nèi)由一個(gè)第二導(dǎo)電類型以第一摻雜物濃度被摻雜，--其中，第一晶體管的第一源/漏區(qū)(1S/D1)是如此形成的，使該區(qū)在側(cè)向與第一溝槽(G1)的第二側(cè)壁(1F2)鄰界，--其中，一個(gè)第一存儲(chǔ)單元的第三晶體管的第二源/漏區(qū)(3S/D2)和一個(gè)相鄰的第二存儲(chǔ)單元的第二晶體管的第二源/漏區(qū)(2S/D2)是如此形成的，使這兩個(gè)區(qū)相互鄰界或重合，--其中，在襯底(1)內(nèi)，第一晶體管的第一源/漏區(qū)(1S/D1)、第一晶體管的第二源/漏區(qū)(1S/D2)、第二晶體管的第一源/漏區(qū)(2S/D1)、第二晶體管的第二源/漏區(qū)(2S/D2)、第三晶體管的第一源/漏區(qū)(3S/D1)和第三晶體管的第二源/漏區(qū)(3S/D2)通過注入被建立，并且是如此被建立的，使這些源/漏區(qū)被與第二導(dǎo)電類型相反的第一導(dǎo)電類型摻雜，--其中，在第一溝槽之外，一個(gè)由第二導(dǎo)電類型摻雜的第一溝道阻擋區(qū)(C1)與第一溝槽(G1)的第二側(cè)壁鄰界地通過注入如此地被建立，使該區(qū)具有一個(gè)第二摻雜物濃度，該濃度高于第一摻雜物濃度，--其中，位線(B)在第一晶體管的第一源/漏區(qū)(1S/D1)的、第一晶體管的第二源/漏區(qū)(1S/D2)的、第二晶體管的第一源/漏區(qū)(2S/D1)的、第二晶體管的第二源/漏區(qū)(2S/D2)的、第三晶體管的第一源/漏區(qū)(3S/D1)的和第三晶體管的第二源/漏區(qū)(3S/D2)的上方伸展。
14．根據(jù)權(quán)利要求13的方法，--其中，在襯底(1)的薄層(S)內(nèi)，一由第一導(dǎo)電類型摻雜的區(qū)域(G)被建立，--其中，在表面(O)上，絕緣材料被淀積并被刻蝕，使結(jié)構(gòu)化的第一絕緣層(S1)得以形成，--其中，從區(qū)域(G)中，通過建立第一溝槽(G1)和第二溝槽(G2)形成第一晶體管的第一源/漏區(qū)(1S/D1)、第二晶體管的第二源/漏區(qū)(2S/D2)，和第三晶體管的第二源/漏區(qū)(3S/D2)，--其中，在建立第-溝槽(G1)和第二溝槽(G2)之后，通過傾斜注入形成第一溝道阻擋區(qū)(C1)，--其中，在建立第一溝道阻擋區(qū)(C1)之后，在注入第三晶體管的第一源/漏區(qū)(3S/D1)、第一晶體管的第二源/漏區(qū)(1S/D2)和第二晶體管的第一源/漏區(qū)(2S/D1)時(shí)，使用一個(gè)條狀的第5光刻膠掩膜，該掩膜保護(hù)位于相鄰位線(B)之間的第二區(qū)域(B2)防止注入，--其中，為了建立第一晶體管的柵電極(Ga1)、第二晶體管的柵電極(Ga2)和第三晶體管的柵電極(Ga3)，在建立柵介質(zhì)(Gd)之后，導(dǎo)電材料被淀積并被反刻蝕，以便以側(cè)墻形式形成第一晶體管的柵電極(Ga1)、第二晶體管的柵電極(Ga2)和第三晶體管的柵電極(Ga3)，--其中，借助一個(gè)第6光刻膠掩膜，通過刻蝕導(dǎo)電材料使沿第二溝槽(G2)相鄰的第一柵電極(Ga1)相互絕緣--其中，隨后第一溝槽(G1)和第二溝槽(G2)用絕緣材料填充，--其中，在建立導(dǎo)電結(jié)構(gòu)(L)之后，一個(gè)由絕緣材料構(gòu)成的第三絕緣結(jié)構(gòu)(I3)被建立，其辦法是借助一個(gè)第10光刻膠掩膜對(duì)絕緣材料進(jìn)行刻蝕，使第三晶體管的第二源/漏區(qū)(3S/D2)和第二晶體管的第二源/漏區(qū)(2S/D2)部分地被曝露，-其中，隨后，導(dǎo)電材料被淀積并借助一個(gè)第11光刻膠掩膜如此地被結(jié)構(gòu)化，使位線(B)和位線(B)的接觸(K)得以形成。
15．根據(jù)權(quán)利要求14的方法，--其中，在建立第一絕緣結(jié)構(gòu)(I1)之后，一個(gè)第二絕緣結(jié)構(gòu)(I2)被建立，其措施在于，淀積絕緣材料被淀積，并借助一個(gè)不覆蓋第一溝槽(G1)的第二側(cè)壁和第二溝槽(G2)的第二側(cè)壁(2F2)的第7光刻膠掩膜被刻蝕，使第一柵電極(Ga1)部分地被曝露，--其中，借助一個(gè)不覆蓋第一溝槽(G1)的第二側(cè)壁(1F2)的第8光刻膠掩膜部分地曝露第二晶體管的第一源/漏區(qū)(2S/D1)，并且隨后，為了建立導(dǎo)電結(jié)構(gòu)(L)，導(dǎo)電材料被淀積并被結(jié)構(gòu)化。
16．根據(jù)權(quán)利要求14的方法，--其中，在刻蝕淀積在表面(O′)上的絕緣材料之前，在該絕緣材料上淀積一導(dǎo)電層(S1′)，--其中，在用絕緣材料填充第一溝槽(G1′)和第二溝槽(G2′)之后，借助一個(gè)覆蓋第一溝槽(G1′)的第二側(cè)壁和第二溝槽(G2′)的第二側(cè)壁(2F2*)的第12光刻膠掩膜，部分地去除導(dǎo)電層(S1′)，--其中，隨后，絕緣材料被淀積并借助一個(gè)不覆蓋第一溝槽(G1)的第二側(cè)壁(1F2′)的第13光刻膠掩膜被結(jié)構(gòu)化，--其中，隨后，通過刻蝕曝露出第二晶體管的第一源/漏區(qū)(2S/D1′)，--其中，隨后，為建立導(dǎo)電結(jié)構(gòu)(L′)，導(dǎo)電材料被淀積并被結(jié)構(gòu)化。
17．根據(jù)權(quán)利要15或16的方法，其中，為了對(duì)第二晶體管的相鄰的第二源/漏區(qū)(2S/D2)進(jìn)行絕緣，借助一個(gè)覆蓋位于第二晶體管的第二源/漏區(qū)(2S/D2)之間的第四區(qū)域(B4)的第一光刻膠掩膜，通過注入建立區(qū)域(G)。
18．根據(jù)權(quán)利要求15或16的方法，--其中，在無掩膜的情況下，通過注入建立區(qū)域(G″)，--其中，為了對(duì)第二晶體管的相鄰的第二源/漏區(qū)進(jìn)行絕緣，凹槽(V)被建立并用被填充以絕緣材料。
19．根據(jù)權(quán)利要求9至18之一的方法，--其中，為存儲(chǔ)單元，各建立一具有一個(gè)第一電容器極片(P1*)、一電容器介質(zhì)(Kd*)和一第二電容器極片(P2*)的電容器，--其中，第一電容器極片(P1*)與第一晶體管的第一源/漏區(qū)(1S/D1*)連接。
20．根據(jù)權(quán)利要求19的方法，--其中，在第一晶體管的第一源/漏區(qū)(1S/D1*)上方建立第一電容器極片(P1*)，--其中，一第二接觸(K2*)被建立，該接觸使第一電容極片(P1*)與第一晶體管的第一源/漏區(qū)(1S/D1*)連接，--其中，在第一電容器極片(P1*)的上方建立電容器介質(zhì)(Kd*)，在電容器介質(zhì)(Kd*)的上方建立第二電容器極片(P2*)并在第二電容器極片(P2*)的上方建立位線(B*)--其中，第二電容器極片(P2*)被沿第一構(gòu)槽(G1*)相鄰的電容器連接。
全文摘要
DRAM單元裝置中的每個(gè)存儲(chǔ)單元包含三個(gè)晶體管,在這些晶體管中至少有一個(gè)為垂直晶體管結(jié)構(gòu)。這些晶體管可形成在第一溝槽和第二溝槽的側(cè)壁上,其中,寫字線沿第一溝槽的第一側(cè)壁伸展,讀字線沿第二溝槽的第一側(cè)壁伸展并且位線(B)在字線的上方并垂直于該字線伸展,并且第三個(gè)第一源/漏區(qū)(3S/D1)和第一個(gè)第二源/漏區(qū)(1S/D2)以及第三個(gè)第二源/漏區(qū)(3S/D2)和第二個(gè)第二源/漏區(qū)(2S/D2)重疊。
文檔編號(hào)H01L21/8242GK1210339SQ9810971
公開日1999年3月10日 申請(qǐng)日期1998年6月5日 優(yōu)先權(quán)日1997年6月6日
發(fā)明者B·格貝爾, E·貝爾塔諾利 申請(qǐng)人:西門子公司