專利名稱：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器及其下電極的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的制造方法，特別是涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器及其下電極的制造方法。
當(dāng)電腦微處理器功能逐漸增多，軟件所進(jìn)行的程序與運(yùn)算愈來(lái)愈龐大時(shí)，存儲(chǔ)器的電容需求也就愈來(lái)愈高。而隨著動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器集成度的增加，目前所發(fā)展存儲(chǔ)單元包括一個(gè)轉(zhuǎn)移場(chǎng)效應(yīng)晶體管與一個(gè)存儲(chǔ)電容器。

圖1是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory-DRAM)元件存儲(chǔ)單元的電路示意圖。其中，由半導(dǎo)體基底表面的電容陣列(Array ofCapacitors)中所篩選出的電容器C，可利用其充放電的特性存儲(chǔ)數(shù)據(jù)。最常用的作法，是將二進(jìn)位的單一位元數(shù)據(jù)存儲(chǔ)在所有的電容器中，當(dāng)未充電時(shí)其電容為邏輯0，而充電后其電容則為邏輯1。通常，在電容器C的上電極(單元電極)102與下電極(存儲(chǔ)電極)100間填入介電質(zhì)101，以提供電極間所需的介電常數(shù)，并且將電容器C耦合至一位線(Bit Line)BL，藉由電容器C的充放電而達(dá)到讀寫的目的。而電容器C其充放電之間的切換工作是通過(guò)轉(zhuǎn)移場(chǎng)效應(yīng)晶體管(Transfer Field Effect Transistor-TFET)T執(zhí)行。其方法是將位線BL與轉(zhuǎn)移場(chǎng)效應(yīng)晶體管T的源極相連，電容器C與轉(zhuǎn)移場(chǎng)效應(yīng)晶體管T的漏極相接，而字線(Word Line)WL的信號(hào)則饋入轉(zhuǎn)移場(chǎng)效應(yīng)晶體管T的柵極，以決定電容器C是否與位線BL相連接。
在傳統(tǒng)DRAM的存儲(chǔ)電容量少于1M(Mega＝百萬(wàn))位元時(shí)，于集成電路制作工藝中，主要是利用二維空間的電容器來(lái)實(shí)現(xiàn)，亦即泛稱的平坦型電容器(Planar Type Capacitor)。由于平坦型電容器需占用半導(dǎo)體基底相當(dāng)大的面積來(lái)存儲(chǔ)電荷，故不適合應(yīng)于高度的集成化。高度集成化的DRAM，例如大于4M位元的存儲(chǔ)電容量，需要利用三維空間的電容器來(lái)實(shí)現(xiàn)，例如所謂的堆疊型(Stacked Type)或溝槽型(Trench Type)電容器。
與平坦型電容器比較，堆疊型或溝槽型電容器可以在存儲(chǔ)單元的尺寸進(jìn)一步縮小的情況下，仍能獲得相當(dāng)大的電容量。雖然如此，當(dāng)存儲(chǔ)器元件再進(jìn)入更高度集成化時(shí)，例如，具有64M位元容量的DRAM，單純的三維空間電容器結(jié)構(gòu)已不再適用。
解決的方法之一是將電容器的電極與介電膜層水平向延伸，并且向上堆疊而形成所謂的鰭型(Fin Type)堆疊電容器，使電容器可藉表面積的增加而增加存儲(chǔ)的電容量。其相關(guān)技術(shù)可參考Ema等人的論文“3-DimensionalStacked Capacitor Cell for 16M and 64M DRAMs”，International ElectronDevices Meeting，pp592-595，Dec.1988?；騾⒖济绹?guó)專利第5,071,783號(hào)、第5,126,810號(hào)以及第5,206,787號(hào)。
另一種解決方法是使電容器的電極與介電膜層延伸成一垂直狀結(jié)構(gòu)而形成所謂的柱型(Cylindrical Type)堆疊電容器，使電容器可藉表面積的增加而增加其所能存儲(chǔ)的電容量。其相關(guān)技術(shù)可參考Wakamiya等人的論文“NovelStacked Capacitor Cell for 64Mb DRAM”，1989 Symposium on VLSITechnology Digest of Technical Papers，pp.69-70，或參考美國(guó)專利第5,077,688號(hào)。
隨集成度不斷地增加，DRAM存儲(chǔ)單元的尺寸仍會(huì)繼續(xù)縮小。如熟悉此技藝者所知，存儲(chǔ)單元尺寸的縮小，存儲(chǔ)電容值也將減少。而電容值的減少又將造成α射線入射所引起的軟錯(cuò)誤(Soft Error)機(jī)會(huì)的增加。因此，此技藝者仍不斷在找尋新的存儲(chǔ)電容器結(jié)構(gòu)及其制造方法，藉以使得在存儲(chǔ)電容所占的平面縮小的情況下，仍能維持所需的電容值。
本發(fā)明的目的在于提供一種電容器及其下電極的制造方法，以使在存儲(chǔ)電容所占平面縮小的情況下，仍能維持所需電容值，并能增加制作工藝的裕度(Tolerance)，以提高產(chǎn)品正品率，減少制造成本。
根據(jù)本發(fā)明的目的，提出一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，此電容器形成于接觸窗的上方，其下電極包括摻雜非晶硅層、不具有摻雜的非晶硅層以及半球型硅晶粒層所組成，其制造方法簡(jiǎn)述如下在形成有雙重金屬鑲嵌開(kāi)口(Dual Damascene Opening)的絕緣層中，先依序形成摻雜非晶硅層與不具有摻雜的非晶硅層，使其與雙重金屬鑲嵌口所裸露的接觸窗電性耦接。然后，將絕緣層去除，裸露出摻雜非晶硅層與不具有摻雜的非晶硅層所形成的下電極架構(gòu)。其后，再于摻雜非晶硅層與不具有摻雜的非晶硅層所裸露的表面上形成半球型硅晶粒層。
依照本發(fā)明的實(shí)施例，摻雜非晶硅層與不具有摻雜的非晶硅層在相同的反應(yīng)室中形成。其中，摻雜非晶硅的摻雜是在非晶硅形成的同時(shí)(In-Situ)進(jìn)行，其沉積溫度約為500-540℃之間；不具摻雜的非晶硅層則在溫度約為470-530℃之間形成。并且，在去除絕緣層之前，還包括以化學(xué)機(jī)械研磨法研磨摻雜非晶硅層與不具有摻雜的非晶硅層，暴露出該絕緣層表面的制作工藝，以使摻雜非晶硅層與不具有摻雜的非晶硅層留于雙重金屬鑲嵌開(kāi)口中。而在高度真空下形成半球型硅晶粒層之后，還包括形成介電膜層與導(dǎo)電層，以完成電容器的制作。
本發(fā)明的目的是這樣實(shí)現(xiàn)的，即提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其中，該電容器形成于一接觸窗的上方；該電容器下電極的方法包括下列步驟于該接觸窗上形成一絕緣層；限定該絕緣層，形成一雙重金屬鑲嵌開(kāi)口，裸露出該接觸窗；于該雙重金屬鑲嵌開(kāi)口中該絕緣層與該接觸窗的表面上形成一摻雜非晶硅層；于該摻雜非晶硅層上形成一不具有摻雜的非晶硅層；去除該絕緣層，以裸露出該摻雜非晶硅層與該不具有摻雜的非晶硅層，形成該下電極的架構(gòu)；以及于該摻雜非晶硅層與該不具有摻雜的非晶硅層的表面形成一半球型硅晶粒層。
本發(fā)明還提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器的制造方法，該方法包括下述步驟提供一基底，其上已形成有一場(chǎng)效應(yīng)晶體管，該場(chǎng)效應(yīng)晶體管包括一源極區(qū)與一漏極區(qū)；在該基底上形成一介電層；在該介電層上形成一阻障層；限定該阻障層與該介電層，形成一接觸窗開(kāi)口，裸露出該漏極區(qū)；在該接觸窗開(kāi)口中填入一第一導(dǎo)電層，以形成一接觸窗；在該阻障層與該接觸窗上形成一絕緣層；限定該絕緣層，形成一雙重金屬鑲嵌開(kāi)口，裸露出該接觸窗；在該雙重金屬鑲嵌開(kāi)口中的該絕緣層與所述接觸窗上形成一摻雜非晶硅層；在該摻雜非晶硅層上形成一不具有摻雜的非晶硅層；去除該絕緣層，以裸露出該摻雜非晶硅層與該不具有摻雜的非晶硅層，形成一下電極的架構(gòu)；在該摻雜非晶硅層與該不具有摻雜的非晶硅層表面形成一半球型硅晶粒層；在該半球型硅晶粒層上形成一介電膜層；以及在該介電膜層上形成一第二導(dǎo)電層。
本發(fā)明方法的優(yōu)點(diǎn)在于，其在電容占據(jù)面積縮小的情況下，增加電容器下電極表面積，提高電容器電荷存儲(chǔ)能力，提高產(chǎn)品成品率，降低成本。
以下結(jié)合附圖，描述本發(fā)明的實(shí)施例，其中圖1為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器元件存儲(chǔ)單元電路示意圖；圖2A-圖2J為本發(fā)明動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器制造流程剖面示意圖。
請(qǐng)參照?qǐng)D2A至圖2J，其為本發(fā)明一優(yōu)選實(shí)施例的一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器的制造流程剖面示意圖。
請(qǐng)參照?qǐng)D2A，首先，在一基底200表面，例如是P型硅基底形成場(chǎng)區(qū)202以限定元件主動(dòng)區(qū)201，續(xù)再于基底200的主動(dòng)區(qū)201上形成動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的場(chǎng)效應(yīng)晶體管，包括一柵極204與一源極/漏極區(qū)205、206。其中，柵極204形成有一頂蓋層203，并且在柵極204側(cè)壁形成有間隙壁207。而頂蓋層203與間隙壁207的材料包括氧化硅。然后，再于基底200上形成一層具有開(kāi)口209圖案的絕緣層208，并且在開(kāi)口209中形成與源極/漏極區(qū)205電性耦接的位線210。
然后，請(qǐng)參照?qǐng)D2B，于基底200上形成介電層212。典型的介電層212材料為氧化硅，例如由氧化硅層、硼磷硅玻璃層以及氧化硅層三明治型結(jié)構(gòu)構(gòu)成的介電層，然后，再進(jìn)行平坦化制造，以使介電層212表面更為平坦。例如以化學(xué)機(jī)械研磨法研磨介電層212表面以執(zhí)行全面(Global)平坦化制作工藝。然后，在介電層212上形成一層阻障層214，其材料包括氮化硅。
接著，請(qǐng)參照?qǐng)D2C，限定阻障層214與介電層212，以形成一接觸窗開(kāi)口圖案216，裸露出源極/漏極區(qū)206。然后，在開(kāi)口216中填入導(dǎo)體材料，以形成插塞/接觸窗218，與源極/漏極區(qū)206電耦接。典型的導(dǎo)體材料包括摻雜多晶硅、鎢或鋁，在本實(shí)施例中較佳的是鎢。典型接觸窗/插塞218的制作方法在基底200上形成一層導(dǎo)體層，使其覆蓋阻障層214a的表面，并且填入于開(kāi)口216之中。然后，再進(jìn)行回蝕刻，以去除阻障層214a表面上的導(dǎo)體層。其中回蝕刻的方法例如采用化學(xué)機(jī)械研磨法(CMP)或反應(yīng)性離子蝕刻制作工藝(Reactive Ion Etching Process)。
然后，請(qǐng)參照?qǐng)D2D，在基底200上形成一層絕緣層220，使其覆蓋阻障層214a與接觸窗/插塞218表面。絕緣層220的厚度可依照所需電容量加以估計(jì)，其材料包括氧化硅，形成的方法例如化學(xué)氣相沉積法。
其后，請(qǐng)參照?qǐng)D2E，限定絕緣層220埃，形成雙重金屬鑲嵌開(kāi)口(DualDamascene Opening)222，至少裸露出接觸窗/插塞218的表面。雙重金屬鑲嵌開(kāi)口為一種剖面呈梯狀的開(kāi)口，在本發(fā)明中較佳的雙重金屬鑲嵌開(kāi)口222包括一種外型呈柱狀(Cylindrical Shape)，或其它任何一種形式的雙重金屬鑲嵌開(kāi)口。
形成雙重金屬鑲嵌開(kāi)口222的方法可以采用多種典型的方式。第一種方法，是采用兩層光致抗蝕劑層的方法。其中，第一個(gè)光致抗蝕劑層具有雙重金屬鑲嵌開(kāi)口222的上開(kāi)口222a圖案，用來(lái)作為去除部分絕緣層220的蝕刻掩模，而第二個(gè)光致抗蝕劑層則具有雙重金屬鑲嵌開(kāi)口222的下開(kāi)口222b圖案，其開(kāi)口圖案比第一個(gè)光致抗蝕劑層窄，用以去除所剩余的絕緣層220，裸露出接觸窗/插塞218的表面。第二種方法，也是利用二層光致抗蝕劑層的方式。其中，第一個(gè)光致抗蝕劑層具有雙重金屬鑲嵌開(kāi)口222的下開(kāi)口222b圖案，其開(kāi)口圖案比第二個(gè)光致抗蝕劑層窄，用以去除絕緣層220，裸露出接觸窗/插塞218的表面。而第二個(gè)光致抗蝕劑層用以形成雙重金屬鑲嵌開(kāi)口222的上開(kāi)口222a圖案。
熟悉此技藝者也還可采用其它的方式以形成雙重金屬鑲嵌開(kāi)口222。例如，使用半調(diào)型光罩(Half Tone Optical Mask)或利用多種厚度光致抗蝕劑層等方法。
其后，請(qǐng)參照?qǐng)D2F，在基底200上形成一層導(dǎo)電層224，使其覆蓋整個(gè)絕緣層220埃表面，并且覆蓋雙重金屬鑲嵌開(kāi)口222中所暴露的阻障層214a與接觸窗/插塞218。導(dǎo)電層224材料包括非晶硅，由具有摻雜的非晶硅層226與不具有摻雜的非晶硅層228所共同組成也可以。其中，具有摻雜的非晶硅層226的形成方法，例如可以磷化氫(PH3)與硅烷(SiH4)為氣體源，采用化學(xué)氣相沉積的方式，在非晶硅層沉積的同時(shí)(In-Situ)摻雜，其較佳的厚度約為500埃-3000埃左右，較佳的沉積溫度約在500℃-540℃之間。而不具有摻雜的非晶硅層228的形成方法，也可采用化學(xué)氣相沉積法，其可在具有摻雜的非晶硅層226形成之后，在相同的反應(yīng)室中，以硅烷為反應(yīng)氣體來(lái)形成。不具摻雜的非晶硅層228的較佳厚度約為100埃-800埃左右，而較佳的沉積溫度約在470℃-530℃之間。
然后，請(qǐng)參照?qǐng)D2G，去除雙重金屬鑲嵌開(kāi)口222以外所形成的導(dǎo)電層224。例如，采用化學(xué)機(jī)械研磨法，研磨導(dǎo)電層224，直至裸露出絕緣層220埃表面，留下雙重金屬鑲嵌開(kāi)口222的導(dǎo)電層224a。
接著，請(qǐng)參照?qǐng)D2H，去除絕緣層220埃，裸露出導(dǎo)電層224a的輪廓。例如，以阻障層214a為蝕刻終止層，采用各向異性蝕刻制作工藝，以去除絕緣層220埃。其所裸露的導(dǎo)電層224a外觀呈柱狀或冠狀結(jié)構(gòu)為本發(fā)明電容器下電極的主要構(gòu)形。在本實(shí)施例中，柱狀或冠狀結(jié)構(gòu)外層為具有摻雜的非晶硅226a，而內(nèi)層為不具有摻雜的非晶硅228a。
其后，請(qǐng)參照?qǐng)D2I，當(dāng)導(dǎo)電層224a由具有摻雜非晶硅層226a與不具有摻雜的非晶硅層228a所共同組成時(shí)，在其二者所裸露的表面上再形成半球型硅晶粒(HSG)層230為好，以增加電容器下電極的表面積，其形成的方法例如在具有高度真空的反應(yīng)室中，以硅烷或硅乙烷為反應(yīng)氣體進(jìn)行反應(yīng)，其較佳的反應(yīng)壓力約在10-3～10-4Torr之間，之后并在相同的反應(yīng)室中進(jìn)行真空回火，其較佳的壓力約在10-8～10-9Torr之間，較佳的制作工藝溫度約在550℃～660℃之間。半球型硅晶粒層230表面積的大小端視其形成于何種材料而定。在本實(shí)施例中，在具有摻雜非晶硅層226a上所形成的半球型硅晶粒層230，其表面積約增加一倍以上，而形成于不具有摻雜的非晶硅層228a的則增加約兩倍以上。
接著，請(qǐng)參照?qǐng)D2J，以典型的方法依序于半球型硅晶粒層230表面上形成介電膜層232與導(dǎo)電層234。介電膜層232的材料包括典型的氮化硅層/氧化硅層(NO)結(jié)構(gòu)或氧化硅層/氮化硅層/氧化硅層(ONO)結(jié)構(gòu)。導(dǎo)電層234的材料包括摻雜的多晶硅，例如采用化學(xué)氣相沉積的方式，在形成多晶硅的同時(shí)進(jìn)行雜質(zhì)的摻雜。
本發(fā)明的特點(diǎn)是先摻雜非晶硅與不具有摻雜的非晶硅作為電容器下電極柱狀或冠狀架構(gòu)之后，再于其二者所裸露的表面上形成半球型硅晶粒層，以藉其表面積的增加以提高電容器電荷存儲(chǔ)能力。
以上結(jié)合實(shí)施例對(duì)本發(fā)明加以描述，但其是非限定性的，不脫離本發(fā)明精神和范圍，本領(lǐng)域技術(shù)人員可作各種更動(dòng)與潤(rùn)飾，而本發(fā)明的保護(hù)范圍由后附的權(quán)利要求書限定。
權(quán)利要求
1.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其中，所述電容器形成于一接觸窗的上方；其特征在于，所述電容器下電極的制造方法包括下述步驟在所述接觸窗上形成一絕緣層；限定所述絕緣層，形成一雙重金屬鑲嵌開(kāi)口，裸露出所述接觸窗；在所述雙重金屬鑲嵌開(kāi)口中的所述絕緣層與所述接觸窗的表面上形成一摻雜非晶硅層；在所述摻雜非晶硅層上形成一不具有摻雜的非晶硅層；去除所述絕緣層，以裸露出所述摻雜非晶硅層與所述不具有摻雜的非晶硅層，形成所述下電極的架構(gòu)；以及在所述摻雜非晶硅層與所述不具有摻雜的非晶硅層的表面形成一半球型硅晶粒層。
2.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層與所述不具有摻雜的非晶硅層在相同的反應(yīng)室中形成。
3.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層在溫度約為500-540℃之間形成。
4.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述不具有摻雜的非晶硅層在溫度約為470-530℃之間形成。
5.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層雜質(zhì)摻雜是在形成非晶硅的同時(shí)進(jìn)行。
6.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述方法還包括以化學(xué)機(jī)械研磨法研磨所述摻雜非晶硅層與所述不具有摻雜的非晶硅層，暴露出所述絕緣層表面。
7.如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在高真空下形成。
8.如權(quán)利要求2所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在高真空下形成。
9.如權(quán)利要求6所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在高真空下形成。
10.一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器的制造方法，其特征在于，所述方法包括下述步驟提供一基底，其上已形成有一場(chǎng)效應(yīng)晶體管，所述場(chǎng)效應(yīng)晶體管包括一源極區(qū)與一漏極區(qū)；在所述基底上形成一介電層；在所述介電層上形成一阻障層；限定所述阻障層與所述介電層，形成一接觸窗開(kāi)口，裸露出所述漏極區(qū)；在所述接觸窗開(kāi)口中填入一第一導(dǎo)電層，以形成一接觸窗；在所述阻障層與所述接觸窗上形成一絕緣層；限定所述絕緣層，形成一雙重金屬鑲嵌開(kāi)口，裸露出所述接觸窗；在所述雙重金屬鑲嵌開(kāi)口中的所述絕緣層與所述接觸窗上形成一摻雜非晶硅層；在所述摻雜非晶硅層上形成一不具有摻雜的非晶硅層；去除所述絕緣層，以裸露出所述摻雜非晶硅層與所述不具有摻雜的非晶硅層，形成一下電極的架構(gòu)；在所述摻雜非晶硅層與所述不具有摻雜的非晶硅層表面形成一半球型硅晶粒層；在所述半球型硅晶粒層上形成一介電膜層；以及在所述介電膜層上形成一第二導(dǎo)電層。
11.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的電容器的制造方法，其特征在于，所述絕緣層材料包括氧化硅。
12.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器的制造方法，其特征在于，所述第一導(dǎo)電層材料包括鎢。
13.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層與所述不具有摻雜的非晶硅層是在相同的反應(yīng)室中形成。
14.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層在溫度約為500～540℃之間形成。
15.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述不具有摻雜的非晶硅層在溫度約為470～530℃之間形成。
16.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述摻雜非晶硅層雜質(zhì)摻雜是在形成非晶硅的同時(shí)進(jìn)行。
17.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述方法還包括以化學(xué)機(jī)械研磨法研磨所述摻雜非晶硅層與所述不具有摻雜的非晶硅層，暴露出所述絕緣層表面。
18.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在高真空下形成。
19.如權(quán)利要求13所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在于高真空下形成。
20.如權(quán)利要求17所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器下電極的制造方法，其特征在于，所述半球型硅晶粒層是在高真空下形成。
21.如權(quán)利要求10所述的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器的制造方法，其特征在于，所述第二導(dǎo)電層包括摻雜的多晶硅層。
全文摘要
一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器電容器及其下電極的制造方法,其電容器下電極包括摻雜非晶硅層、不具摻雜的非晶硅層以及半球型硅晶粒層。在形成有雙重金屬鑲嵌開(kāi)口的絕緣層中,先形成摻雜非晶硅層與不具有摻雜的非晶硅層,其與雙重金屬鑲嵌開(kāi)口裸露的接觸窗電耦接。后將絕緣層去除,裸露出摻雜非晶硅層與不具有摻雜的非晶硅層形成的下電極架構(gòu)。在摻雜非晶硅層與不具有摻雜的非晶硅層裸露的表面上形成半球型硅晶粒層。
文檔編號(hào)H01L21/02GK1229275SQ9811521
公開(kāi)日1999年9月22日 申請(qǐng)日期1998年6月24日 優(yōu)先權(quán)日1998年3月12日
發(fā)明者羅吉進(jìn) 申請(qǐng)人:世大積體電路股份有限公司