專利名稱：腐蝕工藝中減少裝載變化的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造，特別涉及腐蝕工藝中減少裝載變化的方法。
通常許多器件集成在單個小片或芯片上。這些器件按各種構(gòu)形排列在芯片上。器件排列稱作布圖。通常布圖包括有器件的有源區(qū)和器件不用的無效區(qū)。例如，存儲器芯片包括密集封裝的晶體管陣列和存儲節(jié)點(存儲器單元)，松散封裝的晶體管(支承電路)，內(nèi)裝保險絲，連接焊盤等。用導(dǎo)電線使器件相互連接構(gòu)成集成電路。為此，整個芯片布圖包括有密集封裝的，器件復(fù)雜陣列的區(qū)域，和封裝密度小的器件區(qū)域，和元器件的其它區(qū)域。為了芯片平面化的目的，芯片上沒被電功能結(jié)構(gòu)占據(jù)的區(qū)域用電氣上無效的未構(gòu)圖的區(qū)域填充。因此，構(gòu)成的芯片有幾個區(qū)域，其中，有些區(qū)域的圖形密度高于其它區(qū)域的圖形密度。同樣，單個芯片上的器件尺寸也有很寬的變化。
現(xiàn)已知道，某些工藝步驟，如腐蝕步驟，當(dāng)集成電路中的器件數(shù)量和位置變化時，和集成電路中的一個區(qū)域到另一區(qū)域的圖形密度改變時，會使襯底表面不均勻。這種現(xiàn)象就是公知的裝載變化。裝載變化引起構(gòu)成器件的圖形和間隔尺寸變化。
當(dāng)設(shè)計尺度變成較小時，如為0.25μm及更低，裝載變化引起的尺寸變化更成問題。芯片上的尺寸變化或通常稱作芯片上的線寬變化(ACLV)會引起對芯片性能造成負(fù)面影響的定時控制問題。此外，ACLV甚至?xí)篂楣に嚤O(jiān)測用而設(shè)置的測試結(jié)構(gòu)和探針盤的切口(Kerf)區(qū)的密度下降。測試結(jié)構(gòu)的尺寸變化使其不能精確監(jiān)視芯片的制造工藝。
作為裝載結(jié)果的ACLV主要與腐蝕步驟中周圍部件的圖形密度有關(guān)，或與待腐蝕膜層或材料的圖形系數(shù)有關(guān)。圖形系數(shù)定義為已構(gòu)圖面積與未構(gòu)圖面積之比。在高密度圖形區(qū)中的開口傾向腐蝕得更不均勻，制成有垂直側(cè)壁的開口。在低圖形密度區(qū)中腐蝕時，隨著腐蝕不斷進行在開口側(cè)壁上形成越來越多的沉淀物，構(gòu)成的側(cè)壁通常錐度更大。錐形開口使部件從頂?shù)降椎木€寬變化，并構(gòu)成不同的“腳印”，如

圖1所示，在特定的腐蝕深度，開口更大或更小。圖1中，開口10腐蝕成更不均勻，構(gòu)成至襯底14的有垂側(cè)壁的開口，并在任何腐蝕深度有均勻的特定尺寸d1。
開口20腐蝕成稍具錐形，使襯底14處的開口直徑小于頂部的直徑。因此，開口20的尺寸d2是可變化的，使開口10和20在襯底14的“腳印”或直徑不同，盡管所用制作它們的腐蝕掩模中的開口直徑相同。因此，在腐蝕層中的開口尺寸或大小在整個襯底上是可以變化的。這種尺寸的變化能超出規(guī)定的誤差，對合格率造成負(fù)面影響。
如上所述，要求避免芯片上的尺寸變化。
我們發(fā)現(xiàn)，給芯片上按設(shè)計增加一些電氣上無用的或虛擬的圖形，使芯片更平坦或比其它區(qū)域的器件封裝密度小，來消除或減小復(fù)雜而不同的圖形腐蝕中芯片出現(xiàn)的裝載變化。這些虛擬圖形對器件沒有任何作用，只是使芯片上的圖形密度更均勻，因此通過消除變化的側(cè)壁鈍化和其它裝載操作使腐蝕更均勻。
圖1是襯底上的膜層中現(xiàn)有技術(shù)的不均勻的錐形腐蝕開口的剖視圖；圖2是其上具有錐形側(cè)壁介質(zhì)層的現(xiàn)有技術(shù)的柵的剖視圖；圖3是具有不同圖形密度區(qū)的芯片或小片的頂視圖；圖4是柵導(dǎo)體的線寬測試值與從芯片上的低密度圖形區(qū)和從中密度圖形區(qū)到高密度圖形區(qū)的距離之間的關(guān)系曲線圖；圖5是器件陣列用的連接線的頂視圖；和圖6是為使芯片的全部圖形密度大約相同而具有附加圖形的芯片的頂視圖。
本發(fā)明涉及減小腐蝕工藝中出現(xiàn)的裝載變化。器件制造中，在襯底上形成絕緣層、半導(dǎo)體層和導(dǎo)體層。對這些膜層構(gòu)圖，形成各部件和間隔。對各部件和間隔構(gòu)圖，以形成各種元器件，如晶體管，電容器和電阻器。之后，互連這些元器件，構(gòu)成集成電路(lC)器件。
通常在諸如晶片的半導(dǎo)體襯底上平行地構(gòu)成多個器件。晶片例如包括硅晶片。其它半導(dǎo)體晶片，例如在絕緣體上的硅(SOI)、鍺，或砷化鎵也能用。一旦制成器件后，晶片分割成包括IC的許多單個芯片。為簡化說明發(fā)明，以單個IC為例進行說明。
按本發(fā)明，用等離子腐蝕法腐蝕包括例如硅，多晶硅的材料，或氧化硅的介質(zhì)層。用已顯影或已構(gòu)圖的光刻膠層作腐蝕掩模。用規(guī)定的等離子前體腐蝕氣腐蝕光刻膠層中的開口，而用掩模把未露出的區(qū)域保護起來不受腐蝕氣體作用。
按要求的開口外形選擇腐蝕氣體。如果要求開口有直的側(cè)壁，則選用各向異性腐蝕的腐蝕氣體。如果要求錐形側(cè)壁，則所選擇的腐蝕氣體既能腐蝕又能在開口側(cè)壁上淀積材料，如聚合物或化合物，如氧化物或氮化物等。在集成電路制造中，要進行各種腐蝕步驟。這些腐蝕步驟包括用各種常規(guī)腐蝕法腐蝕金屬，硅，硅化物，氧化硅，氮化硅等。
例如，淀積諸如硅化物或多晶硅的導(dǎo)電材料層，并經(jīng)掩模層腐蝕形成柵來形成晶體管柵。通常，要求柵有直側(cè)壁，這要求各向異性腐蝕。然后，形成的柵上淀積介質(zhì)層針對其進一步處理進行保護。腐蝕該介質(zhì)層，形成錐形側(cè)壁層。這些側(cè)壁層保護柵的各邊上的襯底14不被其它工藝步驟，如離子注入步驟損壞。這種情況下，選擇腐蝕氣體使沿柵側(cè)壁形成錐形外形。典型的常規(guī)柵如圖2所示，其中，導(dǎo)電柵30有由錐形介質(zhì)層34覆蓋的直側(cè)壁32。
當(dāng)在用介質(zhì)層隔開的器件層之間形成開口時，開口要填充如鋁的導(dǎo)電材料，并要求有錐度更大的外形，因此，底部的開口比頂部的開口小。這就允許較容易的填充導(dǎo)電材料，使在開口完全填充之前開口頂部不會封閉。因此，選擇腐蝕劑，使腐蝕期間用介電材料或聚合材料覆蓋側(cè)壁。用介質(zhì)材料或聚合材料覆蓋側(cè)壁是已知的鈍化。隨著腐蝕不斷的進行，腐蝕側(cè)壁上淀積越來越多的材料，從而形成錐形側(cè)壁。因此，側(cè)壁鈍化影結(jié)構(gòu)的斜度，影響開口腳或底處的開口尺寸。鈍化愈多結(jié)構(gòu)的側(cè)壁越淺，其腳部直徑越小。反之，鈍化越少，結(jié)構(gòu)的側(cè)壁越陡，其腳部尺寸越大。
要獲得具有開口底部尺寸均勻的開口，該腐蝕劑必須在側(cè)壁上淀積該相同量的材料，因此，在整個芯片上的全部開口尺寸基本相同，因此，能提高集成電路中的全部線寬控制。當(dāng)開口尺寸變得更小時，因裝載變化而造成的側(cè)壁鈍化中的變化對開口的尺寸和形狀和器件的工作有顯著地影響。開口底部的尺寸應(yīng)與芯片上的尺寸相同。但是，如果因為裝載變化使開口側(cè)壁上淀積的材料量與芯片上的材料量不同，則溝底的尺寸會變化，如圖1中虛線所示。如上所述，這種尺寸變化會對生產(chǎn)合格率造成負(fù)面影響。
按本發(fā)明，對給定的腐蝕工藝使芯片上的圖形系數(shù)更均勻能減小或消除裝載變化，從而避免尺寸變化。按上述定義，圖形系數(shù)是有關(guān)區(qū)域上已構(gòu)圖的面積與未構(gòu)圖的面積之比。使芯片上的圖形密度更均勻以減小腐蝕期間裝載變化，使芯片上有更均勻的圖形密度系數(shù)。使芯片上產(chǎn)生尺寸和錐度更均勻的腐蝕開口。
按本發(fā)明，為減小裝載變化在芯片上設(shè)置更均勻的圖形系數(shù)。在一個實施例中，為了在芯片上獲得更均勻的圖形密度，在低圖形密度區(qū)在腐蝕掩模中加入一些圖形，和/或在高圖形密度區(qū)加一些阻滯物(blocker)。
例如，高圖形密度區(qū)包括更多的要腐蝕的露出區(qū)，這就增加了腐蝕負(fù)荷。反之，在未構(gòu)圖區(qū)或構(gòu)圖區(qū)，露出的要腐蝕的小的襯底表面。在這些區(qū)域內(nèi)，腐蝕負(fù)荷比高構(gòu)圖密度區(qū)的小。但是，高構(gòu)圖密度區(qū)中加到腐蝕掩模的一些阻滯物會減少襯底表面的露出量，由此，減小了腐蝕負(fù)荷。另一方面，在未構(gòu)圖區(qū)或較少的構(gòu)圖區(qū)中加到腐蝕掩模中的一些圖形，會使腐蝕負(fù)荷增大。用上述的一種方法，或兩種方法組合使用，可使芯片上的圖形系數(shù)變得更一致。結(jié)果，在腐蝕期間，會出現(xiàn)更均勻裝載，能形成更均勻的線寬。
圖形或阻滯物可以有各種尺寸、形狀或構(gòu)形。當(dāng)然，當(dāng)加圖形或阻滯物受設(shè)計和工藝參數(shù)限制時，對設(shè)計者應(yīng)有一定彈性。例如，對包括按在間距(on-pitch)或受要求限制的間距的高密度包封的多個有源器件的區(qū)域設(shè)計者不具有很大的彈性。在間距或受限間距是指分隔部件之間的間隔等于最小的部件尺寸(F)。在這些區(qū)域內(nèi)，設(shè)計尺度很精確，裕量小，或者說沒有可以插入圖形或阻滯物的余量。但是，在低封裝密度區(qū)或出間距(off-pitched)區(qū)中部件之間的間距量寬松，因此，設(shè)計者有更大的彈性，可以加入圖形或阻滯物，以在芯片上構(gòu)成更一致的圖形系數(shù)。
在一個實施例中，芯片上的圖形密度或圖形系數(shù)基本上等于芯片中按電功能結(jié)構(gòu)構(gòu)成的最大圖形密度。通常，在芯片上均衡圖形密度包括檢驗芯片布局，以確定在該在間距區(qū)中或包括封裝密度最大的電功能結(jié)構(gòu)的區(qū)域中的圖形密度。這種區(qū)域留給設(shè)計者的彈性最小。存儲器器件中，由電功能結(jié)構(gòu)構(gòu)成的具有最大圖形密度的區(qū)是陣列區(qū)，它通常包括40-50％的圖形密度。但是，有最大封裝密度的電功能結(jié)構(gòu)的該區(qū)域中的圖形密度不同于其它類型的IC。
一旦確定了最大封裝密度區(qū)的圖形密度，就對該剩余的小封裝密度區(qū)加入一些圖形，以使其中的圖形系數(shù)大約與有最大封裝密度的區(qū)域中的圖形系數(shù)相等。在由非電功能結(jié)構(gòu)構(gòu)成的較高圖形密度區(qū)中加入阻滯物，以降低其中的圖形密度，使其圖形密度約等于最大封裝密度電功能區(qū)的圖形密度。使芯片上的所有圖形密度大約相同，芯片上的腐蝕負(fù)載更均勻。結(jié)果，芯片上的開口側(cè)壁鈍化和尺寸更一致，使線寬控制性更好。
圖3是動態(tài)隨機存取存儲器(DRAM)芯片的局部設(shè)計布圖的頂視圖。其它存儲器芯片，如同步DRAM(SDRAM)，靜態(tài)RAM(SRAM)，或只讀存儲器(ROM)可以用。包括專門用途的IC(ASIC)的邏輯芯片或其它IC芯片也能用。
如圖示，存儲器芯片包括三個不同類型的面積或區(qū)域。區(qū)域A是芯片的在間距區(qū)或間距受限區(qū)。結(jié)果，面積A包括最大圖形密度。通常面積A包括存儲器單元陣列。芯片的面積B是比面積A的圖形密度低的出間距區(qū)。該出間距(off-pitch)區(qū)通常包括DRAM芯片的支承電路。面積C是芯片的圖形稀少區(qū)。通常，該區(qū)叫做切口(kerf)。對DRAM芯片而言，面積A的圖形系數(shù)約是50％，面積B的圖形系數(shù)約是20-30％，面積C的圖形系數(shù)約是5-10％。
按本發(fā)明的一個實施列，為增加其中的圖形系數(shù)給B和C區(qū)加一些圖形。在一個實施例中，這些圖形使構(gòu)圖密度較低的B區(qū)和C區(qū)的圖形密度增加，從而使芯片上有更均勻的圖形密度或圖形系數(shù)。
在光刻腐蝕掩模中加入附加圖形，使各區(qū)中的圖形密度增大。在設(shè)計和工藝參數(shù)中設(shè)置的附加圖形有各種形狀，尺寸和結(jié)構(gòu)。例如，用多個圖形構(gòu)成的部件是電氣上不相連的，而且無任何電功能，即，構(gòu)成開口，它們不與工作器件連接，或不影響任何器件性能。只是用于平面化的輔助手段。
為了說明腐蝕工藝，用有規(guī)定圖形的掩模曝光晶片表面上的光刻膠層。之后，光刻膠層顯影，按所用的光刻膠是正的或是負(fù)的而去掉已曝光的或沒曝光的區(qū)域之后，用例如反應(yīng)離子腐蝕(RIE)腐蝕未被光刻膠掩模保護的晶片部分。其它腐蝕方法也可以用。由于芯片上各個區(qū)域內(nèi)被腐蝕掉的材料量更均勻，因此，減少了裝載變化。結(jié)果，ACLV減小，在芯片上形成了更均勻的線寬。因此，本發(fā)明的目的是，使芯片上光刻膠掩模的圖形密度均勻。
例如，DRAM芯片制造中，柵導(dǎo)體的形成包括在晶片整個表面上淀積多晶硅層。在柵導(dǎo)體形成中也用在多晶硅底層上形成的包括硅化物層的多晶硅化物的其它層。通常，在多晶硅層上形成的氮化物層用作無界面接觸型式的腐蝕停止層。一旦形成柵導(dǎo)體的各種膜層，就在其上形成光刻膠層。對光刻膠層構(gòu)圖，選擇地露出柵導(dǎo)體層的某些部分。
在陣列區(qū)域內(nèi)，由于陣列字線是腐蝕進柵導(dǎo)體層中而構(gòu)成的，因此，光刻膠層的圖形密度大。但是，非陣列區(qū)域的圖形密度，如支承區(qū)或切口中的圖形密度低。為了提高芯片上的圖形密度的均勻性，給支承區(qū)和切口區(qū)加入多個圖形。結(jié)果，給其它形式的未構(gòu)圖區(qū)加入圖形結(jié)構(gòu)，使裝載變化減小。附加的圖形與有源區(qū)或功能部件，如字線的柵導(dǎo)體是電隔離的。建立無用的多晶結(jié)構(gòu)能減小裝載變化，以構(gòu)成例如有源柵導(dǎo)體或字線的更均勻的線寬。
圖4是高密度區(qū)的負(fù)設(shè)計值的測試值(nm)與從寬開口區(qū)(方形)或從中密度區(qū)(圓環(huán)形)的距離之間的關(guān)系曲線圖。曲線示出了柵導(dǎo)體高度的圖形系數(shù)對根據(jù)圖3所示的常規(guī)DRAM布圖的線寬的影響。如圖4所示，鄰近襯底上的開口區(qū)的線根據(jù)離開口區(qū)有多遠(yuǎn)而在線寬中有一個寬的變化。從平均線標(biāo)記1可以看到，鄰近開口區(qū)，如圖3中“B”所示的線寬變化為+13nm，至離開口約5000μm處，線寬變化到約-10m。
如由平均線2所示。測試線寬約為10nm，并減小到約-10nm，但現(xiàn)在覆蓋的距離是只離中密度區(qū)“A”約為2000μm。因此，當(dāng)全部圖形系數(shù)從0變到約40％或更高圖形系數(shù)時，線寬度化約為20nm。
襯底曝光和顯影構(gòu)成規(guī)定的光刻膠圖形，按本發(fā)明包括附加的圖形，從而使集成電路的全部圖形密度是約40-50％。如圖5所示，線陣列腐蝕之后，線寬測試值如箭頭所示。
如上所述，預(yù)計芯片上各處被腐蝕的線的線寬變化約為20nm。
線寬是對高密度陣列的四行沿陣列的各點測試的結(jié)果。如圖6所示。測試結(jié)果列于表1中。其中位置1-6對應(yīng)沿陣列的位置。根據(jù)圖4所提供的信息，預(yù)計，位置1-6的頂和底行比中心行的線寬要大。因為，它們鄰近圖形密度較低區(qū)，中間行的線寬較小，因為它們鄰近的線行鄰近圖形密度更大的區(qū)。
但是，從表1所列數(shù)據(jù)看出，附加圖形減小線寬變化，與低密度圖形區(qū)相比，不能確定鄰近高密度圖形區(qū)的腐蝕的線寬之間的差。表中“Dev”表示偏差。
表
因此，當(dāng)集成電路中有不同的圖形密度時，線寬變化約為20nm，當(dāng)加入附加圖形使整個圖形密度相同時，線寬變化極小，僅約為3-5nm或更小。
可在任何一個工藝步驟之前實施本發(fā)明，當(dāng)進行了有錐形開口的腐蝕步驟時實施本發(fā)明特別重要。通常形成腐蝕掩模，在光刻膠曝光和顯影之后，在要去除的淀積層的光刻膠中形成開口。例如，如果要腐蝕鋁層，除了規(guī)定的導(dǎo)線之外，其余的鋁應(yīng)去除，留下被光刻膠覆蓋的鋁，去除了鋁的地方形成開口。但是，按本發(fā)明，要考慮整個芯片上的圖形的總數(shù)。如果有大的未構(gòu)圖區(qū)，部件圖形加到光掩模上，則使芯片上整個圖形密度相同。因此，在有小的圖形或沒圖形的區(qū)域內(nèi)要形成虛擬圖形。
已用實施例形式說明了本發(fā)明，但本發(fā)明不限于此。本發(fā)明可在虛擬部件的形狀和位置和集成電路上的整個圖形密度等方面的改變。本發(fā)明應(yīng)僅由權(quán)利要求書來確定其保護的范圍。
權(quán)利要求
1．一種DRAM芯片的制造方法，包含以下步驟確定有最大封裝密度的電功能器件的芯片中的區(qū)域圖形密度；在比最大封裝密度的電功能器件的圖形密度小的圖形密度的芯片區(qū)域中增加一些圖形；和/或在有較高密度的區(qū)域中加阻滯物，作為無電功能器件，其中，所加的阻滯物和圖形使芯片上的圖形密度更一致，以使腐蝕期間芯片上的線寬更均勻。
全文摘要
有較少圖形區(qū)或無圖形區(qū)和高密度圖形區(qū)的半導(dǎo)體芯片,在腐蝕工藝制備中對有少圖形區(qū)或無圖形區(qū)增加不工作的圖形,使芯片上的整個圖形密度相同。
文檔編號H01L27/108GK1208952SQ9811562
公開日1999年2月24日 申請日期1998年6月30日 優(yōu)先權(quán)日1997年6月30日
發(fā)明者安德烈亞斯·克盧維, 拉斯·利布曼, 弗蘭克·普里恩, 托馬斯·澤爾 申請人:西門子公司, 國際商業(yè)機器公司