專利名稱：簡化三維溝道電容器動態(tài)隨機(jī)存取存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種器件，具體涉及具有在非單晶材料上形成的外延層的器件及其制造方法。
器件制造中，在襯底上形成絕緣層、半導(dǎo)體層和導(dǎo)體層，并對其構(gòu)圖，以形成如晶體管、電容器和電阻器的元器件，之后這些元器件互連以獲得要求的電功能。用例如氧化，離子注入，淀積，硅的外延生長，光刻和腐蝕等常規(guī)方法形成各器件層和對其構(gòu)圖。這些常規(guī)方法已在S.M.sze、VLSITechnology,2nd ed.New York,McGraw-Hill,1988中公開，這里引作參考。
隨著器件制造者不斷受到提高單個芯片上的器件密度并減小芯片尺寸的壓力。器件的安排或布圖就變得越來越重要了。能減小芯片尺寸而不改變設(shè)計(jì)原則的有效方法是制造按三維布圖設(shè)計(jì)的器件來取代常規(guī)的兩維結(jié)構(gòu)。三維布圖中是在其它器件上制造器件。結(jié)果，實(shí)現(xiàn)了器件的垂直和水平集成，比只是器件按水平集成的兩維布圖，能更有效地利用芯片面積。
為了確定器件的布圖，應(yīng)考慮某些因素。這些因素包括在其上要制造器件的材料類型和質(zhì)量。例如，某些器件，如動態(tài)隨機(jī)存取存儲器(DRAM)單元中的存取晶體管，由于其性能需要，而制造在有低缺陷密度的單晶材料上。低缺陷密度的單晶材料有關(guān)的高載流子遷移率和低漏電流能滿足這些器件的性能要求。
但是，在高質(zhì)量單晶材料上制造某些器件的要求限制了三維設(shè)計(jì)布圖的效率。某些元器件，如溝道電容器是用多晶材料制造的。但是，多晶材料不能為有高工作性能要求的器件提供適當(dāng)?shù)幕?。按常?guī)設(shè)計(jì)布圖的這些器件，位于溝道電容器附近有單晶材料存在區(qū)域，因此，限制了三維設(shè)計(jì)布圖減小尺寸的效應(yīng)。
從上述得知，為了提高器件的三維集成度，必須增大高質(zhì)量硅的可利用面積。
本發(fā)明公開了一種簡化三維器件結(jié)構(gòu)的方法。器件結(jié)構(gòu)包括其中有第一器件與其上形成的第二器件的器件結(jié)構(gòu)。第一器件例如是溝道電容器，第二器件有有源區(qū)，例如是晶體管。第一器件形成在有單晶結(jié)構(gòu)的其上形成有焊盤層的襯底中。第一器件的頂部包括其上形成有焊盤層的非單晶結(jié)構(gòu)。包括非單晶材料的第一器件的頂部凹進(jìn)在襯底表面下面。結(jié)果，襯底中形成凹槽。用外延生長法在凹槽中形成中間層。一個實(shí)施例中，在襯底材料和第一器件的頂部選擇外延生長。選擇外延生長集中在凹槽中的中間層生長。在焊盤層平面上通常稍稍形成中間層。外延生長使中間層有單晶頂表面。襯底的平面化生成了有均勻平面拓樸結(jié)構(gòu)的表面。之后，在第一器件上的中間層的單晶表面上形成第二器件。


圖1是常規(guī)溝道電容器；圖2A-E示出在溝道上的外延硅層的各個形成階段；圖2F示出外延硅層3不同形成階段的頂視圖；圖3示出三維結(jié)構(gòu)的實(shí)施例；圖4A-10B示出形成三維DRAM陣列的各階段；圖11示出包含在圖2A-2E所示外延層中的δ層。
圖12是覆蓋在溝道中填入的多晶硅上的外延硅層的TEM(橫向電磁波)；圖13是圖3所示三維結(jié)構(gòu)的模式圖；圖14是帶有和不帶有δ層的結(jié)構(gòu)的三維模式的總的漏電流圖；圖15是計(jì)算機(jī)系統(tǒng)。
本發(fā)明涉及器件制造中的三維設(shè)計(jì)結(jié)構(gòu)。為便于說明，本發(fā)明以在溝道電容器器件上形成的晶體管器件為例進(jìn)行說明。但是，本發(fā)明顯然有更寬的范圍，并通常延伸到有三維布圖的器件的制造，如在其上制成有第二器件的第一器件。
參見圖1，圖中示出了用常規(guī)方法制造的溝道電容器，這些電容器已公開在Nesbit et.al.A0.6μm2256Mb Trench DRAM Cell With Self-AlighedBuried Strap(BEST),IEDM Techuical Digest(1993)中。這里引作參考。電容器形成在半導(dǎo)體襯底110中。通常，襯底用單晶材料制成。這里用的“單晶材料”是指其中相應(yīng)的原子平面是有效平行的單晶材料。通常用本領(lǐng)域技術(shù)人員公知的各種材料構(gòu)成襯底。這些材料例如包括硅，鍺，砷化鎵和Ⅲ-Ⅴ族化合物。也用包括多層材料層的襯底。這些襯底，例如，包括在另一類單晶材料的頂部形成的一類單晶材料，例如，在硅-藍(lán)寶石(SOS)，或非晶型材料或非晶材料層上再結(jié)晶的多晶材料，例如硅-絕緣體(SOI)。
在一個實(shí)施例中，襯底是用Czochralski方法制備的單晶硅晶片。晶片主表面的取向沒有嚴(yán)格規(guī)定，可以是任何合適的取向，如<100>,<110>，或<111>均可用。通常，晶片是<100>取向，因?yàn)椋@種晶片有低表面態(tài)和高載流子遷移率因此是通用的?？梢杂萌缗?B)，磷(P)，砷(As)，或銻(Sb)對襯底進(jìn)行雜質(zhì)原子的重?fù)诫s或輕摻雜，以獲得規(guī)定的電性能。
在示范的實(shí)施例中，在用濃度約為7×1015-2×1016的硼摻雜的P型<100>襯底中形成溝道電容器。在襯底表面上設(shè)置焊盤疊層。焊盤疊層包括例如用作腐蝕溝道的腐蝕掩模的硬掩模層(未示出)。此外，在焊盤硬掩模層下設(shè)置用作后續(xù)工藝中的拋光停止層的焊盤氮化物層115?；蛘撸副P氮化物層能用作深存儲溝道和淺隔離溝道用的腐蝕掩模。通常在形成氮化物層之前，在硅襯底上形成約80A厚的氧化物層(未示出)。氧化層有助于氮化層粘接到襯底上，并能減小多層界面處的應(yīng)力。電容器101包括用多晶硅填充的溝道區(qū)120。多晶硅層用濃度約為5×1019的如砷的N型雜質(zhì)摻雜。如上所述，雖然溝道用As摻雜，但是本領(lǐng)域的技術(shù)人員會發(fā)現(xiàn)，P型摻雜的多晶硅可以用在某些領(lǐng)域。例如，可用P型多晶硅獲得功函數(shù)中的一伏漂移。
N型掩埋區(qū)180圍繞在溝道下部周圍，掩埋區(qū)與P型襯底建立P-N結(jié)，因此，形成與襯底隔離的存儲電容器的一個極板。為了形成掩埋區(qū)，下部溝道區(qū)與例如摻As玻璃(AsG)的N型摻雜材料連接。襯底經(jīng)過如約1050℃,30分鐘的高溫處理之后，As雜質(zhì)原子擴(kuò)散到P型襯底中，完成掩埋區(qū)的形成。掩埋區(qū)構(gòu)成稱作掩埋極板的電容器的另一極板。節(jié)介質(zhì)層190把電容器的兩個極板分開。如圖所示，節(jié)介質(zhì)包括氮化硅層(Si3N4)和二氧化硅層(SiO2)。通常用化學(xué)汽相淀積(CVD)和再氧化法淀積Si3N4形成節(jié)介質(zhì)層。用例如隔板腐蝕技術(shù)沿節(jié)介質(zhì)層上的溝道側(cè)壁形成氧化物凸緣170。凸緣厚度應(yīng)足以使存儲電容器與陣列器件隔開。通常凸緣厚度約為25至50nm。凸緣和多晶硅均凹進(jìn)，在襯底中建立一個凹槽175，從該凹槽中露出硅溝道側(cè)壁122。對深度為8μm的溝道而言，凸緣和多晶硅凹進(jìn)硅表面之下約150nm。
以上為了說明，極簡單地描述了常規(guī)溝道電容器和所用的制造工藝步驟。當(dāng)然，實(shí)際的溝道電容器的形成包括更多的步驟，例如，從凸緣下除去節(jié)介質(zhì)，和淀積并除去AsG。這些步驟是公知的，而且已公開在Nestbit,et.al.A0.6μm2256Mb Trench DRAM Cell With Self-Aligned BuriedStrap(BEST),IEDM Technicai Digest(1993)中。它已在這里引作參考。而且，上述的尺寸只是一個例子，可根據(jù)應(yīng)用領(lǐng)域而變化。
制造溝道之后，在凹槽175中形成單晶材料。用單晶材料填充溝道，可在溝道頂部制造例如存儲晶體管的高性能器件。按本發(fā)明，用常規(guī)CVD法形成單晶材料，也稱作硅汽相外延(epi)生長，如Sherman,Chemical VaporDeposition For Microelelctronic Principle,Techn-ology and Application,Noyes Publication(1987),and Runyan et.al.Semiconductor Integrated CircuitsProcessing Technology Addison-Westley(1990)中所述，這里引作參考。單晶層是指epi層。epi生長方法取決于其上要生長作為epi層籽晶的epi層的材料的結(jié)晶結(jié)構(gòu)。因此，通常假定epi層的結(jié)構(gòu)與要在其上生長的材料結(jié)構(gòu)相同。
通常，在反應(yīng)器中進(jìn)行epi生長，反應(yīng)器包括有基座的石英反應(yīng)室。為得到更均勻的熱環(huán)境，基底支承襯底。epi層的形成包括反應(yīng)劑流入反應(yīng)室中在高溫下的化學(xué)反應(yīng)。
各種硅源或前體，例如四氯化硅(SiCl4)，二氯甲硅烷(SiH2Cl2)，三氯甲硅烷(SiHCl3)，和硅烷(SiH4)均可用作生長epi。用各種前體和反應(yīng)性的基本轉(zhuǎn)移方法和反應(yīng)動力學(xué)已在例如Sherman,Chemical Vapor Deposition ForMicroeleetronic Principle,Techno Logy and Application.NoyesPublication(1987)中公開，這里引作參考。
在一個實(shí)施例中，“選擇硅”的epi生長方法用于形成單晶層?！斑x擇硅”是指只在硅材料上形成epi層。由于氮化層115通常環(huán)繞溝道開口，epi層只在溝道區(qū)內(nèi)生長。在約800℃至1150℃的溫度之間進(jìn)行選擇epi生長。反應(yīng)室內(nèi)壓力通常設(shè)定在約1torr至1atm(大氣壓)之間。H,SiH2Cl2和HCl氣泵入反應(yīng)室建立形成epi層的化學(xué)反應(yīng)。反應(yīng)氣體的流速為H在約1至200S/m之間，SiH2Cl2和增強(qiáng)epi生長選擇性的HCl氣的流速均約在100至1000Sccm之間或者，也用非選擇epi生長法。如本領(lǐng)域技術(shù)人員所公知的，選擇性與各種因素有關(guān)，如，HCl，反應(yīng)溫度，所用硅前體的種類和雜質(zhì)類型及濃度。因此，改變這些因素，可提高選擇性，降低或消除選擇性。在焊盤氮化物以及硅上用非選擇epi方法生長epi。在氮化物上出現(xiàn)的生長位錯需要進(jìn)行拋光和/或腐蝕處理。
圖2A-2E示出在全部時間用選擇epi法進(jìn)行epi生長的不同階段。圖2A示出epi層的最初生長。由于用選擇epi法，從溝道中硅側(cè)壁和多晶硅頂部開始生長。從硅側(cè)壁的生長220具有單晶結(jié)構(gòu)。該單晶epi層用<111>多個側(cè)面221和(110)和(110)頂平面222從溝道側(cè)壁開始生長。從溝道頂部生長的有關(guān)層230假設(shè)是多晶結(jié)構(gòu)。隨著epi和多晶硅層的生長，它們在epi-多晶硅的界面240開始匯合并形成θ角。界面的θ角由<111>晶面確定，它與晶片表面約成54°。圖2B示出隨生長過程的進(jìn)行的epi層和多晶硅層。虛線表示在前階段的層生長情況。
圖2C中，epi的前端從溝道側(cè)壁匯合，在多晶硅錐形頭230頂部上形成單晶層。如上所述，由于epi-多晶硅層界面與溝道側(cè)壁形成一個角。因此，多晶生長是錐形。epi前端的匯合對于在填充了多晶硅的溝道頂上的單晶層的成功形成很重要。例如，如果多晶硅前端塞入epi前端之間，則會阻止它們匯合，之后不能形成單晶硅層。為了保證epi前端能匯合，要填充的凹進(jìn)區(qū)的深度D應(yīng)至少是(W/2)tgθ，其中W是凹進(jìn)區(qū)反應(yīng)的直徑，在溝道不是圓形或方形時，W應(yīng)是溝道最寬處的直徑，θ是多晶硅-epi界面與晶片表面的夾角。
參見圖2D，示出epi前端匯合后的生長工藝。如圖所示，在該階段epi生長是從<111>多側(cè)表面221開始按垂直方向生長。如圖2E所示，在溝道側(cè)壁，epi層傾向于用<311>多側(cè)面265生長。該多側(cè)面生長，由于epi表面的潛伏效應(yīng)而在不是中心的溝道側(cè)壁上引起epi的緩慢生長，生成一個凸圓形epi表面260。epi表面的頂部能拋光以提供一個可在其上制造器件的平<100>表面。
圖2F畫出了溝道中epi生長各個階段的頂視圖。如圖所示，生長階段2A-2C分別對應(yīng)圖2A-2C中所畫的生長階段。
圖3是三維結(jié)構(gòu)300的一個實(shí)施例。這種結(jié)構(gòu)例如用在DRAM陣列中。如圖所示，結(jié)構(gòu)包括在半導(dǎo)體襯底305中形成的溝道電容器315，如圖1所示。凸緣氧化物316環(huán)繞溝道側(cè)壁。用圖2a-2F所示epi生長法在溝道電容器315上形成epi層350。虛線355畫出了用epi生長工藝建立的錐形多晶硅-epi界面。
在epi層表面上制造晶體管370。為便于說明已簡化了該晶體管。用已在Sze中說明過的、引作參考的VLSI法的那些常規(guī)技術(shù)制造晶體管。晶體管包括柵區(qū)373，它通常包括用氮化層375覆蓋的多晶硅層380和柵側(cè)壁隔片390。為減小柵區(qū)的薄層電阻，用包括硅化物的復(fù)合柵疊層。硅化物如硅化鉬(MoSix)、硅化鉭(TaSix)，硅化鎢(WSix)，硅化鈦(TiSix)或硅化鈷(CoSix)用于形成復(fù)合柵疊層?；蛘哂娩X或難熔金屬，如鎢和鉬，可以單獨(dú)使用，也可與硅化物或多晶硅組合使用。此外，晶體管還包括用雜質(zhì)離子注入法形成的漏區(qū)391和源區(qū)392。并形成淺溝道隔離區(qū)360，使DRAM結(jié)構(gòu)300與DRAM陣列的其它DRAM結(jié)構(gòu)隔離。
圖4A和4B至10A和B示出引入圖3所示三維結(jié)構(gòu)的三維DRAM陣列的各形成階段。圖4A-10A是陣列的側(cè)視圖，圖4B-10B是陣列的頂視圖。這些圖中的通用結(jié)構(gòu)用通用數(shù)字指示。如圖所示，盡管DRAM陣列用開口位線結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員應(yīng)了解，其它位線結(jié)構(gòu)，如折疊位線結(jié)構(gòu)或其變化均可以用。
參見圖4A-4B，示出了帶焊盤氮化物層420的襯底405。襯底包括在其中腐蝕過的常規(guī)溝道電容器的陣列410。為便于說明，示出了溝道的頂部。如圖所示，溝道電容器填充了多晶硅415，并被氧化物凸緣411包圍。之后，填充了多晶硅的溝道從襯底表面凹進(jìn)。之后，在凹進(jìn)區(qū)生長epi層450，以在溝道上設(shè)置單晶表面。epi層的頂部包括<311>多側(cè)面455和<100>平表面456。之后，氧化epi層，建立厚度約為20-30nm的氧化層470。
圖5A中示出淺溝道520的形成。為形成淺溝道，除去焊盤氮化層420(從圖4A)，選擇氧化物層，也可以除去焊盤氮化物層而不除去氧化物層470和epi層450。之后，硅襯底凹進(jìn)至深度稍低于凸緣氧化物411為止，約200至300μm，形成淺溝道。用常規(guī)反應(yīng)離子腐蝕(RIE)法凹進(jìn)硅。為了避免除去epi層，RIE是用常規(guī)的HCL化學(xué)性能選擇氧化物。RIE對氧化物的選擇性應(yīng)足以除去epi層而不除去氧化物層。通常對氧化物的選擇率為100或更高。
如圖6A所示，之后，用氧化物620填充淺溝道，如用CVD法用TEDS填充。之后，對襯底表面進(jìn)行平面化處理，除去氮化物層。平面化處理也會除去epi層的<311>多側(cè)面，因此，提供了平整的表面610。
圖7A-7B示出在溝道電容器410上的epi層450上形成的晶體管710。在epi表面720上形成犧牲氧化物(未示出)，并通過犧牲氧化物把雜質(zhì)注入epi層450中以修整在epi層450中的雜質(zhì)分布形狀。如圖所示，用P型雜質(zhì)注入epi層中。epi層摻雜后，除去犧牲氧化物層，并在epi表面上形成柵氧化層。之后，形成柵導(dǎo)體750。顯然，柵導(dǎo)體用例如氧化層755覆蓋。在柵導(dǎo)體側(cè)邊上形成包括例如氮化物的絕緣側(cè)壁隔層760。柵導(dǎo)體用作DRAM陣列的字線。進(jìn)行離子注入，形成源區(qū)730和漏區(qū)740。如圖所示，用N型雜質(zhì)注入漏區(qū)和源區(qū)。漏區(qū)和源區(qū)是DRAM陣列的位線和節(jié)點(diǎn)連接。用常規(guī)方法形成晶體管的各構(gòu)件。這些方法例如是在S.M.Sze,VLSI Technology,2nd ed,New York,MoGraw-Hill.1988，中所述的，這里引作參考。
參見圖8A-8B，帶狀掩模用于確定相鄰器件之間的帶狀掩模區(qū)810。進(jìn)行常規(guī)的RIE，除去帶狀掩模區(qū)810中的TEOS。隨后進(jìn)行各向同性化學(xué)干腐蝕(CDE)，以確保露出epi側(cè)壁。CDE露出epi側(cè)壁850，保留TEOS薄層820。薄層厚度約為50nm，用作擴(kuò)散阻擋層。用帶狀掩模保護(hù)相鄰位線之間的區(qū)域870，不除去其中的任何TEOS。陣列表面上形成如摻砷玻璃(AsG)或摻磷玻璃(PSG)的N型摻雜玻璃層，并進(jìn)行RIE，在露出的epi側(cè)壁850上和柵氮化物隔層760上的隔層865上形成隔層860。通常，帶N型溝道晶體管的DRAM陣列用N型和P型溝道晶體管作為外圍支承器件如解碼器。為了保護(hù)P型溝道晶體管的漏區(qū)和源區(qū)中的P擴(kuò)散，應(yīng)除去這些P型溝道晶體管上的N型摻雜隔層。用保護(hù)層和附加的掩模實(shí)現(xiàn)從P型溝道晶體管除去N型摻雜的隔層。
進(jìn)行退火，把N型雜質(zhì)從摻雜玻璃驅(qū)入epi側(cè)壁，形成N+層890。通常，退火條件如下在惰性氣體中約900℃下進(jìn)行10分鐘。但是，退火條件沒有嚴(yán)格規(guī)定，且有一定彈性，只要能有效形成N+層890而不嚴(yán)重?fù)p壞epi層中雜質(zhì)即可。例如，也可用快速熱退火(RTA)方法形成N+層，而對epi摻雜無影響。N+層890連續(xù)設(shè)置在N+節(jié)擴(kuò)散與從溝道中的多晶硅的N+向外擴(kuò)散之間。N+層稱作掩埋帶。從柵導(dǎo)體上的N+摻雜層的擴(kuò)散增加了源和漏的雜質(zhì)，因此，減小了擴(kuò)散電阻。之后，在陣列上淀積TEOS層，使柵的頂部895平整。
圖8C示出形成N+節(jié)擴(kuò)散與從溝道中的多晶硅的N+向外擴(kuò)散之間的連接的另一種方法。如圖所示，用在側(cè)壁850上的epi生長法形成帶880。在epi生長期間帶用N型雜質(zhì)摻雜。為使epi形成匯集在epi側(cè)壁850上，用選擇epi法。顯然，隔層760和層820包含TEOS和包括氮化物的柵帽755。因此，epi生長選擇epi側(cè)壁而不選TEOS和氮化物。用與從epi層450中生長所用的那些方法相同的epi生長方法實(shí)現(xiàn)選擇性。盡管epi生長也會發(fā)生在漏區(qū)和源區(qū)的露出部分898和899上，這些epi生長不會對器件功能造成負(fù)面影響。
為了從P型溝道外圍器件除去N+摻雜玻璃，用epi法形成帶以便省去所需的光刻和腐蝕步驟。再則，epi帶不需退火來完成N+節(jié)擴(kuò)散與從溝道中的多晶硅層的N+向外擴(kuò)散之間的連接。省去退火，可減小所需的整個熱聚集，從而制成要求的器件。
圖9A-9B示出限定相鄰位線擴(kuò)散之間的區(qū)域910所用的掩模。完全除去區(qū)域910中的TEOS，露出這些區(qū)域中的硅頂表面915。為了保證位線擴(kuò)散無氧化物。采用過腐蝕。過腐蝕會在相鄰位線擴(kuò)散730之間形成填充TEOS的小的凹槽。用各向同性CDE從氮化物側(cè)壁隔層除去摻雜的玻璃層(用虛線930畫出部分)，以確保合適的位線接觸區(qū)。就采用epi帶的實(shí)施例而言，如圖8C所示，由于沒用摻雜玻璃，因此不用CDE。
參見圖10A-10B，之后，在表面上形成高摻雜的N+多晶硅層。多晶硅層使柵895的頂部平整，以形成位線接觸區(qū)110。如果需要，可用CVD淀積如TEOS的MO介質(zhì)并平面化處理。在MO介質(zhì)層中限定位線接觸開口120。位線接觸開口處的MO介質(zhì)層凹進(jìn)，以露出多晶硅層110。之后，淀積金屬層150，填充接觸開口120。之后，腐蝕金屬層，形成位線導(dǎo)體。
在溝道上立體的設(shè)置器件的能力使三維設(shè)計(jì)布圖更有效，由此增加了給出區(qū)域中的器件密度。然而，特別是在如便攜式裝置的低損耗(如低功率)的應(yīng)用領(lǐng)域中，有時可兼顧不同層上的器件之間的隔離。例如，在有溝道上的epi層上形成的存取晶體管的DRAM單元的情況下，位線擴(kuò)散(即，晶體管的漏)能“穿通”epi層，建立有節(jié)擴(kuò)散的電連接。穿通引起電容器的存儲電荷漏出，對DRAM單元的工作能力造成負(fù)面影響。
圖11示出了有δ摻雜層310的溝道電容器300，以確保溝道中N+多晶硅330與其上制成的器件的位線之間隔離。δ層包括其導(dǎo)電性與存儲節(jié)上的區(qū)域。即晶體管的epi區(qū)(即P+區(qū))的導(dǎo)電性相同的雜質(zhì)原子。δ層使雜質(zhì)濃度局部增大，它在存儲節(jié)與位線擴(kuò)散之間升高了穿通的電阻擋勢壘及電阻。
如圖11所示，在epi生長之前，用N型雜質(zhì)摻雜溝道多晶硅層，用P型雜質(zhì)摻雜δ層。雜質(zhì)濃度應(yīng)足以防止穿通但不引起來自溝道電容器的電流泄漏。此外，δ層與結(jié)耗盡區(qū)隔離。
結(jié)合epi生長工藝形成δ層。如圖所示，開始輕摻雜的epi生長。用例如1×1017至1×1018cm-3。的B(硼)對epi層摻雜。epi層部分形成之后，反應(yīng)室中引入更高濃度的B以形成δ層。用于形成δ層的B濃度約在3×1017至2×1018之間。濃度低于約3×1017不能有效防止穿通，而濃度高于2×1018會引起漏電流。為防止來自溝道的N+雜質(zhì)侵入δ層，多晶硅層生長厚度應(yīng)約為100nm。形成δ層之后，終止B的注入，并繼續(xù)輕摻雜的epi生長直到覆蓋溝道為止。通常隨后的低溫處理是限制δ摻雜層的擴(kuò)散。
例1例中，在<100>晶片表面中形成直徑為300nm深8μm的常規(guī)溝道。用約1016cm-3的B給晶片摻雜。溝道的頂部凹進(jìn)焊盤氮化物-硅界面下約170nm。之后，晶片在反應(yīng)室內(nèi)進(jìn)行選擇外延生長。
晶片在反應(yīng)室內(nèi)H氣氛中約80T的壓力下，在約925℃進(jìn)行75秒鐘的預(yù)焙。預(yù)焙使在epi生長之前除去界面處的任何天然氧化物。預(yù)焙之后，在反應(yīng)室內(nèi)約40T的壓力下在908℃使SiH2Cl2、HCl和H2反應(yīng)75秒鐘，進(jìn)行選擇epi生長。反應(yīng)的工藝參數(shù)如下SiH2Cl2約200sccm；HCl約260sccm；H2為65slm。
圖12是由上述實(shí)驗(yàn)制成的溝道500的透射電子顯微鏡(TEM)圖形。如圖所示，從溝道頂部生長多晶硅520和從溝道側(cè)壁560生長epi 510。多晶硅-epi界面530與<100>晶片表面形成約54°夾角，建立錐形多晶硅生長。由于在溝道側(cè)壁的epi生長速度較小，epi表面550有帶鄰近溝道側(cè)壁的<311>多側(cè)面的凸圓形。
例2進(jìn)行的實(shí)驗(yàn)確定減小穿通的δ摻雜層的效率。參見圖13，是一個在DRAM陣列中用的一個三維結(jié)構(gòu)模式600。結(jié)構(gòu)600與圖3所述三維結(jié)構(gòu)相同。所畫的模式包括位線擴(kuò)散650。側(cè)邊和底上的數(shù)字表示單元的尺寸。如圖所示，用凸緣630把溝道電容器610與硅襯底620隔開。溝道電容器的頂部是按本發(fā)明形成的epi層640。epi層包括在其中形成的δ摻雜層。δ層用濃度約為5×1017cm-3的B摻雜。STI區(qū)使結(jié)構(gòu)600與DRAM陣列中的其它結(jié)構(gòu)隔開。epi層上是字線660和位線670。位線用位線擴(kuò)散連接到晶體管。還組裝了與DRAM單元600相同的另外兩個DRAM單元。第一單元包括用約2×1018cm-3的B摻雜的δ層，和沒有δ層組裝的第二單元。
模擬DRAM單元組件，測試從溝道電容器610的節(jié)至覆蓋在位線擴(kuò)散650上的位線670的漏電流。有限的元器件的模擬試驗(yàn)已由Buturla et.al.“ANew Three.Dimensional Dewice Simulation Formulation”。NASCODE:Proc.6th Inter.Conf.Numerical Analysis of Semiconductor Devices and IntegrotedCircuits.Boole Press Ltd(1989)公開。參見圖14，它是位線為0.0伏時DRAM單元組件的總漏電流對數(shù)值與存儲節(jié)上的電壓關(guān)系曲線圖。盡管繪制的測試漏電流高達(dá)5.0V，但大多數(shù)常規(guī)高密度陣列用的電壓是1.8-2.0V。曲線710和720分別表示從具有2×1018cm3的B和5×1018cm3的B摻雜的δ層的組件中流出的漏電流。曲線730代表從不具有δ層的組件中流出的漏電流。顯然，與不具有δ層的組件(曲線730)相比，有δ層的組件(曲線710和720)的漏電流較小。實(shí)際上，δ層能有效地使漏電流減小約3個數(shù)量級或減到約2V以下。漏電流量減小表明結(jié)構(gòu)符合低功率，長的應(yīng)用保持時間的目的。因此，在最大電流高密度DRAM應(yīng)用方面，δ層能有效地減小或消除穿通。
參見圖15，它示出一個典型的計(jì)算機(jī)系統(tǒng)1500。如圖所示，系統(tǒng)包括例如由Intel制造的微處理器的處理器。處理器按處理器的指令系統(tǒng)設(shè)定的指令進(jìn)行算術(shù)和邏輯操作。計(jì)算機(jī)程序和數(shù)據(jù)存儲在計(jì)算機(jī)存儲器1530中，存儲器包括磁或光存儲器單元。
設(shè)置鍵盤1540，用它按用戶要求把指令輸入系統(tǒng)中。也可設(shè)置如用“點(diǎn)按”法輸入指令的鼠標(biāo)的輸入裝置。指令，例如，執(zhí)行計(jì)算機(jī)存儲器中存儲的計(jì)算機(jī)程序。之后，計(jì)算機(jī)程序加到計(jì)算機(jī)的存儲器或RAM中。RAM包括如本發(fā)明所述的DRAM IC。存儲在加載于計(jì)算機(jī)存儲器中的數(shù)據(jù)庫中并要求執(zhí)行計(jì)算機(jī)程序的數(shù)據(jù)也傳輸?shù)接?jì)算機(jī)的RAM。此外，用戶通過輸入裝置輸入所要求或規(guī)定的數(shù)據(jù)。
最近使用或經(jīng)常使用的數(shù)據(jù)和計(jì)算機(jī)程序部分存儲在計(jì)算機(jī)的已知的“高速緩沖存儲器”的高速存儲器1515中。“高速緩沖存儲器”，例如，是處理器的一部分。之后，把程序的結(jié)果通過顯示器1550提供給用戶。
盡管已用實(shí)施例實(shí)際展示和說明了發(fā)明，但本領(lǐng)域的技術(shù)人員應(yīng)了解，在不脫離本發(fā)明的精神和范圍的情況下本發(fā)明還會有改進(jìn)和變化。用P溝道晶體管能實(shí)現(xiàn)的三維結(jié)構(gòu)只是一個例子。發(fā)明范圍不受上述說明的限定。而權(quán)利要求才規(guī)定了本發(fā)明的全部范圍。
權(quán)利要求
1．一種簡化三維溝道電容器動態(tài)隨機(jī)存取存儲器的方法，包括以下步驟設(shè)置襯底，該襯底具有單晶結(jié)構(gòu)和基本上平整的襯底表面，其中，襯底表面包括具有基本上平坦的焊盤表面的焊盤層；在襯底中制造溝道電容器，其中，溝道電容器包括多晶硅；使在溝道電容器中的多晶硅凹入襯底表面下面以形成凹槽；在凹槽中形成中間層使其高于焊盤表面，該中間層具有單晶頂平面；使中間層和焊盤表面平整，使中間層的頂平面與襯底表面基本上一樣平；和在頂平面上制造晶體管，其中，第二器件的有源區(qū)在頂平面內(nèi)。
全文摘要
一種在第一器件上形成第二器件的三維器件結(jié)構(gòu)的形成方法。有第一器件上形成的單晶頂表面的膜層作為形成第二器件的有源區(qū)的基底。
文檔編號H01L21/8242GK1218990SQ98118719
公開日1999年6月9日 申請日期1998年8月27日 優(yōu)先權(quán)日1997年9月5日
發(fā)明者歐文·哈默爾, 杰克·A·曼德爾曼, 阿爾文·P·肖特, 萊因哈德·J·斯滕格爾, 赫伯特·L·霍, 伯恩哈德·波施恩里德爾, 雷德?？āに估锬嵬呱?申請人:西門子公司, 國際商業(yè)機(jī)器公司