專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，詳細(xì)地說(shuō)，涉及一種在形成高集成化DRAM及合并DRAM和邏輯電路的嵌入式DRAM(embeded DRAM)的選擇性硅化物膜時(shí)、可使工序簡(jiǎn)化的半導(dǎo)體器件的制造方法。
隨著半導(dǎo)體器件的高度集成化，接點(diǎn)的尺寸越來(lái)越小，所以產(chǎn)生了半導(dǎo)體器件的接點(diǎn)電阻變大的問(wèn)題。為防止上述問(wèn)題，開(kāi)發(fā)了自對(duì)準(zhǔn)硅化物(salicide:self-aligned silicide)工序，并已應(yīng)用于0.35微米級(jí)的邏輯電路器件中。但是，由于在自對(duì)準(zhǔn)硅化物工序之后必須進(jìn)行熱處理(heat cycle)工序的COB(capacitor on bit line位線(xiàn)上電容)結(jié)構(gòu)的DRAM中，在存儲(chǔ)單元區(qū)域要求極低的結(jié)漏電流(junction leakage)，所以，在結(jié)漏電流方面相對(duì)偏弱的自對(duì)準(zhǔn)硅化物工序尚未被應(yīng)用。
在形成自對(duì)準(zhǔn)硅化物時(shí)，以往通常使用的低電阻金屬可以W-聚合物(w-polycide)作為其代表例，但在單元柵線(xiàn)寬度狹窄到0.2μm以下的千兆位(giga-bit)級(jí)的DRAM及合并有高密度柵邏輯電路的DRAM中，由于柵電阻問(wèn)題，w-聚合物膜的應(yīng)用受到了限制，目前，在需要形成選擇性硅化物膜時(shí)，以TiSi或CoSi等為主的低電阻金屬的使用正在普及。
在采用這樣的自對(duì)準(zhǔn)硅化物工序來(lái)制造半導(dǎo)體器件的情況下，雖然在半導(dǎo)體器件的整個(gè)區(qū)域中形成硅化物膜時(shí)沒(méi)有特別的問(wèn)題，但在由于器件特性上的問(wèn)題，必須形成選擇性的硅化物膜時(shí)，為了僅在特定部位留下硅化物封閉膜(silicide biokiog layer以下稱(chēng)作SBL)，需要進(jìn)行另外的光刻蝕工序，所以存在工序進(jìn)行本身復(fù)雜且要求嚴(yán)格的問(wèn)題。
這一點(diǎn)是由于有如下難度而產(chǎn)生的，這種難度是由于在存在柵極臺(tái)階差的狀態(tài)下，應(yīng)使硅化物膜形成部開(kāi)口，所以在進(jìn)行SBL刻蝕時(shí)不僅要求極限(critical)水準(zhǔn)的光刻蝕工序，而且在進(jìn)行刻蝕工序時(shí)必須考慮對(duì)準(zhǔn)偏差度以確保所有硅化物膜形成部和SBL的兩側(cè)余量；目前有關(guān)改善這一點(diǎn)的研究正在積極地進(jìn)行著。
圖7至13為顯示現(xiàn)有半導(dǎo)體器件的選擇性硅化物膜形成方法的工序順序圖。參照該工序圖，分7階段說(shuō)明這種制造方法。在此，作為一例對(duì)下述情況進(jìn)行說(shuō)明，在合并DRAM和邏輯電路的半導(dǎo)體器件的制造中，避開(kāi)DRAM單元形成部的有源區(qū)域(尤其是儲(chǔ)存節(jié)點(diǎn)形成部)的硅化物膜的形成，在邏輯電路形成部的柵電極、有源區(qū)域、及DRAM單元形成部的柵電極形成硅化物膜。所述圖中A所示的部分表示半導(dǎo)體器件的DRAM單元的形成部，B所示的部分表示半導(dǎo)體器件的邏輯電路形成部。
第一階段如圖7所示，在具有柵絕緣膜(無(wú)圖示)和場(chǎng)氧化膜12的半導(dǎo)體襯底(硅襯底)10上形成材料為多晶硅材料的柵電極14，以該柵電極14為掩模在襯底10上離子注入低濃度雜質(zhì)，形成LDD(lightly doped drain)(無(wú)圖示)。然后，在所述柵電極14的兩側(cè)壁上形成氮化膜或氧化膜材料的隔離層(Spacer)16，向襯底上離子注入高濃度雜質(zhì)，在柵電極14兩邊側(cè)的襯底內(nèi)部形成源漏極用有源區(qū)域(無(wú)圖示)。
第二階段如圖8所示，在這些形成物的整個(gè)面上形成氧化膜材料的絕緣膜18。
第三階段如圖9所示，在所述絕緣膜18上形成不反射涂覆膜(anti-reflective layer以下稱(chēng)ARL)20。這樣在絕緣膜18上形成ARL20是由于在進(jìn)行后續(xù)光刻蝕工序(photolithography)時(shí)，U.V光在所述絕緣膜18表面產(chǎn)生漫反射(diffused reflection)現(xiàn)象，而難于無(wú)ARL地形成作為目的物的絕緣膜的微細(xì)圖形SBL。
第四階段如

圖10所示，在A(yíng)RL20上形成感光膜22，由光刻蝕工序使硅化物膜形成部(如DRAM單元形成部A的柵電極14上側(cè)部和邏輯電路形成部B的柵電極14及有源區(qū)域上側(cè)部)的ARL表面露出而刻蝕其預(yù)定部分。
第五階段如圖11所示，以被刻蝕處理的所述感光膜22為掩模順序刻蝕ARL20和絕緣膜18，在被刻蝕處理的ARL20下端形成絕緣膜材料的SBL18a。其結(jié)果，DRAM單元形成部A的柵電極14表面，邏輯電路形成部B的柵電極14表面及有源區(qū)域表面被露出。
第六階段如圖12所示，由使用HF系列刻蝕液的濕式清洗工序除去ARL20。之所以這樣在硅化物形成前除去ARL20，是由于在殘留有所述薄膜材料的狀態(tài)下，進(jìn)行硅化物膜形成工序時(shí)，在后續(xù)熱處理過(guò)程中，因ARL和其上形成的高熔點(diǎn)金屬間的粘合(adhension)不良，它們會(huì)產(chǎn)生剝離(lifting)現(xiàn)象。
第七階段如圖13所示，在包括柵電極14、隔離層16、及SBL 18a的襯底整個(gè)面上形成Co、Ti、Ni材料的高熔點(diǎn)金屬，并進(jìn)行熱處理。此時(shí)，在SBL 18a被除去的區(qū)域，由硅和高熔點(diǎn)金屬反應(yīng)形成低電阻金屬的硅化物膜24，相反，在留有SBL 18a的區(qū)域及形成側(cè)壁隔離層16的區(qū)域，硅和高熔點(diǎn)金屬不能反應(yīng)，因而高熔點(diǎn)金屬以未反應(yīng)金屬狀態(tài)殘存下來(lái)。然后，除去未反應(yīng)的高熔點(diǎn)金屬，結(jié)束本工序。
這樣進(jìn)行半導(dǎo)體器件的選擇性硅化物膜形成工序的情況，以上進(jìn)行了簡(jiǎn)述，但存在下述問(wèn)題點(diǎn)。
1、在進(jìn)行只在特定部位留下SBL 18a的刻蝕工序時(shí)，由于需要ARL蒸鍍工序和另外的光刻蝕工序，因而導(dǎo)致了工序復(fù)雜化及費(fèi)用上升的問(wèn)題。
2、在如邏輯電路形成部B等在整個(gè)面上形成硅化物膜的區(qū)域不會(huì)產(chǎn)生問(wèn)題，但在如DRAM單元形成部A等僅在柵電極14的表面選擇性地形成硅化物膜的區(qū)域會(huì)產(chǎn)生，因?qū)?zhǔn)偏差而引起的在柵電極14上局部性沒(méi)有形成硅化物膜或在有源區(qū)域的源-漏區(qū)域局部性形成硅化物膜的問(wèn)題。這種現(xiàn)象在因DRAM單元的高集成化而使微細(xì)圖形的尺寸變小時(shí)更加嚴(yán)重，因此迫切要求對(duì)此的改善對(duì)策出臺(tái)。
3、在除去ARL時(shí)，因刻蝕選擇比的不良，會(huì)發(fā)生SBL 18a的一部分被一起刻蝕的現(xiàn)象，其程度嚴(yán)重時(shí)，SBL 18a就不能發(fā)揮其原有攻能，導(dǎo)致即使在不需形成硅化物膜的區(qū)域也形成硅化物膜的缺陷。
本發(fā)明的目的就在于提供一種半導(dǎo)體器件的制造方法，這種半導(dǎo)體器件的制造方法，在僅在特定部位留下SBL時(shí)，不需另外的光刻蝕工序和ARL蒸鍍工序也可以形成半導(dǎo)體器件的選擇性硅化物膜，可以消除半導(dǎo)體器件制造時(shí)因?qū)?zhǔn)偏差引起的工序缺陷，同時(shí)使工序簡(jiǎn)化。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，這種半導(dǎo)體器件的制造方法包括在半導(dǎo)體襯底上形成柵電極的工序，在所述柵電極兩側(cè)壁上形成隔離層的工序，在所述柵電極兩邊側(cè)的所述襯底內(nèi)部形成源-漏用有源區(qū)域的工序，在包括所述柵電極和隔離層的所述襯底整個(gè)面上形成絕緣膜的工序，對(duì)所述絕緣膜進(jìn)行蒸鍍厚度以上的刻蝕處理、僅在DRAM單元形成部的所述柵電極間的所述有源區(qū)域表面自對(duì)準(zhǔn)地留下所述絕緣膜的工序，在DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極和有源區(qū)域表面分別形成硅化物膜的工序。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，這種半導(dǎo)體器件的制造方法包括在半導(dǎo)體襯底上形成柵電極的工序，在所述柵電極兩側(cè)壁上形成隔離層的工序，在所述柵電極兩邊側(cè)的所述襯底內(nèi)部形成源-漏極有源區(qū)域的工序，在包括所述柵電極和隔離層的所述襯底整個(gè)面上形成刻蝕中止膜的工序，在所述刻蝕中止膜上形成絕緣膜的工序，使所述柵電極上的所述刻蝕中止膜露出、刻蝕所述絕緣膜、僅在DRAM單元形成部的所述柵電極間的所述有源區(qū)域表面自對(duì)準(zhǔn)地留下所述絕緣膜的工序，整面刻蝕不殘存所述絕緣膜的部分的所述刻蝕中止膜、使DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極表面和所述有源區(qū)域表面露出的工序，在DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極和所述有源區(qū)域表面分別形成硅化物膜的工序。
當(dāng)如上使工序進(jìn)行時(shí)，由于在刻蝕SBL所用的絕緣膜時(shí)不需要ARL蒸鍍工序和另外的光刻蝕工序，因而實(shí)現(xiàn)了工序簡(jiǎn)化。因此，除去了在形成自對(duì)準(zhǔn)的硅化物膜時(shí)因?qū)?zhǔn)偏差引起的工序缺陷(如在DRAM單元形成部的柵電極上局部不形成硅化物膜，或在有源區(qū)域的源-漏區(qū)域局部形成硅化物膜等缺陷)和在除去ARL時(shí)引起的工序缺陷(SBL的一部分在除去ARL時(shí)一起被刻蝕的缺陷)。
圖1至圖6是表示本發(fā)明的半導(dǎo)體器件的選擇性硅化物膜的形成方法的工序順序圖；圖7至圖13是表示現(xiàn)有的半導(dǎo)體器件的選擇性硅化物膜的形成方法的工序順序圖。
下面，對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。
本發(fā)明不需要為僅在特定部分(如DRAM單元形成部A的柵電極的有源區(qū)域)留下SBL所用的絕緣膜，而進(jìn)行ARL蒸鍍工序和另外的光刻蝕工序，也能夠僅在所希望的部位自對(duì)準(zhǔn)地選擇性形成硅化物膜，在不損毀DRAM單元刷新特性的同時(shí)實(shí)現(xiàn)了工序簡(jiǎn)化及節(jié)省費(fèi)用的效果。
圖1至圖6為顯示本發(fā)明半導(dǎo)體器件的選擇性硅化物膜形成方法的工序順序圖。參照這些附圖分6個(gè)階段進(jìn)行說(shuō)明。在此，作為一例對(duì)下述情況進(jìn)行說(shuō)明，在DRAM和邏輯電路合并的半導(dǎo)體器件的制造中，避免在DRAM單元形成部的有源區(qū)域(尤其是儲(chǔ)存結(jié)點(diǎn)形成部)形成硅化物膜，同時(shí)在邏輯電路形成部的柵電極、有源區(qū)域、及DRAM單元形成部的柵電極形成硅化物膜。所述圖中A所示的部分表示半導(dǎo)體器件的DRAM單元形成部，B所示的部分為半導(dǎo)體器件的邏輯電路形成部。
第一階段如圖1所示，應(yīng)用槽式技術(shù)在半導(dǎo)體襯底(如硅襯底)100內(nèi)部預(yù)定部分形成STI(shallow trench isolation)102，在包含該STI102的襯底整個(gè)面上，由氧化工序形成30-200A厚的柵絕緣膜(無(wú)圖示)，然后在其上形成多晶硅材料的柵電極104。此時(shí)，器件隔離區(qū)域所用的STI102可由圖8所示的場(chǎng)氧化膜代替。然后，以柵電極104為掩模，向襯底100上離子注入低濃度雜質(zhì)，形成LDD(無(wú)圖示)，在包括柵電極104的襯底100整個(gè)面上形成氧化膜或氮化膜材料的絕緣膜后，將其內(nèi)刻蝕，在柵電極104的兩側(cè)壁上形成絕緣膜材料的隔離層106。爾后，以柵電極104和隔離層106為掩模，向襯底100上離子注入高濃度雜質(zhì)，在柵電極104兩邊側(cè)的襯底100內(nèi)部形成源-漏用有源區(qū)域(無(wú)圖示)。
第二階段如圖2所示，在包含柵電極104和隔離層106的襯底100整個(gè)面上形成厚20-200A的氮化膜或不摻雜多晶硅材料的刻蝕中止膜108。
第三階段如圖3所示，完全充填DRAM單元的有源區(qū)域，在刻蝕中止膜108整個(gè)面上形成USG(undoped silicate glass)或CVD氧化膜材料的單層結(jié)構(gòu)，或者由它們組合而成的疊層膜結(jié)構(gòu)的絕緣膜110。此時(shí)，雖然圖中無(wú)顯示，但實(shí)際上，也可以在用于保護(hù)膜(passivation)的絕緣膜110形成前，首先形成CVD氧化膜，然后形成所述絕緣膜110的方式進(jìn)行該工序。
第四階段如圖4所示，使用HF系列的化學(xué)刻蝕液，濕式刻蝕所述絕緣膜110，直至將柵電極104上的刻蝕中止膜108表面露出。結(jié)果，僅在DRAM單元形成部A的柵電極104間的有源區(qū)域表面自對(duì)準(zhǔn)地留下SBL所用的數(shù)百A以上的絕緣膜110。此時(shí)，絕緣膜110的刻蝕工序也可以以如下方式進(jìn)行，即在由干式刻蝕工序?qū)⒔^緣膜110整面內(nèi)刻蝕以后，再進(jìn)行濕式刻蝕工序。
這樣，僅在存儲(chǔ)單元形成部A選擇性留下絕緣膜110，這是由于雖然在邏輯電路部B的有源區(qū)域(源-漏區(qū)域)比DRAM單元形成部A的有源區(qū)域尺寸更寬(wide)地進(jìn)行刻蝕工序時(shí)，該部分的絕緣膜110全部被除去，但DRAM單元的形成部A的絕緣膜110不全部除去、其一部分被保留的現(xiàn)象會(huì)發(fā)生的緣故。
第五階段如圖5所示，刻蝕存留有絕緣膜110的部分以外的區(qū)域的刻蝕中止膜108，使硅化物膜形成部(如DRAM單元形成部A的柵電極表面及邏輯電路形成部B的柵電極表面和有源區(qū)域表面)露出。此時(shí)，刻蝕中止膜108由干式刻蝕工序及光刻蝕工序進(jìn)行刻蝕，在使用后者的方法進(jìn)行刻蝕工序時(shí)，要首先僅在留下絕緣膜110上選擇性形成感光膜后，以其為掩?？涛g內(nèi)刻蝕中止膜，再除去感光膜，以這種方式使工序進(jìn)行。
在使用后者的方法時(shí)，在刻蝕內(nèi)刻蝕中止膜時(shí)需要使用標(biāo)線(xiàn)的另外的光刻蝕工序，與前者的方法(干式刻蝕)相比，在工序簡(jiǎn)化方面，其效果多少有些降低，但此時(shí)不需要考慮對(duì)準(zhǔn)偏差問(wèn)題，不要求極限水準(zhǔn)的光刻蝕工序，與現(xiàn)有情況相比，具有工序進(jìn)行容易的特長(zhǎng)。
第六階段如圖6所示，在包括柵電極104、隔離層106、及作為SBL所用的留下絕緣膜110的襯底100整個(gè)面上形成Co、Ti、Ni材料的高熔點(diǎn)金屬，并進(jìn)行熱處理。此時(shí)，在除去絕緣膜110的區(qū)域，硅和高熔點(diǎn)金屬反應(yīng)，形成低電阻金屬的硅化物膜112，相反，在存留有絕緣膜110的區(qū)域及形成隔離層106的區(qū)域，硅和高熔點(diǎn)金屬不能反應(yīng)，高熔點(diǎn)金屬以未反應(yīng)金屬而留下。然后，用硫酸除去未反應(yīng)的高熔點(diǎn)金屬，本工序的進(jìn)行結(jié)束。
在如上進(jìn)行工序的情況下，由于在刻蝕作為SBL所用的絕緣膜110時(shí)，不需要ARL蒸鍍工序及另外的光刻蝕工序，所以在形成選擇性硅化物膜時(shí)，可使工序簡(jiǎn)化，同時(shí)，由于將掩模數(shù)減至1塊，因而也得到了費(fèi)用節(jié)省效果。
這種情況下，在防止于邏輯電路形成部B的有源區(qū)域(源-漏區(qū)域)上形成硅化物膜時(shí)，在第五階段刻蝕刻蝕中止膜前，用光刻蝕工序，由感光膜保護(hù)該部分的刻蝕中止膜，僅在邏輯電路形成部B的有源區(qū)域表面局部地留下刻蝕中止膜。
在DRAM單元形成部A，在形成位線(xiàn)接點(diǎn)的部分的有源區(qū)域表面也形成硅化物膜12時(shí)，在由第一階段形成柵電極104時(shí)，以使形成位線(xiàn)的部分的有源區(qū)域、比形成儲(chǔ)存結(jié)點(diǎn)的部分的有源區(qū)域更寬(wide)地露出的方式進(jìn)行多晶硅的刻蝕工序，只要在以后進(jìn)行絕緣膜110的刻蝕時(shí)，將該部分絕緣膜110也一次除去就可以。
在本發(fā)明中，為了有助于理解所述工序，沒(méi)有具體言及有關(guān)周邊電路及輸出、輸入端的硅化物膜形成，但，在該部分選擇性硅化物膜形成時(shí)，所述工序也同樣適用。
另一方面，作為本發(fā)明的一個(gè)變形例，所述自對(duì)準(zhǔn)硅化物工序也可以下述方式進(jìn)行，即，不進(jìn)行刻蝕中止膜108的蒸鍍工序，在包括柵電極104和隔離孔106的襯底100整個(gè)面上形成絕緣膜110后，將其進(jìn)行蒸鍍厚度以上的濕式刻蝕(或干式刻蝕后進(jìn)行濕式刻蝕)，僅在存儲(chǔ)單元形成部A的柵電極104之間的有源區(qū)域(源-漏域區(qū))上面自對(duì)準(zhǔn)地留下絕緣膜110。在這樣進(jìn)行工序時(shí)，不需要用以除去刻蝕中止膜的另外的刻蝕工序，可得到工序簡(jiǎn)單化的效果。
以上通過(guò)實(shí)施例對(duì)本發(fā)明進(jìn)行了具體說(shuō)明，但本發(fā)明并不限于此，在本發(fā)明的技術(shù)構(gòu)思內(nèi)，利用本領(lǐng)域的常識(shí)可以對(duì)其進(jìn)行變形及改良，這是當(dāng)然的。
如上說(shuō)明，本發(fā)明1、由于不需進(jìn)行ARL蒸鍍工序及另外的光刻蝕工序，也可以選擇性刻蝕作為SBL所用的絕緣膜，所以在形成半導(dǎo)體器件(如DRAM或嵌入形DRAM)的選擇性硅化物膜時(shí)，可減去一次光刻蝕工序，從而實(shí)現(xiàn)工序簡(jiǎn)化和節(jié)省費(fèi)用，2、可同時(shí)除去因?qū)?zhǔn)偏差引起的工序缺陷(柵電極上局部不形成硅化物膜或活躍的源-漏區(qū)域局部形成硅化物膜等缺陷)和除去ARL時(shí)引起的工序缺陷(SBL所用的絕緣膜的刻蝕)，得到高可靠性的半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括如下工序在半導(dǎo)體襯底上形成柵電極的工序；在所述柵電極兩側(cè)壁上形成隔離層的工序；在所述柵電極兩邊側(cè)的所述襯底內(nèi)部形成源-漏極用有源區(qū)域的工序；在包括所述柵電極和隔離層的所述襯底整個(gè)面上形成絕緣膜的工序；對(duì)所述絕緣膜進(jìn)行蒸鍍厚度以上的刻蝕處理、僅在DRAM單元形成部的所述柵電極間的所述有源區(qū)域表面自對(duì)準(zhǔn)地留下所述絕緣膜的工序；以及在DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極和有源區(qū)域表面分別形成硅化物膜的工序。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜形成不摻雜硅酸鹽玻璃或化學(xué)氣相淀積氧化膜材料的單層結(jié)構(gòu)，或者由它們組合而成的疊層膜結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜進(jìn)行濕式刻蝕。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜在干式刻蝕后進(jìn)行濕式刻蝕。
5.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件的制造方法，其特征在于所述濕式刻蝕用刻蝕液進(jìn)行HF系列的化學(xué)刻蝕。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述硅化物膜經(jīng)過(guò)在包括柵電極、隔離層、及留下絕緣膜的襯底整個(gè)面上形成高熔點(diǎn)金屬，并進(jìn)行熱處理的工序；除去未反應(yīng)的所述高熔點(diǎn)金屬的工序而形成。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于所述高熔點(diǎn)金屬由自Co、Ti、Ni中選擇的任一種形成。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于所述高熔點(diǎn)金屬用硫酸除去。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述柵電極在DRAM單元形成部，以使形成位線(xiàn)的部分的有源區(qū)域比形成儲(chǔ)存結(jié)點(diǎn)的部分的有源區(qū)域更寬地露出的方式形成，在形成位線(xiàn)的部分的有源區(qū)域表面也進(jìn)一步形成所述硅化物膜。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于還包括所述有源區(qū)域形成后，形成低壓化學(xué)氣相淀積氧化膜的工序。
11.一種半導(dǎo)體器件的制造方法，其特征在于，包括如下工序在半導(dǎo)體襯底上形成柵電極的工序；在所述柵電極兩側(cè)壁上形成隔離層的工序；在所述柵電極兩邊側(cè)的所述襯底內(nèi)部形成源-漏用有源區(qū)域的工序；在包括所述柵電極和隔離層的所述襯底整個(gè)面上形成刻蝕中止膜的工序；在所述刻蝕中止膜上形成絕緣膜的工序；刻蝕所述絕緣膜、直至使所述柵電極上的所述刻蝕中止膜露出、且僅在DRAM單元形成部的所述柵電極間的所述有源區(qū)域表面自對(duì)準(zhǔn)地留下所述絕緣膜的工序；全面刻蝕沒(méi)有留下所述絕緣膜的部分的所述刻蝕中止膜、使DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極表面和所述有源區(qū)域表面露出的工序；以及在DRAM單元形成部的所述柵電極表面及其以外的任意區(qū)域的所述柵電極和所述有源區(qū)域表面分別形成硅化物膜的工序。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜形成不摻雜硅酸鹽玻璃或化學(xué)氣相淀積氧化膜材料的單層結(jié)構(gòu)，或者由它們組合而成的疊層膜結(jié)構(gòu)。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜進(jìn)行濕式刻蝕。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述絕緣膜在干式刻蝕后進(jìn)行濕式刻蝕。
15.根據(jù)權(quán)利要求13或14所述的半導(dǎo)體器件的制造方法，其特征在于所述濕式刻蝕用刻蝕液進(jìn)行HF系列的化學(xué)刻蝕。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述刻蝕中止膜由厚20-200的氮化膜或不摻雜多晶硅形成。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述刻蝕中止膜進(jìn)行濕式刻蝕。
18.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于刻蝕所述刻蝕中止膜的工序包括利用光刻工序僅在所述留下絕緣膜上選擇性形成感光膜的工序；以所述感光膜為掩?？涛g所述刻蝕中止膜，除去所述感光膜的工序。
19.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于所述硅化物膜經(jīng)過(guò)在包括柵電極、隔離層、及留下絕緣膜的襯底整個(gè)面上形成高熔點(diǎn)金屬，并對(duì)其進(jìn)行熱處理的工序；除去未反應(yīng)的所述高熔點(diǎn)金屬的工序而形成。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于所述高熔點(diǎn)金屬由自Co、Ti、Ni中之一種形成。
21.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于還包括所述有源區(qū)域形成后，形成低壓化學(xué)氣相淀積氧化膜的工序。
22.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于所述柵電極在DRAM單元形成部，以使形成位線(xiàn)的部分的有源區(qū)域比形成儲(chǔ)存結(jié)點(diǎn)的部分的有源區(qū)域更寬地露出的方式形成，在形成位線(xiàn)的部分的有源區(qū)域表面也進(jìn)一步形成所述硅化物膜。
全文摘要
一種半導(dǎo)體器件的制造方法，可消除半導(dǎo)體器件制造時(shí)因?qū)?zhǔn)偏差引起的工序缺陷，使工序簡(jiǎn)化。本方法包括工序在襯底上形成柵電極，在柵電極兩側(cè)壁上形成隔離層，在柵電極兩邊側(cè)襯底內(nèi)部形成源—漏用有源區(qū)域，在襯底面上形成絕緣膜，對(duì)絕緣膜刻蝕處理、僅在DRAM單元形成部的柵電極間的有源區(qū)域表面自對(duì)準(zhǔn)地留下絕緣膜，在DRAM單元形成部的柵電極表面及以外的任意區(qū)域的柵電極和有源區(qū)域表面分別形成硅化物膜。
文檔編號(hào)H01L21/60GK1238558SQ9811880
公開(kāi)日1999年12月15日 申請(qǐng)日期1998年8月28日 優(yōu)先權(quán)日1998年6月5日
發(fā)明者李德炯, 樸鐘 申請(qǐng)人:三星電子株式會(huì)社