專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，更具體地說，涉及包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管的復(fù)合型雙極型晶體管器件及其制造方法。
如

圖1所示，例如在日本公開的專利公報(bào)No.53-67368中公開了下述的事實(shí)通過將高耐壓的結(jié)型場(chǎng)效應(yīng)晶體管J-FET級(jí)聯(lián)到雙極型晶體管TR上來構(gòu)成復(fù)合結(jié)構(gòu)的高耐壓雙極型晶體管。
按照該結(jié)構(gòu)，當(dāng)高的電壓加到雙極型晶體管TR的收集極一側(cè)的端子C上時(shí)，耗盡層從結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極結(jié)擴(kuò)展，并產(chǎn)生夾斷(pinch off)，結(jié)果就阻止將高電壓加到雙極型晶體管TR的收集區(qū)。這就是說，對(duì)于雙極型晶體管TR的收集極至發(fā)射極的電壓Vce，只加上小于結(jié)型場(chǎng)效應(yīng)晶體管J-FET的夾斷電壓Vp的電壓，由此可在低耐壓的雙極型晶體管中實(shí)現(xiàn)高耐壓。
但是，在該結(jié)構(gòu)的情況下，在雙極型晶體管TR中可控制的最大電流被限制于小于該結(jié)型場(chǎng)效應(yīng)晶體管J-FET的飽和電流Idss，結(jié)果，當(dāng)試圖增加結(jié)型場(chǎng)效應(yīng)晶體管J-FET的飽和電流Idss時(shí)，就需要使柵極寬度(溝道寬度)變寬，由此產(chǎn)生結(jié)型場(chǎng)效應(yīng)晶體管J-FET占據(jù)的面積變大的不利情況。
另一方面，例如在日本公開的專利公報(bào)No.54-89581中提出了一種能控制至少低于結(jié)型場(chǎng)效應(yīng)晶體管J-FET的飽和電流Idss的大電流的復(fù)合型高耐壓雙極型晶體管。
按照該公報(bào)中的提議，如圖2所示，將npn型雙極型晶體管TR的收集極連接到結(jié)型場(chǎng)效應(yīng)晶體管J-FET的源極上，同時(shí)將雙極型晶體管TR的基極連接到J-FET的柵極G上。在這種情況下，當(dāng)將高電壓加到收集極一側(cè)的端子C上時(shí)，使結(jié)型場(chǎng)效應(yīng)晶體管J-FET處于夾斷狀態(tài)，使得只將小于該J-FET的夾斷電壓Vp的電壓加到該雙極型晶體管TR上，其結(jié)果可在低耐壓的雙極型晶體管TR中實(shí)現(xiàn)高耐壓。在這種情況下，當(dāng)該雙極型晶體管TR處于飽和狀態(tài)時(shí)，對(duì)該J-FET的柵極進(jìn)行正向偏置，由此可控制超過該J-FET的飽和電流Idss的大電流。
在這些結(jié)構(gòu)中，為了在雙極型晶體管TR中實(shí)現(xiàn)低耐壓晶體管的高耐壓，必須減少結(jié)型場(chǎng)效應(yīng)晶體管J-FET中的夾斷電壓Vp。
此外，在這種結(jié)構(gòu)的情況下，因?yàn)閷⒃诮Y(jié)型場(chǎng)效應(yīng)晶體管J-FET的源極和漏極之間的部分串聯(lián)連接到雙極型晶體管TR的收集極上，故要求該J-FET的導(dǎo)通電阻盡可能地低，以便得到高速響應(yīng)和高頻特性。
但是，為了減少該J-FET的導(dǎo)通電阻和改善該J-FET的飽和電流Idss，必須增加溝道部分的雜質(zhì)濃度。當(dāng)增加溝道部分的雜質(zhì)濃度時(shí)，就引起夾斷電壓Vp的增加，由此引起夾斷電壓Vp的減少與導(dǎo)通電阻的減少和Idss的改善的不相容的情況。此外，為了增加Idss和減少導(dǎo)通電阻而不增加夾斷電壓Vp，就要使柵極寬度變寬，但在這種情況下，被J-FET占據(jù)的面積增加，由此妨礙器件的高密度和實(shí)現(xiàn)較小的面積。
如上所述，本發(fā)明的目的是提供一種將結(jié)型場(chǎng)效應(yīng)晶體管與雙極型晶體管連接起來的復(fù)合型雙極型晶體管器件及其制造方法，該制造方法能保證該雙極型晶體管的良好和穩(wěn)定的特性而不會(huì)導(dǎo)致結(jié)型場(chǎng)效應(yīng)晶體管J-FET的面積變大。
本發(fā)明的半導(dǎo)體器件是這樣來配置的，該器件包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管，其中將雙極型晶體管的收集極與結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來，使得與結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)進(jìn)行歐姆接觸的柵極接觸導(dǎo)電層和與漏區(qū)接觸的漏極接觸導(dǎo)電層由下述的導(dǎo)電層形成，該導(dǎo)電層用由相同的導(dǎo)電材料或互不相同的導(dǎo)電材料制成的各自不同的層構(gòu)成的導(dǎo)電層來形成，這樣來形成在柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分處的配置表面，使其位于在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面之下。
此外，本發(fā)明提供一種包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件的制造方法，在該器件中將雙極型晶體管的收集極與結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來以得到目標(biāo)半導(dǎo)體器件，該制造方法中，進(jìn)行用于形成結(jié)型場(chǎng)效應(yīng)晶體管中的柵極接觸導(dǎo)電層的工序，進(jìn)行用于形成在柵極接觸導(dǎo)電層上的層間絕緣層的工序和其后進(jìn)行用于形成結(jié)型場(chǎng)效應(yīng)晶體管中的漏極接觸導(dǎo)電層的工序，這樣來形成在柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分處的配置表面，使其位于在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面之上。
同時(shí)，在接觸導(dǎo)電層是多層結(jié)構(gòu)，例如是用由半導(dǎo)體層組成的接觸導(dǎo)電層、由金屬層等組成的接觸導(dǎo)電層構(gòu)成的疊層結(jié)構(gòu)的情況下，在本說明書中的接觸導(dǎo)電層的邊緣部分處的配置表面是表示下層導(dǎo)電層邊緣部分處的配置表面。
同時(shí)，按照本發(fā)明的上述配置，將在結(jié)型場(chǎng)效應(yīng)晶體管中的柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分處的配置表面作成與在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面不同的表面，可將這兩個(gè)導(dǎo)電層配置成靠得足夠近或互相重疊，同時(shí)保持這兩個(gè)導(dǎo)電層的必要和充分的面積，再者，因?yàn)樽鳛榻Y(jié)果可將柵極部分和漏電極接觸部分配置成靠得足夠近，故可實(shí)現(xiàn)高密度、導(dǎo)通電阻的減少和Idss的改善。
此外，將柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分處的配置表面制成與在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面不同，以及使之成為在其之下的配置表面，這樣就能使柵極接觸導(dǎo)電層穿過絕緣層延伸到漏區(qū)之上，結(jié)果，因?yàn)樵谠撗由觳糠种行纬伤^的MIS-FET結(jié)構(gòu)，所以由于該場(chǎng)效應(yīng)而實(shí)現(xiàn)了夾斷電壓Vp的減少。因而，因?yàn)榭杀苊鉁系啦糠种械碾s質(zhì)濃度的較大程度的減少以便減少夾斷電壓Vp，故可避免導(dǎo)通電阻變高和Idss的下降，由此可減少夾斷電壓Vp，再者，可實(shí)現(xiàn)導(dǎo)通電阻的減少、Idss的改善，以及制造具有穩(wěn)定和良好的特性的雙極型晶體管。
此外，為了制造該半導(dǎo)體器件，按照本發(fā)明的方法，決不會(huì)導(dǎo)致工序數(shù)目的增加，因此，不會(huì)引起生產(chǎn)率的下降和成本的增加。
圖1是按照本發(fā)明的半導(dǎo)體器件的另一個(gè)例子的電路圖；圖2是按照本發(fā)明的半導(dǎo)體器件的另一個(gè)電路圖；圖3A和3B分別是按照本發(fā)明的制造方法的一個(gè)例子的工序概略剖面圖；圖4A和4B分別是按照本發(fā)明的制造方法的一個(gè)例子的工序概略剖面圖；圖5是按照本發(fā)明的制造方法的一個(gè)例子的工序概略剖面圖；圖6是按照本發(fā)明的制造方法的一個(gè)例子的工序概略剖面圖7是按照本發(fā)明的半導(dǎo)體器件的另一個(gè)例子的概略剖面圖；圖8是按照本發(fā)明的半導(dǎo)體器件的又一個(gè)例子的概略剖面圖；以及圖9是按照本發(fā)明的半導(dǎo)體器件的另一個(gè)例子的概略剖面圖；以下將描述按照本發(fā)明的器件和按照本發(fā)明的制造方法的實(shí)施例。
如在圖1或圖2中所說明的那樣，在本發(fā)明中，在常規(guī)的半導(dǎo)體上形成下述結(jié)構(gòu)將導(dǎo)電雙極型晶體管TR的收集極，例如npn型的n型的收集極，與導(dǎo)電結(jié)型場(chǎng)效應(yīng)晶體管J-FET的源極，例如n型的源極，互相連接起來。然后，如圖1所示，將雙極型晶體管TR的發(fā)射極與結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極連接起來，或如圖2所示，將雙極型晶體管TR的基極與結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極連接起來。
在該結(jié)構(gòu)中，相對(duì)于該J-FET的柵區(qū)的柵極接觸導(dǎo)電層和相對(duì)于漏區(qū)的漏極接觸導(dǎo)電層由下述的導(dǎo)電層構(gòu)成，將該導(dǎo)電層形成為由相同的導(dǎo)電材料或互不相同的導(dǎo)電材料制成的不同的層。
然后，穿過絕緣層在漏區(qū)上形成在柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分，使其配置表面位于在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面之下。
使柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分穿過絕緣層延伸到上述的結(jié)型場(chǎng)效應(yīng)晶體管的漏區(qū)之上。
此外，通過對(duì)同一導(dǎo)電層進(jìn)行圖形刻蝕來形成柵極接觸導(dǎo)電層和基極接觸導(dǎo)電層。
然后，在上述的配置中，在漏區(qū)上穿過該絕緣層形成在漏極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分，因?yàn)檫@樣來形成其配置表面，使其位于漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分處的配置表面之下，所以與在相同的配置表面上形成這兩個(gè)導(dǎo)電層的情況相比，可用小的面積來形成這兩個(gè)導(dǎo)電層。
此外，按照本發(fā)明的半導(dǎo)體器件的制造方法，在制造本發(fā)明的上述器件時(shí)，穿過絕緣層在漏區(qū)上形成該J-FET的柵區(qū)的柵極接觸導(dǎo)電層，并且在形成柵極接觸導(dǎo)電層后，形成在柵極接觸導(dǎo)電層上的層間絕緣層，然后，形成用于漏區(qū)的接觸導(dǎo)電層，由此來得到本發(fā)明的上述目標(biāo)半導(dǎo)體器件。
以下將參照?qǐng)D3至圖6通過本發(fā)明的制造方法的一個(gè)例子說明用于得到按照本發(fā)明的半導(dǎo)體器件的一個(gè)例子的情況。在該例子中，制造這樣一種器件，在同一半導(dǎo)體襯底上至少形成npn型的雙極型晶體管TR和n溝道的結(jié)型場(chǎng)效應(yīng)晶體管J-FET，將雙極型晶體管TR的n型收集極與n溝道結(jié)型場(chǎng)效應(yīng)晶體管J-FET的n型源極連接起來。在這種情況下，圖中雖然未示出，但形成了具有圖1或圖2中的電路配置的半導(dǎo)體器件，其中對(duì)結(jié)型場(chǎng)效應(yīng)晶體管的柵極與雙極型晶體管TR的發(fā)射極或基極進(jìn)行導(dǎo)電性連接。
在該例子中，如圖3A中所示，制備由例如p型單晶Si基體制成的半導(dǎo)體基體2，并在其一個(gè)主表面1a上外延生長(zhǎng)半導(dǎo)體層3，例如電阻率為0.3～5.0Ω·cm，厚度為0.5～2.5μm的n型半導(dǎo)體層，以形成半導(dǎo)體襯底1。
在該半導(dǎo)體層3的外延生長(zhǎng)之前，利用離子注入法、擴(kuò)散法等以高濃度有選擇地將n型雜質(zhì)引入到半導(dǎo)體基體2的主表面1a上的最終形成晶體管TR的部分中，以形成具有高的雜質(zhì)濃度的收集極埋入?yún)^(qū)4，其后，進(jìn)行半導(dǎo)體層3的外延生長(zhǎng)。此時(shí)，由于在半導(dǎo)體層3的外延生長(zhǎng)時(shí)的加熱，引入到半導(dǎo)體基體2中的雜質(zhì)的一部分?jǐn)U散進(jìn)入半導(dǎo)體3，并且這樣來形成收集極埋入?yún)^(qū)4，使其從半導(dǎo)體基體2伸展到半導(dǎo)體層3。
如圖3B中所示，在各個(gè)半導(dǎo)體元件的形成部分之間，即，在本例子中，在雙極型晶體管TR和結(jié)型場(chǎng)效應(yīng)晶體管J-FET的形成部分之間和在其它電路元件的形成部分之間，利用眾所周知的LOCOS(硅的局部氧化)方法以柵格狀形成元件分離絕緣層5。
此外，通過分別以高濃度引入n型雜質(zhì)，分別在雙極型晶體管TR的形成部分處形成例如深達(dá)收集極埋入?yún)^(qū)4的收集極電極延伸區(qū)6和在結(jié)型場(chǎng)效應(yīng)晶體管J-FET的形成部分的兩個(gè)相對(duì)的外側(cè)部分處形成高濃度源區(qū)7和高濃度漏區(qū)8?？赏ㄟ^離子注入，例如以50～100keV和用1×1015/cm2～1×1016/cm2的劑量注入P(磷)離子來形成這些區(qū)6、7和8。
然后，通過涂敷例如抗蝕劑和進(jìn)行深刻蝕使半導(dǎo)體襯底1的表面變得平坦，并通過離子注入在元件分離絕緣層5下形成p型溝道中止區(qū)CS。
在半導(dǎo)體襯底1的表面上通過CVD(化學(xué)汽相淀積)法等形成例如厚度為50～200nm的SiO2膜，以形成絕緣層9。
如圖4A中所示，穿過用在圖3B中示出的工序形成的絕緣層9，在雙極型晶體管TR形成部分中最終形成基區(qū)形成部分的部分之上和在形成了結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵區(qū)形成部分的部分之上分別開雜質(zhì)引入窗口9w1和9w2。
其后，首先穿過雜質(zhì)引入窗口9w1和9w2，利用CVD法等以80～250nm的厚度形成第1多晶半導(dǎo)體層10，例如Si多晶半導(dǎo)體層，使其與半導(dǎo)體層3的整個(gè)表面接觸。這樣來形成半導(dǎo)體層10，使其或是作為在形成該膜時(shí)包含高濃度的p型雜質(zhì)的層，或是在形成該半導(dǎo)體層的膜之后通過注入例如硼離子B+、或BF2+而得到的包含高濃度的p型雜質(zhì)的層。
其后，通過光刻對(duì)該多晶半導(dǎo)體層10進(jìn)行圖形刻蝕，然后，將其刻蝕成對(duì)應(yīng)于最終得到的雙極型晶體管的基極接觸導(dǎo)電層的外形的圖形和對(duì)應(yīng)于最終得到的結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極接觸導(dǎo)電層的外形的圖形。然后，利用CVD法形成作為具有厚度約為200～500nm的膜，來覆蓋包含例如SiO2雜質(zhì)的第1多晶半導(dǎo)體層10，以形成在整個(gè)表面上的層間絕緣層19。此時(shí)，根據(jù)需要，通過進(jìn)行熱處理來加速多晶半導(dǎo)體層10中的硅晶粒的生長(zhǎng)，由此可實(shí)現(xiàn)其低電阻和均勻性。
如圖4B中所示，通過光刻并利用圖形刻蝕等穿過層間絕緣層19和第1多晶半導(dǎo)體層10在該雙極型晶體管的本征基區(qū)的形成部分上形成雜質(zhì)引入窗口11，穿過該窗口11，引入p型雜質(zhì)以形成本征基區(qū)12?？赏ㄟ^離子注入例如以5keV～200keV及用5.0×1011～5.0×1014/cm2的劑量注入BF2+離子，或例如以5keV～100keV及用5.0×1011～5.0×1014/cm2的劑量注入B+離子，來引入雜質(zhì)以形成該本征基區(qū)12。
此外，可通過汽相擴(kuò)散來引入雜質(zhì)。
此外，根據(jù)需要，可通過例如以50keV～400keV及用5.0×1011～1.0×1013/cm2的劑量離子注入n型雜質(zhì)離子，例如P+離子來形成SIC(選擇注入的收集極)(未示出)。
其次，如圖5所示，在雜質(zhì)引入窗口11的內(nèi)側(cè)表面上形成側(cè)壁29?？赏ㄟ^眾所周知的方法，例如將SiO2淀積到約400～1μm的厚度的CVD法等，并通過在其整個(gè)表面上用RIE法(反應(yīng)離子刻蝕)在水平方向上進(jìn)行呈現(xiàn)高的刻蝕性質(zhì)的各向異性刻蝕，來形成該側(cè)壁29。
然后，在包括形成側(cè)壁29的窗口11的內(nèi)側(cè)的整個(gè)表面上形成由例如包含n型雜質(zhì)的多晶硅構(gòu)成的第2多晶半導(dǎo)體層13?？蓪⒃摪雽?dǎo)體層13在將其形成為膜時(shí)形成為包含諸如As和P(磷)的n型雜質(zhì)的半導(dǎo)體層的膜，或在將該多晶半導(dǎo)體層13形成為膜之后，可通過在其中注入例如As和P(磷)的n型雜質(zhì)來形成包含雜質(zhì)的多晶半導(dǎo)體層。
其后，通過進(jìn)行例如光刻的圖形刻蝕，將第2多晶半導(dǎo)體層13刻蝕成發(fā)射極接觸導(dǎo)電層的圖形。
其次，用CVD法在整個(gè)表面上淀積厚度為100nm～500nm的SiO2膜(圖中未示出)，并在約700℃～1200℃下進(jìn)行5秒～2小時(shí)的熱處理，使p型雜質(zhì)從第1多晶半導(dǎo)體層10擴(kuò)散到半導(dǎo)體層3，由此在以前形成的本征基區(qū)12i的周圍形成具有高濃度的p型接合基區(qū)12g，因此，基區(qū)12由這些部分構(gòu)成，以及在結(jié)型場(chǎng)效應(yīng)晶體管J-FET的形成部分中，形成柵區(qū)14。此外，n型雜質(zhì)同時(shí)從第2多晶半導(dǎo)體層13擴(kuò)散，以形成具有高雜質(zhì)濃度的發(fā)射區(qū)15。
以這種方式，例如在收集極埋入?yún)^(qū)4上的n型半導(dǎo)體層3的一部分起到收集區(qū)16的作用，在其上形成p型基區(qū)12，在該基區(qū)上形成n型發(fā)射區(qū)15，從而形成雙極型晶體管TR，同時(shí)在同一半導(dǎo)體襯底1上形成結(jié)型場(chǎng)效應(yīng)晶體管J-FET，其中在柵區(qū)14下的柵結(jié)j1和p型半導(dǎo)體基體2與n型半導(dǎo)體層3間的p-n結(jié)部分j2之間形成溝道部分16，該溝道部分的兩側(cè)起到源區(qū)和漏區(qū)的作用，在該處分別形成高濃度源區(qū)7和高濃度漏區(qū)8。
然后，如圖6中所示，穿過各個(gè)絕緣層9、19等，在收集極延伸區(qū)6上，在高濃度源區(qū)7上，在高濃度漏區(qū)8上，在柵極接觸導(dǎo)電層17G上，再有，如上所述，在整個(gè)表面上形成絕緣層的情況下，甚至在發(fā)射極接觸導(dǎo)電層17E上，分別開接觸窗口，并形成具有良好的導(dǎo)電率的導(dǎo)電層，這些導(dǎo)電層與包括這些窗口的內(nèi)側(cè)的各個(gè)區(qū)域進(jìn)行歐姆接觸。這些導(dǎo)電層可通過制成Ti/TiON/Al結(jié)構(gòu)來形成，在該結(jié)構(gòu)中，利用蒸發(fā)、濺射等整體地淀積諸如鋁等的金屬導(dǎo)電層到例如作為阻擋金屬層的Ti層和TiON層。然后對(duì)該金屬導(dǎo)電層進(jìn)行利用光刻的圖形刻蝕。在該例中，形成延伸到收集極電極延伸區(qū)6和高濃度源區(qū)7上并電連接兩者的接觸導(dǎo)電層18CS，同時(shí)在高濃度漏區(qū)8上形成漏極接觸導(dǎo)電層18D，并對(duì)于柵極和發(fā)射極在柵極接觸導(dǎo)電層17G和發(fā)射極接觸導(dǎo)電層17E上分別形成各具有良好的導(dǎo)電率的上層接觸導(dǎo)電層18G和18E。
以這種方式來形成半導(dǎo)體器件，其中在同一半導(dǎo)體襯底1上形成雙極型晶體管TR和結(jié)型場(chǎng)效應(yīng)晶體管J-FET，在雙極型晶體管TR的基區(qū)12的接合基區(qū)12G和結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵區(qū)14上，通過所謂的自對(duì)準(zhǔn)，使相同的導(dǎo)電層，即由第1多晶半導(dǎo)體層10構(gòu)成的的基極接觸導(dǎo)電層17B和柵極接觸導(dǎo)電層17G互相接觸，并在發(fā)射區(qū)15中通過自對(duì)準(zhǔn)將第2多晶半導(dǎo)體層13構(gòu)成為與發(fā)射極接觸導(dǎo)電層17E進(jìn)行接觸。
然后，圖中未示出，提供一種具有在圖1中說明過的電路配置的半導(dǎo)體器件，其中例如將發(fā)射極的上層接觸導(dǎo)電層18E和柵極的上層接觸導(dǎo)電層18G通過一種以連續(xù)的圖形等形成這兩者的方法互相以導(dǎo)電方式連接起來。
或者，提供一種具有在圖2中說明過的電路配置的半導(dǎo)體器件，其中例如同時(shí)將結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵區(qū)14和雙板型晶體管TR的基區(qū)12，及接合基區(qū)12g，形成為一個(gè)連續(xù)圖形，雖然未示出。
即，將n溝道型結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極和npn型雙極型晶體管TR的發(fā)射極或基極連接起來，將該J-FET的源極和該TR的收集極連接起來，以構(gòu)成使晶體管具有高耐壓的半導(dǎo)體器件。
在按照本發(fā)明的半導(dǎo)體器件中，因?yàn)閷艠O接觸導(dǎo)電層17G和漏極接觸導(dǎo)電層18D分別形成為由不同的工序制成的導(dǎo)電層，即，形成為互不相同的層，故將在柵極接觸導(dǎo)電層17G的漏極一側(cè)的邊緣部分17G1的配置表面和在漏極接觸導(dǎo)電層18D的柵極一側(cè)的邊緣部分18D1的配置表面在厚度方向上成為不同的配置表面，通過這樣做，柵極接觸導(dǎo)電層17G和漏極接觸導(dǎo)電層18D是疊層的或經(jīng)由層間絕緣層19互相緊接著。
此外，在按照本發(fā)明的半導(dǎo)體器件中，因?yàn)閷艠O接觸導(dǎo)電層17G和漏極接觸導(dǎo)電層18D形成為不同的層，故柵極接觸導(dǎo)電層17G位于在漏極接觸導(dǎo)電層18D的一側(cè)的邊緣部分18D1的配置表面之下，即，使柵極接觸導(dǎo)電層17G從柵區(qū)14穿過絕緣層9延伸到漏極一側(cè)，由此在此處形成MIS(在本情況下，是MOS)結(jié)構(gòu)部分。
如以上所述，由于如在開始所描述的那樣，使按照本發(fā)明的器件具有例如圖1或2中示出的結(jié)構(gòu)，故可實(shí)現(xiàn)雙極型晶體管TR的高耐壓，并且由于在結(jié)型場(chǎng)效應(yīng)晶體管J-FET中使在柵極接觸導(dǎo)電層17G的漏極一側(cè)的邊緣部分17G1的配置表面和在漏極接觸導(dǎo)電層18D的柵極一側(cè)的邊緣部分18D1的配置表面成為不同的表面，故可這樣來配置這兩個(gè)配置表面，使兩者足夠地靠近或使兩者互相重疊，同時(shí)以必要的和充分的狀態(tài)保持這兩個(gè)導(dǎo)電層的面積，再有，可使柵極部分和漏電極的接觸部分充分地靠近，結(jié)果，可實(shí)現(xiàn)高密度、導(dǎo)通電阻的減少和Idss的改善。
此外，因?yàn)槭箹艠O接觸導(dǎo)電層17G的漏極一側(cè)的邊緣部分17G1伸出到漏極一側(cè)以呈現(xiàn)MIS或MOS結(jié)構(gòu)，故因柵區(qū)14的結(jié)J1和MIS-FET或MOS-FET效應(yīng)而形成在對(duì)柵極加上反向偏壓時(shí)才形成的耗盡層，由此可實(shí)現(xiàn)J-FET的夾斷電壓Vp的進(jìn)一步降低或漏泄電流的減少。
此外，如上所述，通過將柵極接觸導(dǎo)電層17G的漏極一側(cè)的邊緣部分17G1和漏極接觸導(dǎo)電層18D形成為不同的層，可使在平板表面方向上的兩者的邊緣部分之間的距離小于被光刻和在由相同的層形成的情況下的刻蝕所限制的最小距離(間隙)。因而，在作為柵電極和漏電極的柵極上層接觸導(dǎo)電層18G和漏極接觸導(dǎo)電層18D如在上述的例子中那樣由相同的導(dǎo)電層構(gòu)成的情況下，可使Ti/TiON/Al結(jié)構(gòu)的金屬層、上述的MIS或MOS結(jié)構(gòu)部分充分地伸出(延伸)到漏極一側(cè)，由此可增強(qiáng)上述的MIS或MOSFET效應(yīng)。
因?yàn)槟芤赃@種方式實(shí)現(xiàn)夾斷電壓Vp的減少，故可避免在溝道部分中的雜質(zhì)濃度的顯著的降低，從而可避免增加導(dǎo)通電阻和降低Idss的不利情況，由此可降低夾斷電壓Vp和導(dǎo)通電阻并改善Idss，這樣就可制造具有穩(wěn)定的和良好的特性的雙極型晶體管。
此外，在上述的按照本發(fā)明的制造方法中，使用了一種用于雙層多晶層類型的雙極型晶體管的制造方法，其中能通過使用第1和第2多晶半導(dǎo)體層10和13，通過從該處將雜質(zhì)引入到半導(dǎo)體襯底中以形成接合基區(qū)和發(fā)射區(qū)，以及通過使這些半導(dǎo)體層由接合基區(qū)和發(fā)射區(qū)變成電極延伸接觸導(dǎo)電層，對(duì)接觸導(dǎo)電層和各個(gè)區(qū)域進(jìn)行自匹配(自對(duì)準(zhǔn))。按照本發(fā)明，可構(gòu)成這樣的半導(dǎo)體器件，其中在與用于普通的雙極型集成電路中的這種類型的雙層多晶層類型的雙極型晶體管的制造方法相比不增加工序數(shù)目的情況下，通過簡(jiǎn)單的方法形成結(jié)型場(chǎng)效應(yīng)晶體管J-FET和雙極型晶體管TR。
同時(shí)，上述的例子是分別形成雙極型晶體管TR的收集極電極延伸區(qū)6和結(jié)型場(chǎng)效應(yīng)晶體管J-FET的高濃度源區(qū)7的情況，故如圖7至圖9中所示，可將區(qū)域6和7形成為共同的區(qū)域67。
在圖7至圖9中，用相同的參照號(hào)來標(biāo)志對(duì)應(yīng)于圖3至6的部分，將省略與圖3至圖6有關(guān)的已說明過的結(jié)構(gòu)和制造方法的重復(fù)的描述。但是，圖7的例子示出其概略剖面圖，這是具有在圖1中說明過的電路配置的結(jié)構(gòu)的情況，其中提供了這樣一種配置，通過共同的接觸導(dǎo)電層18EG將圖4中的發(fā)射極上層接觸導(dǎo)電層18E和柵極上層接觸導(dǎo)電層18G連接起來。此外，在這種情況下，在基極接觸導(dǎo)電層17B上穿過絕緣層19的一部分開接觸窗口，并穿過該接觸窗口形成基極上層接觸導(dǎo)電層18B，以用于引出基極端子。
在這種情況下，如上所述，通過例如Ti/TiON/Al結(jié)構(gòu)的金屬層的圖形刻蝕，可與漏極接觸導(dǎo)電層的形成一起，同時(shí)分別地形成接觸導(dǎo)電層18B和18EG。
此外，圖8中示出的例子，是形成具有圖2中示出的電路配置的半導(dǎo)體器件的情況，其中以下述方式將雙極型晶體管TR的基極連接到結(jié)型場(chǎng)效應(yīng)晶體管J-FET的柵極，與上述的相同，例如，與帶有Ti/TiON/Al結(jié)構(gòu)的漏極接觸導(dǎo)電層18D的形成一起形成接觸導(dǎo)電層18CG，該接觸導(dǎo)電層18CG與各由第1多晶半導(dǎo)體層10構(gòu)成的基極接觸導(dǎo)電層17B和柵極接觸導(dǎo)電層17G進(jìn)行歐姆接觸。
此外，圖9中示出的例子是形成具有圖2中示出的電路配置的半導(dǎo)體器件的情況，其中以連續(xù)的圖形將由第1多晶半導(dǎo)體層10構(gòu)成的、如在圖3至6中已說明過的基極接觸導(dǎo)電層17B和柵極接觸導(dǎo)電層17G形成為共同的與第1多晶半導(dǎo)體層10接觸的接觸導(dǎo)電層17BG。
其次，在圖7至9中示出的各個(gè)例子中的半導(dǎo)體器件及其制造方法，能以如圖3至6中已說明過的相同的方式，歸因于圖1或圖2中示出的配置，實(shí)現(xiàn)雙極型晶體管TR的高耐壓，同時(shí)，由于上述的相同的原因，實(shí)現(xiàn)了夾斷電壓Vp的減少，但不降低溝道部分中的雜質(zhì)濃度，因此，可實(shí)現(xiàn)導(dǎo)通電阻的改善和Idss的改善，在不增加如具有結(jié)型場(chǎng)效應(yīng)晶體管J-FET和雙極型晶體管TR的半導(dǎo)體器件那樣的制造工序的數(shù)目的情況下，用簡(jiǎn)單的方法形成具有穩(wěn)定和良好的特性的雙極型晶體管TR。
其次，當(dāng)呈現(xiàn)圖7至9中示出的配置時(shí)，因?yàn)樘峁┝送ㄟ^高濃度區(qū)67將雙極型晶體管TR的收集極與結(jié)型場(chǎng)效應(yīng)晶體管J-FET的源極直接連接起來的結(jié)構(gòu)，故可實(shí)現(xiàn)收集極電阻的減少、收集極飽和電壓的降低和元件面積的進(jìn)一步的降低。
此外，在沒有高濃度區(qū)67的情況下，通過提供由高濃度埋入?yún)^(qū)4將雙極型晶體管TR的收集極與結(jié)型場(chǎng)效應(yīng)晶體管J-FET的源極直接連接起來的配置，可實(shí)現(xiàn)元件面積的減少。
同時(shí)，按照本發(fā)明的器件及其制造方法不限于上述的例子。例如，作為雙極型晶體管TR，可提供pnp型晶體管，作為結(jié)型場(chǎng)效應(yīng)晶體管，可配置p溝道J-FET，再有，可構(gòu)成其中包括以普通的方式形成的半導(dǎo)體元件等的半導(dǎo)體器件等。
如上所述，按照本發(fā)明的器件及本發(fā)明的制造方法，在包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管并將雙極型晶體管的收集極和結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來以呈現(xiàn)高耐壓的半導(dǎo)體器件中，因?yàn)槭乖诮Y(jié)型場(chǎng)效應(yīng)晶體管中的柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面成為與在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分的配置表面不同的表面，故可使這兩個(gè)導(dǎo)電層配置成靠得足夠近或互相重疊，同時(shí)保持這兩個(gè)導(dǎo)電層的必要和充分的面積，因?yàn)榭蓪艠O部分和漏電極的接觸部分配置成靠得足夠近，故可實(shí)現(xiàn)高密度、導(dǎo)通電阻的減少和Idss的改善。
此外，使在柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面成為與在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分的配置表面不同的表面，以及成為在后者之下的配置表面，這樣可使柵極接觸導(dǎo)電層穿過絕緣層延伸到漏區(qū)之上，結(jié)果，在該延伸部分中形成所謂的MIS-FET結(jié)構(gòu)，該結(jié)構(gòu)的場(chǎng)效應(yīng)實(shí)現(xiàn)夾斷電壓Vp的減少。因而，可避免在溝道部分中的雜質(zhì)濃度的顯著的降低，從而可減小夾斷電壓Vp，避免增加導(dǎo)通電阻和降低Idss的不利情況，由此可降低夾斷電壓Vp，再有可實(shí)現(xiàn)導(dǎo)通電阻的減少、改善Idss，可制造具有穩(wěn)定的和良好的特性的雙極型晶體管。
此外，為了制造該半導(dǎo)體器件，按照本發(fā)明的方法，決不會(huì)導(dǎo)致工序數(shù)目的增加，因此，不會(huì)引起生產(chǎn)率的下降和成本的增加。
因而，按照本發(fā)明，可實(shí)現(xiàn)具有高性能、高密度、高集成度和高可靠性的半導(dǎo)體器件以及具有高性能、高密度、高集成度和高可靠性的大規(guī)模集成電路。
已參照附圖描述了本發(fā)明的優(yōu)選實(shí)施例，但應(yīng)了解，本發(fā)明不限于上述的實(shí)施例，在不偏離如后附的權(quán)利要求所限定的本發(fā)明的精神或范圍的情況下，本領(lǐng)域的專業(yè)人員可進(jìn)行各種變更和修正。
權(quán)利要求
1．一種包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件，其中將所述雙極型晶體管的收集極和所述結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來，所述雙極型晶體管和所述結(jié)型場(chǎng)效應(yīng)晶體管在同一襯底上形成，所述半導(dǎo)體器件的特征在于包括柵極接觸導(dǎo)電層，穿過絕緣層與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)接觸；以及漏極接觸導(dǎo)電層，穿過絕緣層與漏區(qū)接觸，其中，所述柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面位于在所述漏極接觸導(dǎo)電層的所述柵極一側(cè)的邊緣部分的配置表面之下。
2．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述漏極接觸導(dǎo)電層和所述柵極接觸導(dǎo)電層由不同種類的材料構(gòu)成。
3．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述漏極接觸導(dǎo)電層和所述柵極接觸導(dǎo)電層由相同種類的材料構(gòu)成。
4．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述雙極型晶體管的基極接觸導(dǎo)電層和所述結(jié)型場(chǎng)效應(yīng)晶體管的所述柵極接觸導(dǎo)電層由相同的導(dǎo)電層形成。
5．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于將所述雙極型晶體管的發(fā)射極與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵極連接起來。
6．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于將所述雙極型晶體管的基極與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵極連接起來。
7．一種包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件，其中將所述雙極型晶體管的收集極和所述結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來，所述雙極型晶體管和所述結(jié)型場(chǎng)效應(yīng)晶體管在同一襯底上形成，所述半導(dǎo)體器件的特征在于包括柵極接觸導(dǎo)電層，穿過絕緣層與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)接觸；以及漏極接觸導(dǎo)電層，穿過絕緣層與漏區(qū)接觸，其中，所述雙極型晶體管的收集極和所述結(jié)型場(chǎng)效應(yīng)晶體管的源極由共同的半導(dǎo)體區(qū)形成，所述柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面位于在所述漏極接觸導(dǎo)電層的所述柵極一側(cè)的邊緣部分的配置表面之下。
8．如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述漏極接觸導(dǎo)電層和所述柵極接觸導(dǎo)電層由不同種類的材料構(gòu)成。
9．如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述漏極接觸導(dǎo)電層和所述柵極接觸導(dǎo)電層由相同種類的材料構(gòu)成。
10．如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述雙極型晶體管的基極接觸導(dǎo)電層和所述結(jié)型場(chǎng)效應(yīng)晶體管的所述柵極接觸導(dǎo)電層由相同的導(dǎo)電層形成。
11．如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于將所述雙極型晶體管的發(fā)射極與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵極連接起來。
12．如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于將所述雙極型晶體管的基極與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵極連接起來。
13．一種包括雙極型晶體管和結(jié)型場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件的制造方法，其中將所述雙極型晶體管的收集極和所述結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來，所述雙極型晶體管和所述結(jié)型場(chǎng)效應(yīng)晶體管在同一襯底上形成，所述半導(dǎo)體器件的制造方法的特征在于包括下述步驟在同一襯底上形成絕緣層；形成穿過所述絕緣層的開口；以及形成與所述結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)接觸的柵極接觸導(dǎo)電層；以及在所述柵極接觸導(dǎo)電層上形成層間絕緣層，由此，這樣來形成與漏層接觸的漏極接觸導(dǎo)電層，使其位于所述柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面之上。
14．如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于通過對(duì)同一導(dǎo)電層進(jìn)行圖形刻蝕，同時(shí)形成所述雙極型晶體管的基極接觸導(dǎo)電層和所述結(jié)型場(chǎng)效應(yīng)晶體管的柵極接觸導(dǎo)電層。
15．如權(quán)利要求13所述的半導(dǎo)體器件的制造方法，其特征在于通過來自與所述柵區(qū)接觸的柵極接觸導(dǎo)電層的雜質(zhì)擴(kuò)散來形成所述結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)。
全文摘要
結(jié)型場(chǎng)效應(yīng)晶體管與雙極型晶體管連接起來的復(fù)合型雙極型晶體管器件,可保證良好和穩(wěn)定的特性而不會(huì)導(dǎo)致結(jié)型場(chǎng)效應(yīng)晶體管中較大的面積。雙極型晶體管的收集極和結(jié)型場(chǎng)效應(yīng)晶體管的源極連接起來,結(jié)型場(chǎng)效應(yīng)晶體管的柵區(qū)、柵極接觸導(dǎo)電層和用于漏區(qū)的漏極接觸導(dǎo)電層由用相同的導(dǎo)電材料或互不相同的材料形成為各自不同的層的導(dǎo)電層形成,柵極接觸導(dǎo)電層的漏極一側(cè)的邊緣部分的配置表面位于在漏極接觸導(dǎo)電層的柵極一側(cè)的邊緣部分的配置表面之下。
文檔編號(hào)H01L29/66GK1210371SQ9811882
公開日1999年3月10日 申請(qǐng)日期1998年9月2日 優(yōu)先權(quán)日1997年9月2日
發(fā)明者江尻洋一 申請(qǐng)人:索尼株式會(huì)社