專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別涉及在鄰接雜質(zhì)區(qū)的隔離絕緣膜的端部具有凹槽的半導(dǎo)體器件及其制造方法。
近些年來，由于信息設(shè)備如計(jì)算機(jī)的警人拓展，使得對(duì)半導(dǎo)體存儲(chǔ)器件的要求快速提高。與功能有關(guān)，要求器件具有大規(guī)模的存儲(chǔ)容量及允許快速運(yùn)作。根據(jù)這些要求，已開發(fā)了提高集成度、改善半導(dǎo)體存儲(chǔ)器件的響應(yīng)和可靠性的技術(shù)。
已知DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)作為一種能隨機(jī)輸入、輸出存儲(chǔ)信息的半導(dǎo)體存儲(chǔ)器件。一般，該DRAM由存儲(chǔ)大量存儲(chǔ)信息的存儲(chǔ)區(qū)的存儲(chǔ)單元陣列和用于外部輸入和輸出所要求的外圍電路組成。
存儲(chǔ)單元陣列設(shè)有多個(gè)存儲(chǔ)單元，各存儲(chǔ)著單個(gè)存儲(chǔ)信息并被排列成矩陣形成。該存儲(chǔ)單元由一個(gè)MOS(金屬、氧化物、半導(dǎo)體)晶體管和一個(gè)與之相連的電容器組成。因而被稱為一晶體管和一電容器型。因?yàn)榇祟愋偷拇鎯?chǔ)單結(jié)構(gòu)簡單，因而可容易提高存儲(chǔ)單元陣列的集成度，而被廣泛地用于大容量的DRAM中。圖81是此種存儲(chǔ)單元的剖面圖，而圖82是其平面圖。圖81表示沿圖82的X-X線所取的截面圖，圖82表示沿圖81的Y-Y線所取的視圖。
圖81和82所示的結(jié)構(gòu)是位線被隱埋的隱埋位線疊式存儲(chǔ)單元。
參照?qǐng)D81和82，描述存儲(chǔ)單元的結(jié)構(gòu)如下。給一塊比如由磚制成的P型半導(dǎo)體襯底1，在其主表面，設(shè)置限定有源區(qū)比如SiO2制成的元件隔離氧化膜2。在有源區(qū)，形成存儲(chǔ)單元，每個(gè)單元包括互相配對(duì)的一個(gè)轉(zhuǎn)移柵晶體管100和一個(gè)疊式電容器200。
轉(zhuǎn)移柵晶體管100包括在半導(dǎo)體襯底1的主表面形成的第一和第二雜質(zhì)區(qū)5、6，形成源、漏區(qū)，還包括在半導(dǎo)體襯底1的主表面上形成比如由SiO2制成的柵氧化膜3及在主表面上形成比如由多晶硅制成的柵電極4，其間帶有柵氧化膜3。第一雜質(zhì)區(qū)5具有雙層結(jié)構(gòu)，包括高濃度雜質(zhì)區(qū)5a和低濃度雜質(zhì)區(qū)5b。第二雜質(zhì)區(qū)由高濃度雜質(zhì)區(qū)形成。柵電極4被比如由SiO2制成的側(cè)壁絕緣膜8覆蓋。
半導(dǎo)體襯底1被比如由SiO2形成的膜厚約8000的第一層間氧化膜9覆蓋。在第一層間氧化膜9形成露出第二雜質(zhì)區(qū)6的存儲(chǔ)結(jié)點(diǎn)接觸孔10和露出第一雜質(zhì)區(qū)5的位線接觸孔11。在位線接觸孔11中，形成與第一雜質(zhì)區(qū)5連接的位線7。位線7由厚約1000的摻雜多晶硅膜7a和厚約1000的硅化鎢膜7b形成。
在第一層的氧化膜9上，比如由SiO2制成厚約1000，具有存儲(chǔ)結(jié)點(diǎn)接觸孔10的第二層的氧化膜13。在存儲(chǔ)結(jié)點(diǎn)接觸孔10中，形成比如由多晶硅制成的存儲(chǔ)結(jié)點(diǎn)(下電極)12，位于第二層的氧化膜13上，還有厚約6000的部分。在存儲(chǔ)結(jié)點(diǎn)12的表面上面，形成介質(zhì)膜14，在其上再形成單元板極(上電極)15。存儲(chǔ)結(jié)點(diǎn)12、介質(zhì)膜14及單元板極15形成了疊式電容器200。在單元板極15上面，形成互連層17，其間設(shè)有第三層間氧化膜16。
接著，參照?qǐng)D83至95描述制造有此種結(jié)構(gòu)的存儲(chǔ)單元的方法如下。
首先參照?qǐng)D83，在半導(dǎo)體襯底1的主表面的預(yù)定區(qū)域用LO-COS方法形成主件隔離氧化膜2。然后，如圖84所示，在半導(dǎo)體襯底1上的預(yù)定區(qū)域形成預(yù)定構(gòu)形的柵電極4，其間設(shè)有比如由SiO2形成的柵氧化膜3。
參照?qǐng)D85，在半導(dǎo)體襯底1形成露出介于平行柵電極4之間的預(yù)定區(qū)的抗蝕膜20。用抗蝕膜20作掩模，以約2.3×1013/cm2的注入劑量，以約35KeV的注入能量將n型雜質(zhì)如磷注入到半導(dǎo)體襯底1中，形成低濃度雜質(zhì)區(qū)5b。
參照?qǐng)D86，在半導(dǎo)體襯底1上淀積SiO2，對(duì)它進(jìn)行各向異性腐蝕，以致在柵電極4上形成側(cè)壁8。用側(cè)壁8作掩模，以約4×1013/cm2的注入劑量，以約40KeV的注入能量，使n型雜質(zhì)如磷注入到半導(dǎo)體襯底1的主表面，形成高濃度雜質(zhì)區(qū)5a和6，如圖87所示。因而，完成了由高濃度雜質(zhì)區(qū)5a和低濃度雜質(zhì)區(qū)5b形成的第一雜質(zhì)區(qū)5以及由高濃度雜質(zhì)區(qū)形成的第二雜質(zhì)區(qū)6。
參照?qǐng)D88，在半導(dǎo)體襯底1的上方，用CVD方法，淀積厚約8000的比如由SiO2制成的第一層間氧化膜9。
參照?qǐng)D89，在第一層間氧化膜9上，形成位于第一雜質(zhì)區(qū)5上方具有開口的抗蝕膜22。用抗蝕膜22作掩模，通自對(duì)準(zhǔn)接觸方法形成位線接觸孔11。
參照?qǐng)D90，在去掉抗蝕膜22之后，在位線接觸孔11內(nèi)淀積各厚約1000的摻雜多晶硅膜7a和硅化鎢膜7b，并使之構(gòu)成預(yù)定構(gòu)形，形成位線7。
參照?qǐng)D91，在第一層間氧化膜9上形成比如由SiO2制成的厚約10000的第二層間氧化膜13。然后，在第二層間氧化膜13上形成位于第二雜質(zhì)區(qū)6上方具有開口的抗蝕膜23。用抗蝕膜23作掩模，通過自對(duì)準(zhǔn)接觸方法，在第一和第二層間氧化膜9和13形成存儲(chǔ)結(jié)點(diǎn)接觸孔10。
參照?qǐng)D92，在去掉抗蝕膜23之后，在存儲(chǔ)結(jié)點(diǎn)接孔10內(nèi)淀積多晶硅等，形成位于第二層間氧化膜13上的具有厚約6000的部分的存儲(chǔ)結(jié)點(diǎn)12。
參照?qǐng)D93，在存儲(chǔ)結(jié)點(diǎn)12的上方淀積介質(zhì)膜14和單元板極15。因而，完成了由存儲(chǔ)結(jié)點(diǎn)12、介質(zhì)膜14和單元板極15形成的疊式電容器200。參照?qǐng)D94，在單元板極15上形成比如由SiO2形成的第三層間氧化膜16，再在第三層間氧化膜16上形成具有預(yù)定構(gòu)形的互連層17，因而完成如圖81所示的存儲(chǔ)單元。
上述的DRAM，通過電容器中存儲(chǔ)的電荷而存儲(chǔ)著數(shù)據(jù)。當(dāng)存儲(chǔ)比如“H”數(shù)據(jù)時(shí)，就產(chǎn)生一個(gè)與從存儲(chǔ)結(jié)點(diǎn)漏出電流相關(guān)的問題，因而在DRAM中必須周期地執(zhí)行刷新操作。雖然希望DRAM的刷新操作的周期長，但目前由于存儲(chǔ)單元中的電容器容量隨著DRAM集成度的增加而減小的趨勢(shì)，有使刷新周期變短的趨勢(shì)。所以，縱然，DRAM的集成度高，為了維持刷新操作周期長，則必須防止從存儲(chǔ)結(jié)點(diǎn)泄漏電流。
參照?qǐng)D95，將描述關(guān)于從上述存儲(chǔ)單元結(jié)構(gòu)的存儲(chǔ)結(jié)點(diǎn)，泄漏電流的路徑。
電流是可以從存儲(chǔ)結(jié)點(diǎn)經(jīng)過下列路徑漏掉的(1)通過第二雜質(zhì)區(qū)6漏到半導(dǎo)體襯底1。
(2)通過柵電極4下的第二雜質(zhì)區(qū)6漏到第一雜質(zhì)區(qū)5。
(3)漏到單元板極15。
在這些路徑當(dāng)中，通過第二雜質(zhì)區(qū)6至半導(dǎo)體襯底1的路徑(1)一是占主導(dǎo)的路徑。到半導(dǎo)體襯底1的漏電與給Pn結(jié)施加反偏置時(shí)所引起的漏電相同。然而，在形成隔離氧化膜2的步驟和使雜質(zhì)注入到第一和第二雜質(zhì)區(qū)5、6的步驟中，在半導(dǎo)體襯底1產(chǎn)生了所稱的晶體缺陷。若該晶體缺陷產(chǎn)生在Pn結(jié)，在該區(qū)就產(chǎn)生新的漏電路徑。其結(jié)果，在電容器中所存儲(chǔ)的電荷經(jīng)由新的漏電路徑放電，導(dǎo)致由DRAM保持的數(shù)據(jù)失效。
特別是，在隔離氧化膜2的邊緣部，即所稱的鳥嘴2a部將產(chǎn)生許多晶體缺陷2b。通過旨在去掉注入雜質(zhì)步驟后的缺陷缺陷的熱處理，可去掉晶體缺陷2b。然而，由于DRAM的集成度增高，該工藝必須在低溫度下進(jìn)行，以致難以完全去掉該晶體缺陷。
本發(fā)明之目的在于，提供一種半導(dǎo)體存儲(chǔ)器件及其制造方法，其中在鄰接漏區(qū)的隔離氧化膜的端部形成凹槽，以便從此區(qū)去掉晶體缺陷，防止可能的漏電流。
本發(fā)明的另一目的在于，防止結(jié)漏電流的產(chǎn)生同時(shí)防止窄溝道效應(yīng)，并改善刷新特性及耐軟誤差性。
本發(fā)明的又一目的在于，防止由于在光刻時(shí)的圖形的重疊誤差和尺寸誤差在導(dǎo)電層之間出現(xiàn)短路。
本發(fā)明的再一個(gè)目的在于，防止結(jié)漏電流的產(chǎn)生同時(shí)提高結(jié)擊穿電壓。
根據(jù)本發(fā)明的一種方案的半導(dǎo)體器件包括一塊半導(dǎo)體襯底、一隔離絕緣膜、第一導(dǎo)電層、雜質(zhì)區(qū)、一絕緣膜以及第二導(dǎo)電層。其中的半導(dǎo)體襯底具有一主表面；其隔離絕緣膜是為限定半導(dǎo)體襯底主表面的有源區(qū)而設(shè)置；其第一導(dǎo)電層形成在主表面上，兩者之間設(shè)有一絕緣膜；其雜質(zhì)區(qū)形成在隔離絕緣膜和第一導(dǎo)電層之間的主表面，達(dá)到預(yù)定深度；其絕緣層形成在半導(dǎo)體襯底的主表面上并有通達(dá)雜質(zhì)區(qū)的開口；其第二導(dǎo)電層通過開口與雜質(zhì)區(qū)電連接。該隔離絕緣膜在雜質(zhì)區(qū)側(cè)的端部具有凹槽部，由該隔離絕緣膜凹槽部提供的端表面到達(dá)半導(dǎo)體襯底。該隔離絕緣膜的端表面被絕緣層覆蓋。
在根據(jù)本發(fā)明的一個(gè)方案的半導(dǎo)體器件中，在隔離絕緣膜靠雜質(zhì)區(qū)側(cè)的端部的凹槽部的構(gòu)造防止了在靠近隔離絕緣膜的晶體中產(chǎn)生缺陷，因而可防止由于這些晶體缺陷引起的從雜質(zhì)區(qū)至半導(dǎo)體襯底的漏電流。
其結(jié)果，在采用此種結(jié)構(gòu)的半導(dǎo)體器件中使漏電流減小了，因而能夠改善半導(dǎo)體器件運(yùn)作的可靠性。
此外，該隔離絕緣膜的端表面被絕緣層覆蓋。因而，開口不設(shè)置在隔離絕緣膜的端表面附近。所以，借助于在開口所形成的第二導(dǎo)電層就防止了在雜質(zhì)區(qū)和半導(dǎo)體襯底之間的短路的發(fā)生。
根據(jù)本發(fā)明的另一方案的一種半導(dǎo)體器件包括一塊半導(dǎo)體襯底、一隔離絕緣膜、一對(duì)雜質(zhì)區(qū)、一柵電極、一絕緣層、一電容器的下電極以及一位線。其中的半導(dǎo)體襯底具有一主表面；其隔離絕緣膜是為限定半導(dǎo)體襯底主表面的有源區(qū)而設(shè)置；其雜質(zhì)區(qū)對(duì)其間以預(yù)定的間隔形成在有源區(qū)，使溝道區(qū)夾在當(dāng)中，并形成源、漏區(qū)；其柵電極形成在溝道區(qū)上，其間設(shè)有柵絕緣膜；其絕緣層覆蓋著半導(dǎo)體襯底，并具有露出一對(duì)雜質(zhì)區(qū)之一的第一開口和露出一對(duì)雜質(zhì)區(qū)的另一個(gè)的第二開口；其電容器的下電極經(jīng)過第一開口與一雜質(zhì)區(qū)電連接；其位線經(jīng)過第二開口與另一雜質(zhì)區(qū)電連接。該隔離絕緣膜在其靠雜質(zhì)區(qū)側(cè)的端部具有凹槽部，由該隔離絕緣膜的凹槽部所提供的端表面達(dá)到半導(dǎo)體襯底。而該隔離絕緣膜的端表面又被絕緣層所覆蓋。
在依本發(fā)明另一方案的半導(dǎo)體器件中，在隔離絕緣膜靠雜質(zhì)區(qū)側(cè)的端部的凹槽構(gòu)造消除了在隔離絕緣膜端部附近的晶體缺陷，因而也防止由于這些晶體缺陷引起的通過第二導(dǎo)電類型的雜質(zhì)區(qū)到半導(dǎo)體襯底的漏電流。
其結(jié)果，在采用此種結(jié)構(gòu)的半導(dǎo)體器件中減小了從下電極來的漏電流，可使DRAM中的刷新操作周期延長，還可進(jìn)一步改善半導(dǎo)體器件運(yùn)作的可靠性。
此外，該隔離絕緣膜的端部是被絕緣層覆蓋的。所以，第一開口不能設(shè)置在隔離絕緣膜的端表面附近。于是，可防止由于在第一開口中所形成電容器下電極引起在雜質(zhì)區(qū)和半導(dǎo)體襯底之間的短路的發(fā)生。
一種制造依本發(fā)明的一方案的半導(dǎo)體器件的方法，包括以下各步驟首先，通過LOCOS法形成一隔離絕緣膜，將有源區(qū)限定在半導(dǎo)體襯底主表面預(yù)定區(qū)內(nèi)。然后，在該有源區(qū)的預(yù)定區(qū)域形成具有預(yù)定形狀的第一導(dǎo)電層，兩者間設(shè)有一絕緣膜。用第一導(dǎo)電層和隔離絕緣膜作掩模，通過把雜質(zhì)引入到有源區(qū)的預(yù)定區(qū)域形成一雜質(zhì)區(qū)。形成一覆蓋半導(dǎo)體襯底的抗蝕膜，該膜具有一開口，露出隔離絕緣膜與雜質(zhì)區(qū)接觸的端部中的預(yù)定區(qū)域。用此抗蝕膜作掩模，去掉隔離絕緣膜端部的裸露區(qū)域，在隔離絕緣膜中形成達(dá)到半導(dǎo)體襯底的端表面的開口。接著，在半導(dǎo)體襯底的主表面形成一絕緣層，覆蓋隔離絕緣膜的端表面，并具有通到雜質(zhì)區(qū)的開口。此后，形成第二導(dǎo)電層，通過開口與雜質(zhì)區(qū)電連接。
根據(jù)制造依本發(fā)明的一方案的半導(dǎo)體器件的方法，設(shè)置去掉隔離絕緣膜端部的預(yù)定區(qū)域的步驟。由于去掉了隔離絕緣膜的端部，而同時(shí)消除了隔離絕緣膜端部附近的晶體缺陷。所以，使得制造那種可防止由于晶體缺陷引發(fā)的從雜質(zhì)到半導(dǎo)體襯底漏電流的半導(dǎo)體器件是可行。
其結(jié)果，在用此法所制得的半導(dǎo)體存儲(chǔ)器件中減小了漏電流，因而可改善半導(dǎo)體器件運(yùn)作的可靠性。
再有，絕緣膜是這樣形成的，使之覆蓋住隔離絕緣膜的端部。所以開口不形成在隔離絕緣膜端部附近。于是可防止在雜質(zhì)區(qū)和半導(dǎo)體襯底之間由于開口內(nèi)形成第二導(dǎo)電層，而出現(xiàn)的短路。
一種根據(jù)本發(fā)明的又一個(gè)方案的半導(dǎo)體器件包括一塊第一導(dǎo)電類型的半導(dǎo)體襯底、一元件隔離絕緣層、用元件隔離的第一導(dǎo)電類型的雜質(zhì)區(qū)、第二導(dǎo)電類型的第一雜質(zhì)區(qū)、一絕緣層、第二導(dǎo)電類型的第二雜質(zhì)區(qū)、一側(cè)壁絕緣層以及導(dǎo)電層。其中的半導(dǎo)體襯底具有一主表面并有第一雜質(zhì)濃度；其元件隔離絕緣層形成在半導(dǎo)體襯底的主表面；其用于元件隔離的雜質(zhì)區(qū)是與元件隔離絕緣層的下側(cè)相接觸的；其第一雜質(zhì)區(qū)形成在半導(dǎo)體襯底的主表面，并被其間的預(yù)定區(qū)與用于元件隔離的雜質(zhì)區(qū)分隔開；其絕緣層形成于半導(dǎo)體襯底的主表面上，并具有通至第一雜質(zhì)區(qū)和預(yù)定區(qū)表面部分的開孔；所形成的第二雜質(zhì)區(qū)具有一與第一雜質(zhì)區(qū)和位于孔底表面的預(yù)定區(qū)相重疊并與用于元件隔離的雜質(zhì)區(qū)相接觸的部分；此第二雜質(zhì)區(qū)具有比第一雜質(zhì)濃底還高的第二雜質(zhì)濃度。其側(cè)壁絕緣層覆蓋著開孔的側(cè)壁；其導(dǎo)電層通過開孔與第一和第二雜質(zhì)區(qū)電連接。
制造依本發(fā)明的又一方案的半導(dǎo)體器件的方法，包括以下各步驟首先，在具有第一雜質(zhì)濃度的第一導(dǎo)電類型的半導(dǎo)體襯底的主表面形成一元件隔離絕緣層及與該元件隔離絕緣層下側(cè)相接觸的第一導(dǎo)電類型的用于元件隔離的雜質(zhì)區(qū)。在半導(dǎo)體襯底主表面形成第二導(dǎo)電類型的第一雜質(zhì)區(qū)，并其間設(shè)有預(yù)定區(qū)域與用于元件隔離的雜質(zhì)區(qū)分隔開。然后，在半導(dǎo)體主表面形成一絕緣層，該層具一通至第一雜質(zhì)區(qū)和預(yù)定區(qū)表面部的開孔。此后，形成一具有比第一雜質(zhì)濃度還高的第二雜質(zhì)濃度的第二導(dǎo)電類型的第二雜質(zhì)區(qū)，該區(qū)具有一與第一雜質(zhì)區(qū)相重疊部分和位于開孔底表面的與用于元件隔離的雜質(zhì)區(qū)相接觸的預(yù)定區(qū)。形成一側(cè)壁絕緣層，使之覆蓋開孔的側(cè)壁。接著形成一導(dǎo)電層，該層通過開孔與第一和第二雜質(zhì)區(qū)電連接。
在根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法中，與待形成源、漏區(qū)的第一雜質(zhì)區(qū)相接觸的第二雜質(zhì)區(qū)是這樣形成的，使之與用于元件隔離的雜質(zhì)區(qū)相接觸。所以在第二雜質(zhì)區(qū)和用于元件隔離的雜質(zhì)區(qū)之間的半導(dǎo)體襯底不存在相對(duì)低的雜質(zhì)濃度的分布區(qū)。因而，使得由第二雜質(zhì)區(qū)和用于元件隔離的雜質(zhì)區(qū)所形成的Pn結(jié)部分的耗盡層在其工作時(shí)不致向元件隔離雜質(zhì)區(qū)側(cè)延伸很深。所以，減小了由耗盡層內(nèi)存在晶體缺陷而產(chǎn)生的漏電流。
此外，因?yàn)榭蓽p小DRAM中的漏電流，而使得電容器的電荷保持特性良好。所以，可使刷新特性和抗軟誤差性良好。
而且，因?yàn)橛糜谠綦x的雜質(zhì)區(qū)是與導(dǎo)電類型相反的第二雜質(zhì)區(qū)接觸的，使得用于元件隔離的雜質(zhì)區(qū)到元件形成區(qū)的擴(kuò)散也被抑制，因而防止了窄溝道效應(yīng)。
根據(jù)本發(fā)明一優(yōu)選方案的半導(dǎo)體器件，還包括一對(duì)第二導(dǎo)電層。其絕緣層具有第一和第二絕緣層。這對(duì)第二導(dǎo)電層是這樣形成的，使它們相互平行地延伸第一絕緣層上，其間設(shè)有開孔，第二絕緣層被形成于第一絕緣層上，使之覆那對(duì)第二導(dǎo)電層。
制造根據(jù)本發(fā)明一優(yōu)選方案的半導(dǎo)體器件的方法，還包括形成一對(duì)第二導(dǎo)電層的步驟。其絕緣層具有第一和第二絕緣層。形成的這對(duì)第二導(dǎo)電層是相互平行地延伸在第一絕緣層上。第二絕緣層形成在那對(duì)第二導(dǎo)電層上。所形成的孔通過該對(duì)第二導(dǎo)電層，使之通至第一雜質(zhì)區(qū)和預(yù)定區(qū)的表面部。
在根據(jù)本發(fā)明的一優(yōu)選方案的半導(dǎo)體器件及其制造方法中，所形成的開孔穿過相互平行延伸的一對(duì)第二導(dǎo)電層之間。所以，由于在形成開孔的光刻過程中，掩模的重疊誤差或圖形的尺寸誤差，可能使開孔的位置偏移。在此種情況下，從孔的側(cè)壁可能露出第二導(dǎo)電層的側(cè)壁，所形成的導(dǎo)電層如存儲(chǔ)結(jié)點(diǎn)填入開孔中，可能使第二導(dǎo)電層變成短路。然而，在此種半導(dǎo)體器件中，形成了覆蓋孔的側(cè)壁的側(cè)壁絕緣層。于是，即使第二導(dǎo)電層的側(cè)壁從開孔側(cè)壁露出來，也能被側(cè)壁絕緣層覆蓋。所以，防止了在側(cè)壁絕緣層形成之后所形成的導(dǎo)電層和第二導(dǎo)電層之間短路的出現(xiàn)。
根據(jù)本發(fā)明的另一優(yōu)選方案的半導(dǎo)體器件還包括形成于半導(dǎo)體襯底主表面的第二導(dǎo)電類型的第三雜質(zhì)區(qū)，使之覆蓋與開孔底表面的導(dǎo)電層相接觸并與第一雜質(zhì)區(qū)電連接的區(qū)域。該第三雜質(zhì)區(qū)具有比第二雜質(zhì)濃度還高的第三雜質(zhì)濃度。
一種制造依本發(fā)明另一優(yōu)選方案的半導(dǎo)體器件的方法還包括在半導(dǎo)體襯底的主表面形成具有比第二雜質(zhì)濃度還高的第三雜質(zhì)濃度的第二導(dǎo)電類型的第三雜質(zhì)區(qū)的步驟，通過在其側(cè)壁形成有側(cè)壁絕緣層的開孔引入離子，使之與第一雜質(zhì)區(qū)相接觸。形成一導(dǎo)電層，使之與第三雜質(zhì)區(qū)相接觸。
在依本發(fā)明的另一優(yōu)選方案的半導(dǎo)體器件及其方法中，在導(dǎo)電層與半導(dǎo)體襯底相互接觸的區(qū)域形成相對(duì)高的雜質(zhì)濃度的第三雜質(zhì)區(qū)。所以，降低了導(dǎo)電層與結(jié)成為源、漏區(qū)的第一雜質(zhì)區(qū)之間的接觸電阻。
此外，由于設(shè)置了第三雜質(zhì)區(qū)，可把第二雜質(zhì)區(qū)的濃度設(shè)定得比較低。于是，可提高在第二雜質(zhì)區(qū)與元件隔離雜質(zhì)區(qū)之間的結(jié)部的結(jié)擊穿電壓。因而，可降低與導(dǎo)電層的接觸電阻，同時(shí)改善了結(jié)擊擊穿電壓。
根據(jù)本發(fā)明的再一個(gè)優(yōu)選方案的半導(dǎo)體器件還包括在一對(duì)第二導(dǎo)電層上所形成的腐蝕阻斷絕緣層。該腐蝕阻斷絕緣層是由不同于第一和第二絕緣層的材料形成的。第二絕緣層是這樣形成的，使之覆蓋那對(duì)第二導(dǎo)電層和腐蝕阻斷層。
一種制造根據(jù)本發(fā)明的又一方案的半導(dǎo)體器件的方法還包括在一對(duì)第二導(dǎo)電層上用不同于第一和第二絕緣層的材料形成腐蝕阻斷絕緣層的步驟。
在根據(jù)本發(fā)明的又一優(yōu)選方案的半導(dǎo)體器件及其制造方法中，在第二導(dǎo)電層上形成腐蝕阻斷絕緣層。這個(gè)腐蝕阻斷絕緣層是由不同于絕緣層的材料形成的。所以當(dāng)腐蝕絕緣層形成開孔時(shí)，幾乎不腐蝕該腐蝕阻斷絕緣層。于是，其至于是掩模的重疊誤差等使開孔形成到第二導(dǎo)電層之上，也能防止由腐蝕阻斷絕緣層所覆蓋的導(dǎo)電層的上表面從開孔露出來。所以，防止了在通過此開孔將與底層形成接觸的導(dǎo)電層與第二導(dǎo)電層之間短路的出現(xiàn)。
通過下面的結(jié)合附圖對(duì)本發(fā)明的詳細(xì)說明，將會(huì)使本發(fā)明的上述的和其它的目的、特點(diǎn)、方案以及優(yōu)點(diǎn)變得更加清楚。


圖1是表示本發(fā)明實(shí)施例1的半導(dǎo)體器件的剖面圖；圖2是表示本發(fā)明實(shí)施例1的半導(dǎo)體器件的平面圖；圖3-15分別表示制造本發(fā)明實(shí)施例1的半導(dǎo)體器件的方法的第1-第13步驟；圖16是表示本發(fā)明實(shí)施例2的半導(dǎo)體器件的剖面圖；圖17是表示本發(fā)明實(shí)施例2的半導(dǎo)體器件的平面圖；圖18-24分別表示制造本發(fā)明實(shí)施例2的半導(dǎo)體器件的方法的第6-第12步驟；圖25是表示本發(fā)明實(shí)施例3的半導(dǎo)體器件的剖面圖；圖26是表示本發(fā)明實(shí)施例3的半導(dǎo)體器件的平面圖；圖27-34分別表示制造本發(fā)明實(shí)施例3的半導(dǎo)體器件的方法的第7-第14步驟；圖35是表示本發(fā)明實(shí)施例4的半導(dǎo)體器件的剖面圖；圖36是表示本發(fā)明實(shí)施例4的半導(dǎo)體器件的平面圖；圖37-44分別表示制造本發(fā)明實(shí)施例4的半導(dǎo)體器件的方法的第6-第13步驟；圖45是表示為防止源、漏區(qū)與襯底之間出現(xiàn)短路的常規(guī)結(jié)構(gòu)的示意剖面圖；圖46是表示沿圖35的A4-A4的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖47是表示沿圖45的B4-B4的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖48是表示本發(fā)明實(shí)施例5的半導(dǎo)體器件的示意剖面圖；圖49是表示沿圖48的A1-A1的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖50是表示沿圖48的B1-B1的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖51-64是按進(jìn)行的步序表示制造根據(jù)本發(fā)明實(shí)施例5的半導(dǎo)體器件的方法中的工藝的意示剖面圖；圖65是表示根據(jù)本發(fā)明實(shí)施例6的半導(dǎo)體器件結(jié)構(gòu)的示意剖面圖；圖66是表示沿圖65的A2-A2的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖67是表示沿圖65的B2-B2的各個(gè)部位的雜質(zhì)濃度分布曲線圖；圖68和69是按進(jìn)行的步序制造根據(jù)本發(fā)明實(shí)施例6的半導(dǎo)體器件的方法的工藝中的示意剖面圖；圖70是表示根據(jù)本發(fā)明實(shí)施例T的半導(dǎo)體器件結(jié)構(gòu)的示意剖面圖；圖71-79是按進(jìn)行的步序制造本發(fā)明實(shí)施例7的半導(dǎo)體器件的方法的工藝中的示意剖面圖80是表示成對(duì)的位線互連的兩側(cè)壁如何從接觸孔露出來的示意剖面圖；圖81是表示已有技術(shù)的半導(dǎo)體器件的剖面圖；圖82是表示已有技術(shù)的半導(dǎo)體器件的平面圖；圖83-94分別表示制造已有技術(shù)的半導(dǎo)體器件的方法的第1-第12步驟；圖95示意地表示了已有技術(shù)的半導(dǎo)體器件的缺點(diǎn)。
(實(shí)施例1)本發(fā)明的第1實(shí)施例，將參照?qǐng)D1和2，說明于下。圖1是本實(shí)施例存儲(chǔ)單元的剖面圖，圖2則是其平面圖。圖1是沿圖2的線X-X截取的一個(gè)剖面，而圖2則表示沿圖1的線Y-Y取得的視圖。
由于圖1所示的存儲(chǔ)單元的剖面結(jié)構(gòu)基本上與圖45所示的存儲(chǔ)單元結(jié)構(gòu)一樣，所以除本實(shí)施例的不同部分外，下面將不再詳述此結(jié)構(gòu)。
本實(shí)施例的存儲(chǔ)單元備有一個(gè)槽18，位于每一隔離氧化膜2的鄰接于轉(zhuǎn)移柵晶體管100的第2雜質(zhì)區(qū)6的端部。槽18填以第1層間氧化膜9。
由于在隔離氧化膜2端部的預(yù)定位置采取槽18的措施，由P型半導(dǎo)體襯底1與n+雜質(zhì)區(qū)亦即第2雜質(zhì)區(qū)6形成的Pn結(jié)，與現(xiàn)有枝術(shù)對(duì)比就不會(huì)延伸到含有許多晶體缺陷的隔離氧化膜2的端部。因此，就能消除從存儲(chǔ)節(jié)點(diǎn)12通過第2雜質(zhì)區(qū)6到半導(dǎo)體襯底1的漏電的可能性。
因此，可以增長該存儲(chǔ)單元刷新操作的周期，而存儲(chǔ)單元也就有較高的性能和較高的可靠性。
下面將參照?qǐng)D3至15說明上述存儲(chǔ)單元的制造方法。
首先參照?qǐng)D3，通過LOCOS法，使隔離氧化膜2形成在P型半導(dǎo)體襯底1的主表面預(yù)定區(qū)域。接著，如圖4所示，由例如多晶硅層制成的，具有預(yù)定結(jié)構(gòu)的柵電極4，形成于半導(dǎo)體襯底1的預(yù)定區(qū)域，其間還有由例如SiO2制成的柵氧化膜3。
參照?qǐng)D5，進(jìn)行加工處理，形成抗蝕膜20，露出在半導(dǎo)體襯底1上彼此平行排列的兩柵電極4之間的預(yù)定區(qū)域。用抗蝕膜20作掩模，把n型雜質(zhì)，諸如磷，以約2.3×1013/cm2的注入劑量和約35KeV注入能量，注入到半導(dǎo)體襯底1中，形成低濃雜質(zhì)區(qū)5b。
參照?qǐng)D6，將SiO2淀積在半導(dǎo)體襯底1上，并對(duì)其進(jìn)行各向異性蝕刻，結(jié)果側(cè)壁8形成在每個(gè)柵電極4上面。再以側(cè)壁8作為掩模，把雜質(zhì)，諸如磷，以約4.0×1013/cm2的注入劑量和約40KeV的注入能量，注入到半導(dǎo)體襯底1主表面中，形成高濃雜質(zhì)區(qū)5a和6，如圖7所示。于是，就完成由高濃雜質(zhì)區(qū)5a和低濃雜質(zhì)區(qū)5b形成的第一雜質(zhì)區(qū)5和由高濃雜質(zhì)區(qū)形成的第2雜質(zhì)區(qū)6。通過上述各步驟，在半導(dǎo)體襯底1上，完成轉(zhuǎn)移柵晶體管100。
參照?qǐng)D8，把抗蝕膜21形成在半導(dǎo)體襯底1上。該抗蝕膜21有一個(gè)開口，露出鄰接于第2雜質(zhì)區(qū)2的隔離氧化膜2的端部。用抗蝕膜21作為掩模，在C4F8的氣氛中，進(jìn)行各向異性蝕刻，結(jié)果除去該隔離氧化膜的端部而形成槽18。本步驟也除去了在形成隔離氧化膜2過程中產(chǎn)生于隔離氧化膜2端部的晶體缺陷。
參照?qǐng)D9，用CVD法，使由例如SiO2制作的，厚度約8000的第1層間氧化膜9，淀積在半導(dǎo)體襯底1表面上。
參照?qǐng)D10，在第1層間氧化膜9上，形成抗蝕膜22，而該膜22在位于上述第1雜質(zhì)區(qū)5之上具有一個(gè)開口。用抗蝕膜22作為掩模，用自對(duì)準(zhǔn)接觸法，形成位線接觸孔11。
參照?qǐng)D11，除去抗蝕膜22后，把厚度約1000的摻雜多晶硅膜7a和厚度約1000的硅化鎢膜7b淀積在位線接觸孔11中，并刻制成一種預(yù)定圖形，形成位線7。
參照?qǐng)D12，把由例如SiO2制成的厚約1000第2層間氧化膜，形成在第1層間氧化膜9上。然后，將抗蝕膜23形成在第2層間氧化膜13上，而該膜23具有的開口部位于第2雜質(zhì)區(qū)6上。用抗蝕膜23作為掩模，通過自對(duì)準(zhǔn)接觸孔法，使存儲(chǔ)節(jié)點(diǎn)接觸孔10，形成在第1和第2層間氧化膜9和13上。
參照?qǐng)D13，除去抗蝕膜23后，淀積多晶硅之類在存儲(chǔ)接觸孔10中，形成存儲(chǔ)節(jié)點(diǎn)12，而位于第2層間氧化膜13之上具有厚度約為6000的部分。
參照?qǐng)D14，把介質(zhì)膜14和單元板極15淀積在存儲(chǔ)節(jié)點(diǎn)12上。從而，完成由存儲(chǔ)節(jié)點(diǎn)12，介質(zhì)膜14和單元板極15構(gòu)成的層疊型電容200。
參照?qǐng)D15，然后，在單元板極15上形成例如由SiO2制作的第3層間氧化膜16，再在第3層間氧化膜16上形成預(yù)定構(gòu)形的互連層17，從而完成圖1所示的本實(shí)施例存儲(chǔ)單元。
根據(jù)上述本實(shí)施例的制造存儲(chǔ)單元的方法，可以隨著除去隔離氧化膜2的端部，形成槽18，同時(shí)除去晶體缺陷。因此，這種存儲(chǔ)單元結(jié)構(gòu)能夠減少由P型半導(dǎo)體襯底1和n+雜質(zhì)區(qū)，即第2雜質(zhì)區(qū)6所形成的Pn結(jié)中的缺陷，與現(xiàn)有技術(shù)比較，則在結(jié)構(gòu)的隔離氧化膜2的端部產(chǎn)生許多晶體缺陷。
(實(shí)施例2)下面將參照?qǐng)D16和17說明本發(fā)明的第2實(shí)施例。圖16是本實(shí)施例存儲(chǔ)單元的剖面圖，圖17則是其平面圖。圖16表示沿圖17線X-X截取的剖面，而圖17則表示沿圖16線Y-Y取得的視圖。
由于圖16所示的存儲(chǔ)單元剖面結(jié)構(gòu)基本上與圖1所示實(shí)施例1的存儲(chǔ)單元一樣，故除與本實(shí)施例的不同部分外，下面都不再詳述此結(jié)構(gòu)。
本實(shí)施例的存儲(chǔ)單元不同于實(shí)施例1單元之處在于，提供存儲(chǔ)節(jié)點(diǎn)12的存儲(chǔ)接觸孔10包括槽18。由于這種結(jié)構(gòu)，與現(xiàn)有技術(shù)對(duì)照，由P型半導(dǎo)體襯底1和n+雜質(zhì)區(qū)，即第2雜質(zhì)區(qū)6構(gòu)成的Pn結(jié)不會(huì)延伸到含有許多晶體缺陷的隔離氧化膜2的端部。因此，能夠消除從存儲(chǔ)節(jié)點(diǎn)12經(jīng)過第2雜質(zhì)2區(qū)6到半導(dǎo)體襯底1的電流泄漏可能性。
因此，可使本存儲(chǔ)單元的刷新操作周期增長，存儲(chǔ)單元就可以具有較高的性能和高可靠性。還有，可使存儲(chǔ)節(jié)點(diǎn)12的單位電阻減小。
接著，下面將參照?qǐng)D18至24，說明制造第2實(shí)施例的存儲(chǔ)單元方法。從開始步驟至形成高濃雜質(zhì)區(qū)5a和6的步驟的工藝與結(jié)合第1實(shí)施例已經(jīng)說明的從圖3到圖7的步驟完全一樣，故此下面不再加以說明。
參照?qǐng)D18，通過CVD法，淀積例如由SiO2制作的，厚度約8000的第1氧化膜9，蓋在半導(dǎo)體襯底1上。
參照?qǐng)D19，使位于第1雜質(zhì)區(qū)5上具有開口的抗蝕膜22，形成在第1層間氧化膜9上。用抗蝕膜22作為掩模，借助于自對(duì)準(zhǔn)接觸孔法，形成位線接觸孔11。
參照?qǐng)D20，除去抗蝕膜22后，使厚度約1000的摻雜多晶硅膜7a和厚度約1000的硅化鎢膜7b淀積在位線接觸孔11中，剖制成預(yù)定構(gòu)形圖形，而形成位線7。
參照?qǐng)D21，使例如由SiO2制成的厚度約10000的第2層間氧化膜13，形成在第1層間氧化膜9上。然后，在第2層間氧化膜13上，形成具有開口的抗蝕膜23，由每個(gè)開口位于第2雜質(zhì)區(qū)6與隔離氧化膜2的端部之后。用抗蝕膜23作為掩模，在C4F8氣氛中，進(jìn)行各向異性蝕刻。采用自對(duì)位接觸孔法。因此，使存儲(chǔ)接觸孔10形成于第1和第2層間氧化膜9和13以及隔離絕緣膜2的端部，而形成槽18。
參照?qǐng)D22，除去抗蝕膜23后，在存儲(chǔ)節(jié)點(diǎn)接觸孔10中，淀積多晶硅之類物質(zhì)，形成節(jié)點(diǎn)12，而位于第2層間氧化膜13上則具有厚度約為6000的部分。本步驟中，存儲(chǔ)節(jié)點(diǎn)12的部分就形成在槽18內(nèi)。
參照?qǐng)D23，淀積介質(zhì)膜14和單元板極15，蓋在存儲(chǔ)節(jié)點(diǎn)12上。從而完成由存儲(chǔ)節(jié)點(diǎn)12，介質(zhì)膜14和單元板極15構(gòu)成的層疊型電容200。
參照?qǐng)D24，于是，在單元板極15上形成例如由SiO2制成的第3層間氧化膜16，再在第3層間氧化膜16上，形成具有預(yù)定構(gòu)形的互連層7，從而完成圖16所示的本實(shí)施例的存儲(chǔ)單元。
根據(jù)本第2實(shí)施例存儲(chǔ)單元的制造方法，槽18與形成存儲(chǔ)節(jié)點(diǎn)接觸孔10同時(shí)形成。因此，制造步驟的數(shù)目可以少于實(shí)施例1制造方法的步驟數(shù)目，故此，可以降低用于制造步驟的成本。
(實(shí)施例3)下面將參照?qǐng)D25和26，說明本發(fā)明的第3實(shí)施例。雖然第1和第2實(shí)施例已經(jīng)結(jié)合埋入位線的層疊型存儲(chǔ)單元進(jìn)行說明，但下面仍將結(jié)合層疊型存儲(chǔ)單元說明第3實(shí)施例。圖25是第3實(shí)施例存儲(chǔ)單元的剖面圖，而圖26則為其平面圖。圖25示出沿圖26的線X-X截取的剖面圖，圖26則示出沿圖25的線Y-Y取得的視圖。
參照各圖，第3實(shí)施例的存儲(chǔ)單元的結(jié)構(gòu)與第1實(shí)施例相同，只是位線7形成于層疊型電容200之上。類似于實(shí)施例1，槽18形成于隔離氧化膜2鄰接節(jié)2雜質(zhì)區(qū)6的端部。位線7例如由多晶硅制作的聚焊盤(Polypad)7C，例如由鎢制成的阻擋金屬層7d及例如由鋁制成的金屬層7e構(gòu)成。
如上所述，本第3實(shí)施例的存儲(chǔ)單元結(jié)構(gòu)，類似于第1實(shí)施例，在隔離氧化膜2端部處，備有槽18。由于有這樣的結(jié)構(gòu)，由P型半導(dǎo)體襯底1和n+雜質(zhì)區(qū)，即第2雜質(zhì)區(qū)6形成的Pn結(jié)，與現(xiàn)有技術(shù)相比，不會(huì)延伸到含有許多缺陷的隔離氧化膜2的端部。因此，可以消除電流從存儲(chǔ)節(jié)點(diǎn)12經(jīng)過第2雜質(zhì)區(qū)6到半導(dǎo)體襯底1泄漏的可能性。
所以，可使存儲(chǔ)單元的刷新操作周期增長，存儲(chǔ)單元就可以具有較高性能和高可靠性。
接著，下面將參照?qǐng)D27到34，說明制造第3實(shí)施例的存儲(chǔ)單元的方法。
從開始步驟到形成槽18的步驟，工藝都與已結(jié)合第1實(shí)施例說過的圖3步驟到圖8步驟相同，故此，下面不再說明。
參照?qǐng)D28，使例如由多晶硅制作并連到第1雜質(zhì)區(qū)5的聚焊盤7C，形成在半導(dǎo)體襯底1之上。接著，用CVD法，把例如由SiO2制成，厚度約8000的第1層間氧化膜9，淀積在半導(dǎo)體襯底1上方。
參照?qǐng)D29，在第1層間氧化膜9上，形成具有開口的抗蝕膜24，而每個(gè)開口都位于第2雜質(zhì)區(qū)6上。用抗蝕膜24作為掩模，借助于自對(duì)準(zhǔn)接觸孔法，使存儲(chǔ)接觸孔10形成在第1層間氧化膜9上。
參照?qǐng)D30，除去抗蝕膜24后，在第1層間氧化膜9上，把多晶硅淀積在存儲(chǔ)節(jié)點(diǎn)接觸孔10中，以形成厚度約6000的存儲(chǔ)節(jié)點(diǎn)12。
參照?qǐng)D31，在存儲(chǔ)節(jié)點(diǎn)12上方，淀積介質(zhì)膜14和單元板極15，從而，完成由存儲(chǔ)節(jié)點(diǎn)12、介質(zhì)膜14和單元板極15構(gòu)成的層疊型電容200。
參照?qǐng)D32，在單元板極15上，形成的例如由SiO2制作的厚度約1000的第2層間氧化膜13。此后，在第2層間氧化膜13上，形成具有開口的抗蝕膜15，而開口則位于第1雜質(zhì)區(qū)5上。用抗蝕膜25作為掩模，通過自對(duì)準(zhǔn)接觸孔法，在第1和第2層間氧化膜9和13處，形成與聚焊盤7C相通的位線接觸孔11。
參照?qǐng)D33，除去抗蝕膜25后，在存儲(chǔ)接觸孔11內(nèi)，淀積例如由鎢制作的阻擋金屬層7d，及在阻擋金屬層7d上，淀積例如由鋁制作的金屬層7e。從而，完成由聚焊盤7c、阻擋金屬層7d和金屬層7e構(gòu)成的位線7。
參照?qǐng)D34，在金屬層7c上，形成例如由SiO2制作的第3層間氧化膜16，而且還在第3層間氧化膜16上，形成預(yù)定構(gòu)形的互連層，因而完成圖25所示的存儲(chǔ)單元。
根據(jù)制造本第3實(shí)施例存儲(chǔ)單元的方法，可以與用于形成槽18的除去隔離氧化膜2的鄰接于第2雜質(zhì)區(qū)6的端部的加工之同時(shí)除去晶體缺陷。所以，與現(xiàn)有技術(shù)相比，本存儲(chǔ)單元結(jié)構(gòu)，在由P型半導(dǎo)體襯底1和n+雜質(zhì)區(qū)，即第2雜質(zhì)區(qū)6形成的Pn結(jié)中，可以減小晶體缺陷，而在現(xiàn)有技術(shù)的Pn結(jié)中，則在隔離氧化膜2的端部產(chǎn)生許多晶體缺陷。
(實(shí)施例4)下面將參照?qǐng)D35和36，說明本發(fā)明的第4實(shí)施例。類似于第3實(shí)施例，下面將結(jié)合層疊型存儲(chǔ)單元，說明第4實(shí)施例。圖35是第4實(shí)施例的存儲(chǔ)單元剖面圖，圖36則是其平面圖。圖35示出沿圖36線X-X截取的剖面圖，而圖36則示出沿圖35線Y-Y取得的視釁。
參照各圖，第4實(shí)施例存儲(chǔ)單元結(jié)構(gòu)與第3實(shí)施例不同處在于，提供存儲(chǔ)節(jié)點(diǎn)12的存儲(chǔ)接觸孔10包括槽18。由于此結(jié)構(gòu)，類似于第2實(shí)施例，由P型半導(dǎo)體襯底1和n+雜質(zhì)區(qū)，即第2雜質(zhì)區(qū)6形成的Pn結(jié)，與現(xiàn)有技術(shù)不同，不會(huì)延伸到含有許多晶體缺陷的隔離氧化層2的端部。因此，能夠消除電流從存儲(chǔ)節(jié)點(diǎn)12經(jīng)過第2雜質(zhì)區(qū)6到半導(dǎo)體襯底1的泄漏可能性。所以，能使存儲(chǔ)單元的刷新操作周期增長，并且存儲(chǔ)單元能有較高的性能和高可靠性。就是說，可使存儲(chǔ)節(jié)點(diǎn)12的單位電阻減少。
接著，下面將參照?qǐng)D37到44，說明制造第4實(shí)施例存儲(chǔ)單元的方法。自開始步驟至形成高濃雜質(zhì)區(qū)5a和6的步驟的工藝，都與結(jié)合第1實(shí)施例已說過的圖3步驟到圖7中的步驟相同，故此下面不再說明。
參照?qǐng)D37，在半導(dǎo)體襯底1上，形成例如由多晶硅制成，且連到第1雜質(zhì)區(qū)5的聚焊盤7c。參照?qǐng)D38，于是通過CVD法，淀積例如由SiO2制成，厚約8000的第1層間氧化膜8，蓋在半導(dǎo)體襯底1上。
參照?qǐng)D39，在第1層間氧化膜9上，形成具有開口的抗蝕膜24，而每個(gè)開口位于第2雜質(zhì)區(qū)6和隔離氧化膜2的端部上面。用抗蝕膜24作為掩模，在C4F8氣體的氣氛中，通過自對(duì)準(zhǔn)接觸孔法，施行各向異性蝕刻，同時(shí)形成存貯接觸孔10和槽18。
參照?qǐng)D40，在存貯節(jié)點(diǎn)接觸孔10中，淀積多晶硅，在第1層間氧化膜9上形成厚度約6000的存貯節(jié)點(diǎn)12。與此同時(shí)，多晶硅填滿了槽18。
參照?qǐng)D41，淀積介質(zhì)膜14和單元板極15，蓋在存貯節(jié)點(diǎn)12上。從而完成由存貯節(jié)點(diǎn)12、介質(zhì)膜14和單元板極15構(gòu)成的層疊型電容200。
參照?qǐng)D42，在單元板極15上，形成例如由SiO2制成的厚度約10000的第2層間氧化膜13。此后，在此第2層間氧化膜13上，形成具有開口的抗蝕膜25，而開口位于第1雜質(zhì)區(qū)5之上。用抗蝕膜25作為掩模，通過自對(duì)準(zhǔn)接觸孔法，使位線接觸孔11形成于第1和第2層間氧化膜9和13中。
參照?qǐng)D43，除去抗蝕膜25后，在位線接觸孔11中，淀積例如鎢制作的阻擋金屬層7d，又在阻擋金屬層7d上，淀積例如鋁制作的金屬層7e。從而，完成由聚焊盤7c、阻擋金屬層7d和金屬層7e構(gòu)成的位線7。
參照?qǐng)D44，在金屬層7e上，形成例如由SiO2制作的第3層間氧化膜16，又在此第3層間氧化膜16上，形成預(yù)定構(gòu)形的互連層17，結(jié)果，完成圖35所示的存儲(chǔ)單元。
根據(jù)本第4實(shí)施例，按類似于第2實(shí)施例的相同步驟，進(jìn)行存儲(chǔ)節(jié)點(diǎn)接觸孔10的成形和槽18的成形。因此，可使制造步驟數(shù)目少于第1實(shí)施例的制造方法的步驟數(shù)目，因而可以降低制造步驟的費(fèi)用。
在上述的第2和第4實(shí)施例中，需要考慮的是，P型半導(dǎo)體襯底1和n型雜質(zhì)區(qū)6會(huì)因存儲(chǔ)節(jié)點(diǎn)12而變成短路，如圖16和35所示。
一種用于防止n型第2雜質(zhì)區(qū)6和P型半導(dǎo)體襯底1之間短路的技術(shù)，示于例如美國專利公告號(hào)5208470中。在該引用文獻(xiàn)中，揭示了一種方法，其中，在接觸孔10形成之后，通過該孔10注入雜質(zhì)，形成一個(gè)雜質(zhì)區(qū)，蓋住接觸孔10的底壁。
圖45是用以說明結(jié)構(gòu)的示意剖面圖，在此結(jié)構(gòu)中，將如上述引用文獻(xiàn)所述的方法應(yīng)用于圖16所示結(jié)構(gòu)。參照?qǐng)D45，通過利用這個(gè)方法，可以形成n型雜質(zhì)區(qū)50，以致包住接觸孔10的底壁。通過這樣形成的n型雜質(zhì)區(qū)50，就可以防止因存儲(chǔ)節(jié)點(diǎn)12而在n型第2雜質(zhì)區(qū)6和P型半導(dǎo)體襯底1之間的短路發(fā)生。于是，其中形成了這種n型雜質(zhì)區(qū)50的半導(dǎo)體器件，就能正常工作。
這種半導(dǎo)體器件各部分的雜質(zhì)濃度分布示于圖46和47。
圖46和47是表示沿圖45的線A4-A4和B4-B4的雜質(zhì)濃度分布曲線圖。
參照?qǐng)D45到47，砷(AS)以1×1018到1×1019cm-3的濃度導(dǎo)入n型第2雜質(zhì)區(qū)6，而磷(P)以1×1018到1×1019cm-3的濃度導(dǎo)入n型雜質(zhì)區(qū)50。此外，硼(B)以1×1014到1×1015cm-3的濃度導(dǎo)入P型半導(dǎo)體襯底1且以1×1017cm-3到1×1018cm-3的濃度引入元件隔離雜質(zhì)區(qū)55。
由于除上面說明過的部分外，結(jié)構(gòu)部分實(shí)際上都類似于圖16，同樣的構(gòu)件以相同的標(biāo)號(hào)表示，對(duì)此不再作說明。
在如圖45所示的半導(dǎo)體器件中，預(yù)防窄溝道效應(yīng)已導(dǎo)致結(jié)漏電流的增大。下面將詳細(xì)說明這個(gè)問題。
在如圖45所示的半導(dǎo)體器件中，設(shè)置元件間隔離雜質(zhì)區(qū)55，以便增強(qiáng)相鄰元件間的電絕緣作用。這個(gè)元件隔離雜質(zhì)區(qū)55是這樣形成的，使該區(qū)55不能過份地?cái)U(kuò)展到元件區(qū)一側(cè)。就是防止由在元件隔離區(qū)55中的雜質(zhì)擴(kuò)散到元件區(qū)一側(cè)而引起的晶體管窄溝道效應(yīng)。因此，在元件隔離雜質(zhì)區(qū)55和n型雜質(zhì)區(qū)50之間的區(qū)域S(圖中為350)處的P型半導(dǎo)體襯底1具有相當(dāng)?shù)偷碾s質(zhì)濃度分布。
也就是說，作為防止窄溝道效應(yīng)的有效方法，可以采用形成在例如Nishihara et al.,IEDM′88Tech.Digest.PP.100-103(1988)揭示的反向阱。然而，當(dāng)形成反向阱時(shí)，n型雜質(zhì)區(qū)50與反向阱間的區(qū)域S應(yīng)大于在圖45中所示的結(jié)構(gòu)。
根據(jù)第1和第4實(shí)施例不能完全除去的晶體缺陷還留在n型雜質(zhì)區(qū)50和元件隔離雜質(zhì)區(qū)55之間的區(qū)域S內(nèi)。
當(dāng)半導(dǎo)體器件進(jìn)行工作時(shí)，電壓加在n型雜質(zhì)區(qū)6、50和P型半導(dǎo)體襯底1之間。結(jié)果，在包括n型雜質(zhì)區(qū)6、50和P型半導(dǎo)體襯底1的Pn結(jié)處，形成耗盡層58。由于把P-型半導(dǎo)體襯底1中的雜質(zhì)濃度，如上所述，設(shè)置得相當(dāng)?shù)停赃@個(gè)耗盡層58特別寬闊地?cái)U(kuò)展到P型半導(dǎo)體襯底1側(cè)。于是，留在元件隔離雜質(zhì)區(qū)55和n型雜質(zhì)區(qū)50之間的區(qū)域S處的晶體缺陷350便被并入該耗盡層58中。
一般，當(dāng)晶體缺陷出現(xiàn)在耗盡層區(qū)內(nèi)時(shí)，眾所周知，在晶體的缺陷中就產(chǎn)生載流子，引起結(jié)漏電流的產(chǎn)生。結(jié)果，并入了耗盡層58的晶體缺陷350會(huì)產(chǎn)生結(jié)漏電流，使保持載體特性的電荷減少。由于電容的電荷不可能保持這種程度，當(dāng)采用DRAM時(shí)，就必須使存儲(chǔ)單元的存儲(chǔ)內(nèi)容的重寫周期縮短，而降低了刷新的特性。這就是說，對(duì)電容的存儲(chǔ)電荷而論消除由于α粒子輻照產(chǎn)生電子一空穴對(duì)的抗軟錯(cuò)誤能力也降低了。
下面對(duì)抑制其中歸因于留著晶體缺陷的漏電流的半導(dǎo)體器件，作說明，而作為實(shí)施例5到7予以提供。
(實(shí)施例5)參照?qǐng)D48，形成元件隔離氧化膜303，以便使一個(gè)P型硅襯底301表面分開。一個(gè)元件隔離雜質(zhì)區(qū)305，形成在P型硅襯底301而與該元件隔離氧化膜303底邊接觸。在由元件隔離氧化膜303隔開的P型硅襯底301的一個(gè)區(qū)域上，形成一個(gè)nMOS晶體管310。
該nMOS晶體管310具有一對(duì)源/漏區(qū)307和307，一個(gè)柵氧化膜309及一個(gè)柵電極層311。一對(duì)n型源/漏區(qū)307和307，彼此以預(yù)定的距離，形成于P型硅襯底301的表面。柵電極層311，形成在這一對(duì)n型源/漏區(qū)307和307間的區(qū)域上面，且其間有一柵氧化膜309。還形成絕緣層331，用以蓋住柵電極層311的側(cè)面和頂面。
在P型硅襯底301的表面上，全面地形成第1層間絕緣層315，覆蓋住該nMOS晶體管310。在此第1層間絕緣層315的預(yù)定區(qū)域，形成互相平行延伸的多根位線互連線317。還在第1層間絕緣層315上，形成第2層間絕緣層319，蓋位這些位線互連線317。
在第1和第2層間絕緣層315和319，形成到達(dá)n型源/漏區(qū)307表面部分的接觸孔321，且穿過成對(duì)的位線互連線317、317之間。這樣設(shè)置此接觸孔321的開口直徑，使之大于圖45所示的接觸孔10的開口直徑。
接著形成一個(gè)n型雜質(zhì)區(qū)313，以覆蓋接觸孔321的底面。此n型雜質(zhì)區(qū)313具有一個(gè)局部與n源/漏區(qū)307相重疊并形成與元件隔離雜質(zhì)區(qū)305接觸的區(qū)域。再形成側(cè)壁絕緣層323，蓋位接觸孔321的側(cè)壁。形成電容330，通過這個(gè)接觸孔321，而與n型源/漏區(qū)307進(jìn)行電連接。
電容330具有一個(gè)存儲(chǔ)節(jié)點(diǎn)325、一個(gè)電容介質(zhì)膜327及一個(gè)單元板極329。存貯節(jié)點(diǎn)325，通過接觸孔321與n型源/漏區(qū)307和n型雜質(zhì)區(qū)313接觸，且所形成的存貯節(jié)點(diǎn)325伸到第2層間絕緣層319上。在第2層間絕緣層319上，形成單元板極329，與其間的電容介質(zhì)膜327一起，以便覆蓋存貯節(jié)點(diǎn)325。
參照?qǐng)D48到50，硼以不低于1×1014cm-3且不高于1×1015cm-3的濃度，引入P型硅襯底301。對(duì)元件隔離雜質(zhì)區(qū)305，硼以不低于1×1017cm-3且不高于1×1018cm-3的濃度被引入。對(duì)于n型源/漏區(qū)307，砷以不低于1×1018cm-3且不高于1×1019cm-3的濃度導(dǎo)入。此外，磷以不低于1×1018cm-3且不高于1×1019cm-3的濃度，導(dǎo)入n型雜質(zhì)區(qū)313。
下面，將說明根據(jù)本實(shí)施例，制造半導(dǎo)體器件的方法。
首先，參照?qǐng)D51，通過常規(guī)的LOCOS，形成包括元件隔離氧化膜303和元件隔離雜質(zhì)區(qū)305的元件隔離區(qū)。由于這種LOCOS，當(dāng)形成元件隔離區(qū)時(shí)，在該元件隔離氧化膜303的端部的下側(cè)，就形成晶體缺陷。此后，既可用P型襯底301的氧化也可用CVD(化學(xué)汽相淀積)法，形成柵氧化膜309。
參照?qǐng)D52，形成把雜質(zhì)引入其中的多晶硅(此后稱之為摻雜多晶硅)的導(dǎo)電層311，或形成一種金屬，諸如AL(鋁)、W(鎢)、TI(鈦)，或其合金的導(dǎo)電層311，再在該導(dǎo)電層311上，形成氧化硅膜、氧化硅膜之類的一層絕緣膜331a，成為一疊層。然后，經(jīng)光刻，通過干法蝕刻，諸如RIE(反應(yīng)離子蝕刻法)之類，把導(dǎo)電層311和絕緣層331a刻成圖形，而形成柵電極層311。
參照?qǐng)D53，用柵電極層311和元件隔離氧化膜303作為掩模，以加速電壓為30Kev，劑量為5×1013/cm2，進(jìn)行砷注入。結(jié)果，形成一對(duì)n型源/漏區(qū)307,307，以便把柵電極層311下部夾在中間。這一對(duì)n型源/漏區(qū)307,307，柵絕緣層309及柵電極層311，形成一個(gè)nMOS晶體管310。
用于砷離子注入的上述條件，加速電壓可在從5到50kev的范圍，劑量可在從1×1013到5×1014/cm2的范圍，意指并不只限于上述確定的條件。
參照?qǐng)D54，用CVD法，在表面上，整個(gè)地淀積上氧化硅膜、氮化硅之類的絕緣層，然后，用RIE法，對(duì)整個(gè)表面，進(jìn)行各向異性蝕刻。其結(jié)果，形成一種側(cè)壁絕緣層331b，覆蓋著柵電極層311的側(cè)壁。
參照?qǐng)D55，用CVD法，在表面上，整個(gè)地形成氧化硅膜、氮化硅膜之類的第1層間絕緣層315。借助于諸如形成厚膜之類的方法，可以制成相當(dāng)平坦的這種第1層間絕緣層315的上表面，隨后使之減薄而獲得所希望的厚度，或在其層疊后加熱該膜(即，進(jìn)行回流)。
還有，通過光刻法，形成一種抗蝕劑圖形(未示出)，用以形成位線接觸孔。用該抗蝕劑圖形作為掩模，通過RIE之類的干法蝕刻，在第1層間絕緣層315上，形成位線接觸孔(未示)。隨后，除去了該抗蝕刻圖形。
參照?qǐng)D56，再在第1層間絕緣層315上，形成打算做位線的導(dǎo)電層317a。在此導(dǎo)電層317a之上，通過光刻法，形成所希望形狀的抗蝕劑圖形341a。利用此抗蝕劑圖形作為掩模，對(duì)導(dǎo)電層317a施行諸如RIE的各向異性蝕刻。
參照?qǐng)D57，通過上述各向異性蝕刻法，形成位線互連線317。隨后，或在氧(O2)氣氛等離子體中灰化，或浸漬在H2SO4溶液中，除去抗蝕劑圖形341a。
參照?qǐng)D58，用CVD法，形成氧化硅膜、氮化硅膜之類的第2層間絕緣層319。還可以通過諸如形成厚膜的方法，使此第2層間絕緣層319的上表面作成相當(dāng)平坦，然后使之減薄以獲得所希望的厚度，或在成疊層后加熱該膜，如同第1層間絕緣層315的情況。
參照?qǐng)D59，用光刻法，在第2層間絕緣層319上，形成所希望形狀的抗蝕劑圖形341b。用此抗蝕劑圖形作為掩模，使第1和第2層間絕緣層315和319經(jīng)過RIE法的各向異性干法蝕刻。隨后除去該抗蝕劑圖形341b。
參照?qǐng)D60，由上述蝕刻法，形成了一個(gè)接觸孔321，它穿過互相平行延伸的位線之間，抵達(dá)n型源/漏區(qū)307表面部分和P型硅襯底301的表面部分。
形成上述接觸孔321時(shí)，還除去了元件隔離氧化膜303的端部。
參照?qǐng)D61，以加速電壓為70kev，劑量為8×1013/cm2，對(duì)整個(gè)表面進(jìn)行磷離子注入。于是，自對(duì)準(zhǔn)地注入了磷離子，形成覆蓋接觸孔321底面的n型雜質(zhì)區(qū)313。所形成的該n型雜質(zhì)區(qū)313，具有一局部地與n型源/漏區(qū)307重疊的并與元件隔離雜質(zhì)區(qū)305接觸的區(qū)域。
上述注入磷的條件，加速電壓在20-200kev的范圍，劑量在1×1013-1×1015cm2的范圍，但并不限于上述條件。另外，不僅可以用磷，也可以用砷作為雜質(zhì)源。
參照?qǐng)D62，再形成氧化硅膜、氮化硅之類的絕緣層，對(duì)接觸孔321的內(nèi)壁表面和第2層間絕緣層319進(jìn)行覆蓋。對(duì)整個(gè)該絕緣層的表面，施行RIE之類方法的各向異性干法蝕刻，直到至少露出接觸孔321的底壁為止。于是就能以自對(duì)準(zhǔn)方式，使側(cè)壁絕緣層313，形成于接觸孔321的側(cè)壁處。
即使當(dāng)由接觸孔321的側(cè)壁露出位線互連線317的側(cè)面時(shí)，該側(cè)壁絕緣層323的形成，也可以用該側(cè)壁絕緣層323來蓋住已露出位線互連317的側(cè)壁。
參照?qǐng)D63，在整個(gè)表面上形成由摻雜多晶硅層或金屬諸如Al、W、Pt(鉑)、Cu(銅)、Ag(銀)或其合金的導(dǎo)電層。再在此導(dǎo)電層上，用光刻法形成所希望形狀的抗蝕劑圖形(未示)。用此抗蝕劑圖形為掩模，使該導(dǎo)電層經(jīng)受PIE法之類的蝕刻。通過蝕刻，形成存貯節(jié)點(diǎn)25，它通過接觸孔321與n型源/漏區(qū)307表面部分及n型雜質(zhì)區(qū)313表面部分接觸，它還伸向第2層間絕緣層319。隨后除去抗蝕劑圖形。
參照?qǐng)D64，所形成的電容介質(zhì)膜327覆蓋在存貯節(jié)點(diǎn)325的表面上。隨后，形成了由摻雜多晶硅或諸如Al.w.Ti.Pt.Cu.Ag等或其合金的導(dǎo)電層。通過光刻法，在此導(dǎo)電層上，形成所希望形狀的抗蝕劑圖形。用該抗蝕劑圖形為掩模，使該導(dǎo)電層經(jīng)受RIE法之類的蝕刻。結(jié)果，如圖48所示，形成與存貯節(jié)點(diǎn)325相對(duì)的單元板極329其間設(shè)有電容介質(zhì)膜327。存貯節(jié)點(diǎn)325、電容介質(zhì)膜327以及單元板極329一起形成電容330。
如上所述，本實(shí)施例中，這樣形成n型雜質(zhì)區(qū)313，使其做成為與元件隔離雜質(zhì)區(qū)305接觸，如圖48所示。所以，形成于元件隔離氧化膜303端部下邊的缺陷350就處于n型雜質(zhì)區(qū)313之中。這些n型雜質(zhì)區(qū)313和元件隔離雜質(zhì)區(qū)305，與P型硅襯底301比較，具有較高的雜質(zhì)濃度。于是，就能明顯地抑制在n型雜質(zhì)區(qū)313和元件隔離雜質(zhì)區(qū)305的Pn結(jié)部分處的耗盡層擴(kuò)展。這樣一來，與圖45的常規(guī)例情形比較，顯著減小了并入該耗盡層中的晶體350內(nèi)的缺陷數(shù)目。所以，能使因并入該耗盡層的晶體缺陷所產(chǎn)生的漏電流減小。
由于能使漏電流的產(chǎn)生減小，使電容330的電荷維持特性達(dá)到滿意，結(jié)果也使由nMOS晶體管310和電容330構(gòu)成的存儲(chǔ)單元的刷新特性和抗軟錯(cuò)誤能力令人滿意。
還有，在本實(shí)施例中，必須使接觸孔321的開口直徑，設(shè)置得大于圖45所示例的直徑，因?yàn)榉乐拐瓬系佬?yīng)時(shí)，n型雜質(zhì)區(qū)313和元件隔離雜質(zhì)區(qū)305必須做成彼此相接觸。這個(gè)接觸孔321還要通過彼此平行延伸的兩位線317而形成。因而，把接觸孔321的開口直徑做得較大時(shí)，就會(huì)使位線317的側(cè)壁從接觸孔321的側(cè)壁處露了出來。
然而，在本實(shí)施例中，設(shè)置了側(cè)壁絕緣層323，蓋住了接觸孔321的側(cè)壁。因此，即使從接觸孔321的側(cè)壁露出了位線317的側(cè)壁時(shí)，該已露出的位線317側(cè)壁會(huì)被側(cè)壁絕緣層323蓋住。所以，可以防止存貯節(jié)點(diǎn)325與位線317之間的短路出現(xiàn)。
(實(shí)施例6)首先，參照?qǐng)D65，根據(jù)本實(shí)施例的半導(dǎo)體器件，不同于實(shí)施例5之處在于，n型雜質(zhì)區(qū)413的濃度不同，還附有一個(gè)n型雜質(zhì)區(qū)414。
詳細(xì)點(diǎn)說，參照?qǐng)D65到69,n型雜質(zhì)區(qū)413，按不低于1×1017cm-3且不高于1×1018cm-3的濃度含磷。另外，n型雜質(zhì)區(qū)414形成于接觸孔321的底壁，覆蓋與存貯節(jié)點(diǎn)325接觸的區(qū)域。該n型雜質(zhì)區(qū)414按不低于1×1018cm-2且不高于1×1020cm-3的濃度含磷。就是說，這樣來形成此n型雜質(zhì)區(qū)414，使其與實(shí)施例5的n型雜質(zhì)區(qū)313比較，具有一種較高的雜質(zhì)濃度。
由于上述結(jié)構(gòu)的其他部分實(shí)際上都與實(shí)施例5的那個(gè)部分相似，所以以相同的標(biāo)號(hào)表示相同的構(gòu)件，且不再作出有關(guān)的說明。
下面將說明根據(jù)本實(shí)施例的制造半導(dǎo)體器件的方法。
在根據(jù)本實(shí)施例的制造方法中，首先執(zhí)行如圖51到60所示的實(shí)施例5相同的工藝。隨后，參照?qǐng)D68，用60keV的加速電壓和5×1012/cm2的劑量，對(duì)表面，整個(gè)地施行磷離子注入。于是，在接觸孔321的底面處，就以自對(duì)準(zhǔn)的方式，形成了n型雜質(zhì)區(qū)413。
注入這種磷的條件，加速電壓在從20到200kev，劑量在從1×1012到1×1013cm-2范圍，意思是不限于上述條件。還有，不僅磷而且砷也可用作雜質(zhì)源。
隨后，通過施行與實(shí)施例5相似的工藝，在接觸孔321的側(cè)壁，形成側(cè)壁絕緣層323。
參照?qǐng)D69，按加速電壓為80kev，劑量為5×1014/cm2，對(duì)表面，整個(gè)地施行磷離子注入。結(jié)果，接觸孔321的底面形成了n型雜質(zhì)區(qū)414，以便覆蓋從側(cè)壁絕緣層323露出來的表面。這個(gè)n型雜質(zhì)區(qū)414具有一個(gè)局部與n型源/漏區(qū)307重疊的區(qū)域。
用于注入磷的上述條件范圍，加速電壓從20到200KeV，而劑量從1×1013到1×1015/cm2，意思是不限于上述條件。此外，不僅磷而且砷也可用作該雜質(zhì)源。
隨后，通過進(jìn)行根據(jù)實(shí)施例5的圖63和64所示的工藝，制成圖65所示的半導(dǎo)體器件。
如上所述，在本實(shí)施例之中，n型雜質(zhì)區(qū)414是以新的方式加到與存貯節(jié)點(diǎn)325接觸的區(qū)域。此n型雜質(zhì)區(qū)414，與實(shí)施例5的n型雜質(zhì)區(qū)313相比較，具有較高雜質(zhì)濃度。所以，比之實(shí)施例5，降低了存貯節(jié)點(diǎn)325與n型雜質(zhì)區(qū)414間的接觸電阻。
還有，由于設(shè)置了n型雜質(zhì)區(qū)414，就不需要為n型雜質(zhì)區(qū)413設(shè)置相當(dāng)高的雜質(zhì)濃度。可以把雜質(zhì)濃度設(shè)定在低于實(shí)施例5的濃度。因此，能夠改善n型雜質(zhì)區(qū)413與元件隔離雜質(zhì)區(qū)305的結(jié)部的結(jié)擊穿電壓。所以，改善結(jié)擊穿電壓同時(shí)，還可以降低與存貯節(jié)點(diǎn)325的接觸電阻。
而且，本實(shí)施例除了上面已說明的外，還具有與實(shí)施例1相同的效果。
(實(shí)施例7)參照?qǐng)D70，根據(jù)本實(shí)施例的半導(dǎo)體器件，與實(shí)施例5的器件不同之處在于，它還有一個(gè)蝕刻阻斷絕緣層518。這種蝕刻阻斷絕緣層518，形成在位線互連317上，例如由氮化硅膜構(gòu)成。
本實(shí)施例還示出一種結(jié)構(gòu)，其中位線互連317的側(cè)壁轉(zhuǎn)向接觸孔521的側(cè)壁，并且接觸孔521抵達(dá)蝕刻阻斷絕緣層518的頂面部分。在此結(jié)構(gòu)中，形成于接觸孔521側(cè)壁的側(cè)壁絕緣層523的結(jié)構(gòu)。也稍稍與實(shí)施例5的側(cè)壁絕緣層323不同。
由于該結(jié)構(gòu)的其余部分基本上與實(shí)施例5的相同，就以相同的標(biāo)號(hào)來表示相同的構(gòu)件，便不再給予說明。
現(xiàn)在將說明制造依照本實(shí)施例的半導(dǎo)體器件的方法。
在本實(shí)施例的制造方法中，首先進(jìn)行類似于圖51到55所示實(shí)施例5的工藝。隨后，參照?qǐng)D71，使導(dǎo)電層317a形成在第1層間絕緣層315上。再使，例如氮化硅膜518a形成在該導(dǎo)電層317a上。通過光刻法，在氮化硅膜518a上，形成所需形狀的抗蝕劑圖形341a。用此抗蝕劑圖形341a為掩模，使氮化硅膜518a和導(dǎo)電層317a經(jīng)過RIE法之類的各向?qū)愿煞ㄎg刻。
參照?qǐng)D72，通過這種蝕刻，形成位線互連317。然后，或者在氧(O2)氣氛的等離子體中灰化，或者浸漬在H2SO4溶液中，除去抗蝕劑圖形341a。
參照?qǐng)D73，用CVD法，形成氧化硅膜或氮化硅膜的第2層間絕緣層319，以覆蓋位線互連317和絕緣層518?？赏ㄟ^諸如淀積厚膜的方法，使這個(gè)第2層間絕緣層319的頂面做成相當(dāng)平坦，然后，使之減薄到所希望的厚度或在淀積之后對(duì)該膜進(jìn)行加熱。
參照?qǐng)D74，用光刻法，把抗蝕劑圖形541b，形成在第2層間絕緣層319上。此時(shí)，抗蝕劑圖形541b的圖孔542可處于位線互連317之上。用此抗蝕劑圖形541b為掩模，首先使第2層間絕緣層319，經(jīng)受RIE法的各向異性干法蝕刻。
參照?qǐng)D75，在CHF3和CO混合氣體的等離子氣氛中，通過，例如磁控管RIE設(shè)備，進(jìn)行這種蝕刻。這個(gè)方法示于，例如Pro-ceeding of Spring Seminarar of the Japan Society of Applied Phy sics,1994,29P-ZF-2P.537。通過該方法，當(dāng)所加的CO量設(shè)定為80％時(shí)，對(duì)氧化硅膜(SiO2)/氮化硅膜(Si3N4)，可獲得17至20的蝕刻選擇性比。
舉例說，如果從接觸孔521已到達(dá)蝕刻阻斷絕緣層518的頂面處到孔521到達(dá)P型硅襯底301處來計(jì)量蝕刻深度約為10μm，以及如果蝕刻選擇性為17，則用于該絕緣層518的所需厚度僅約0.06到0.07μm。就是說，當(dāng)蝕刻阻斷絕緣層518具有這個(gè)厚度時(shí)，形成接觸孔521時(shí)，由于進(jìn)行蝕刻，就不會(huì)使位線317的頂面露出。
還有，如Monthly Semiconductor Wodd 1993.10,PP.68-75所示的高密度等離子體RIE設(shè)備和C2F6的組合，對(duì)氧化硅膜/氮化硅膜，也可以具有蝕刻選擇(比)20。
通過進(jìn)行如上所述的蝕劑，可使接觸孔521，形成在第1和第2層間絕緣層315和319之中。這個(gè)接觸孔521從其側(cè)壁，露出位線317的側(cè)壁，且到達(dá)絕緣層518的頂面。另外，這個(gè)接觸孔521的形成過程也已除去了元件隔離氧化膜303的端部。
參照?qǐng)D76，按加速電壓為70keV，劑量為8×1013/cm2，對(duì)表面，整個(gè)進(jìn)行磷離子注入。結(jié)果，以自對(duì)準(zhǔn)方式，在接觸孔521的底面，形成n型雜質(zhì)區(qū)313。這個(gè)n型雜質(zhì)區(qū)313具有局部與n型源/漏區(qū)307疊合的并且形成與元件隔離雜質(zhì)區(qū)305相接觸的區(qū)域。
參照?qǐng)D77，形成氧化硅膜、氮化硅膜之類的絕緣膜，再對(duì)這個(gè)絕緣膜的整個(gè)表面，用例如RIE法，施行各向異性的干法蝕刻。于是，在接觸孔521的側(cè)壁上，形成了側(cè)壁絕緣層523。此側(cè)壁絕緣層523覆蓋住在接觸孔521的側(cè)壁處已露出的位線互連317的側(cè)壁。
參照?qǐng)D78，形成包括摻雜多晶硅或金屬，諸如Al.W.Ti.Pt.Cu.Ag等或其合金的導(dǎo)電層。在此電導(dǎo)層上，通過光刻法，形成所需形狀的抗蝕劑圖形(未示出)。用該抗蝕劑圖形作為掩模，使導(dǎo)電層經(jīng)受用RIE法之類的蝕刻。于是，形成了存貯節(jié)點(diǎn)325，而存貯節(jié)點(diǎn)325經(jīng)由接觸孔521與n型源/漏區(qū)307進(jìn)行電連接，并且伸向第2層間絕緣層319。隨后，除去該抗蝕劑圖形。
參照?qǐng)D79，形成電容介質(zhì)膜327，用以覆蓋存貯節(jié)點(diǎn)325的表面。然后，形成包括摻雜多晶硅或金屬，諸如Al.W.Ti.Pt.Cu.Ag等或其合金的導(dǎo)電層。在此導(dǎo)電層上，通過光刻法，形成具有所需形狀的抗蝕劑圖形(未示出)。用這個(gè)抗蝕劑圖形作為掩模，使導(dǎo)電層經(jīng)過用RIE法之類的蝕刻，就形成了如圖70所示的單元板極329。
存貯節(jié)點(diǎn)325、電容介質(zhì)膜327及單元板極329構(gòu)成一個(gè)電容330。
如上所述，在本實(shí)施例中，在位線互連317上，設(shè)置蝕刻阻斷絕緣層518。該蝕刻阻斷絕緣層518，與第1和第2層間絕緣層315和319相比較，由具有不同蝕刻特性的材料構(gòu)成。因此，當(dāng)使蝕刻阻斷絕緣層518經(jīng)受蝕刻，用以形成在第1和第2絕緣層中的接觸孔521時(shí)，該絕緣層518就難以被蝕刻去。于是，由于掩模之類疊合層，即使接觸孔521形成在位線互連317上面，也可以阻止從接觸孔521內(nèi)露出位線互連317的頂面。因此，能夠防止發(fā)生存貯節(jié)點(diǎn)325和位線互連317之間的短路。
在本實(shí)施例中，通過一個(gè)其中一對(duì)位線互連317和317中兩者之一條側(cè)壁轉(zhuǎn)向接觸孔521側(cè)壁的例子進(jìn)行說明，但是，也可以一對(duì)位線互連317、317兩者的側(cè)壁都轉(zhuǎn)向接觸孔521a側(cè)壁。這樣一來，就能防止兩位線互連317之間的短路。
還有，在本實(shí)施例中，通過一個(gè)，其中采用氮化硅膜作為蝕刻阻斷絕緣層518的例子進(jìn)行說明，但是，蝕刻阻斷絕緣層518可以是任何材料，只要保證對(duì)第1和第2層間絕緣膜315、319有足夠大的蝕刻選擇性。
此外，蝕刻阻斷絕緣層518不限于單層結(jié)構(gòu)，而可以具有多層的疊合結(jié)構(gòu)。在此情況下，上層為一種導(dǎo)電材料(諸如摻雜多晶硅、TiSi,WSi,TiN之類)可以保證對(duì)第1和第2層間絕緣層315、319的蝕刻選擇性。下層可以是一種類似氧化膜，能保證絕緣的材料。
而且，在實(shí)施例5到7中，通過其中nMOS晶體管10的源/漏區(qū)7不具有LDD(輕摻雜漏區(qū))結(jié)構(gòu)的構(gòu)形進(jìn)行說明，但也可以具有如圖80所示的LDD結(jié)構(gòu)。也就是，n型源/漏區(qū)307具有雙層結(jié)構(gòu)，包括n-雜質(zhì)擴(kuò)散區(qū)307a和n+雜質(zhì)擴(kuò)散區(qū)307b。
當(dāng)應(yīng)用這種LDD結(jié)構(gòu)時(shí)，還要考慮到，在形成n型源/漏區(qū)307時(shí)在較高濃度下，進(jìn)行離子注入的條件，用于形成構(gòu)造LDD結(jié)構(gòu)的雜質(zhì)區(qū)，離子注入條件范圍，加速電壓從30到80KeV，而劑量則從5×1014到1×1016/cm2。還有，不僅砷而且磷也都可用作雜質(zhì)源。
在實(shí)施例中雖通過一種用氧化硅膜，作為柵絕緣層的nMOS晶體管進(jìn)行說明，但是柵絕緣層不限于氧化硅膜。柵絕緣層可用任何材料，只要是絕緣材料就行。因而，晶體管10也不限于MOS晶體管，而可以是MIS(金屬-絕緣物-半導(dǎo)體)晶體管。
雖然已對(duì)本發(fā)明進(jìn)行詳細(xì)圖解說明，但顯然不用說，上述內(nèi)容只是作為說明例而不是用來限制，本發(fā)明的精神和范圍只受限于所附權(quán)利要求書的條款。
權(quán)利要求
1．一種半導(dǎo)體器件，其特征在于包括一塊具有一主表面和第一雜質(zhì)濃度的第一導(dǎo)電類型半導(dǎo)體襯底(1)；在所說的半導(dǎo)體襯底的主表面所形成的一元件隔離絕緣層(303)；在所說的半導(dǎo)體襯底所形成的第一導(dǎo)電類型的用于元件隔離的一雜質(zhì)區(qū)，該區(qū)與所說的元件隔離絕緣層的下側(cè)相接觸；在所說的半導(dǎo)體襯底的主表面所形成的第二導(dǎo)電類型的第一尋質(zhì)區(qū)(307)，該區(qū)與所說的用于元件隔離的雜質(zhì)區(qū)被其間的預(yù)定區(qū)域隔開；在所說的半導(dǎo)體襯底的主表面所形成的絕緣層(315、319)，該層具有一通至所說的第一雜質(zhì)區(qū)和所說的預(yù)定區(qū)域的表面部的開孔(321)；具有比所說的第一雜質(zhì)濃度還高的第二雜質(zhì)濃度的第二導(dǎo)電類型的第二雜質(zhì)區(qū)(313)，該區(qū)具有一個(gè)與位于開孔底表面的所說的第一雜質(zhì)區(qū)和所說的預(yù)定區(qū)域重疊的區(qū)域并與用于元件隔離的雜質(zhì)區(qū)相連接；覆蓋所說的開孔側(cè)壁的一側(cè)壁絕緣層(323)；以及通過所說的開孔與所說的第一和第二雜質(zhì)區(qū)電連接的一導(dǎo)電層(325)。
2．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其特征在于還包括一對(duì)第二導(dǎo)電層(317)，其中所說的絕緣層具有第一和第二絕緣層(315、319)，該對(duì)所說的第二導(dǎo)電層相互平行地延伸在其中設(shè)有開孔(321)的所說的第一絕緣層上，以及所說的第二絕緣層被形成在所說的第一絕緣層上，覆蓋著一對(duì)所說的第二導(dǎo)電層。
3．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其特征在于還包括在所說的半導(dǎo)體襯底的主表面所形成的第二導(dǎo)電類型的第三雜質(zhì)區(qū)(414)，該區(qū)覆蓋著半導(dǎo)體襯底與位于所說開孔(321)底表面的所說的導(dǎo)電層(325)相接觸的區(qū)域，并與所說的第一雜質(zhì)區(qū)(113)電連接，以及所說的第三雜質(zhì)區(qū)具有比所說的第二雜質(zhì)濃度還高的第三雜質(zhì)濃度。
4．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其特征在于還包括在一對(duì)所說的第二導(dǎo)電層(317)上形成的腐蝕阻斷絕緣層(518)，所說的腐蝕阻斷絕緣層是由不同于所說的第一和第二絕緣層(315、319)材料形成的，以及所形成的所說的第二絕緣層覆蓋著一對(duì)所說的第二導(dǎo)電層和腐蝕阻斷絕緣層。
5．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其特征在于包括具有一對(duì)源/漏區(qū)(307)的場效應(yīng)晶體管(310)，所說的第一雜質(zhì)區(qū)(301)是所說的源、漏區(qū)。
6．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其特征在于所說的第二導(dǎo)電層(317)的側(cè)表面形成了所說的開孔(521)內(nèi)側(cè)表面的一部分。
7．根據(jù)權(quán)利要求2的半導(dǎo)體器件，其特征在于所說的第二導(dǎo)電層(317)是一位線。
8．根據(jù)權(quán)利要求1的半導(dǎo)體器件，其特征在于包括具有相互絕緣的下電極層(325)和上電極層(329)的一電容器(330)，所說的導(dǎo)電層(325)是所說的下電極層。
9．一種制造半導(dǎo)體器件的方法，其特征在于包括以下各步驟在具有第一雜質(zhì)濃度的第一導(dǎo)電類型的半導(dǎo)體襯底(301)的主表面形成一元件隔離絕緣層(303)和一用于元件隔離的與所說的無件隔離絕緣層下側(cè)相接觸的第一導(dǎo)電類型的雜質(zhì)區(qū)(305)；在所說的半導(dǎo)體襯底的主表面形成第二導(dǎo)電類型的第一雜質(zhì)區(qū)(307)，該區(qū)與所說的用于元件隔離的雜質(zhì)區(qū)被其間的一預(yù)定的區(qū)域分隔開；在所說的半導(dǎo)體襯底的主表面上形成具有通過至所說的第一雜質(zhì)區(qū)和所說的預(yù)定區(qū)表面的一部分的開孔(321)的絕緣層(315、319)；形成一具有比所說的第一雜質(zhì)濃度還高的第二雜質(zhì)濃度的第二導(dǎo)電類型的第二雜質(zhì)區(qū)(313)，使該區(qū)具有與位于所說的開孔底表面的所說的第一雜質(zhì)區(qū)和所說的預(yù)定區(qū)相重疊的并與用于元件隔離的所說的雜質(zhì)區(qū)相接觸的區(qū)域；形成一覆蓋所說的開孔側(cè)壁的側(cè)壁絕緣層(323)；以及形成一通過所說的開孔與所說的第一和第二雜質(zhì)區(qū)電連接的導(dǎo)電層(325)。
10．根據(jù)權(quán)利要求9的制造半導(dǎo)體器件的方法，其特征在于還包括形成一對(duì)第二導(dǎo)電層(317)的步驟，所說的絕緣層具有第一絕緣層(315)和第二絕緣層(319)，所形成的一對(duì)第二導(dǎo)電層是互相平行地延伸在所說的第一絕緣層上，所說的第二絕緣層是形成在所說的一對(duì)第二導(dǎo)電層上的，以及所說的開孔(321)是通過所說的一對(duì)第二導(dǎo)電層，達(dá)到所說的第一雜質(zhì)區(qū)(307)和所說的預(yù)定區(qū)的表面的一部分而形成的。
11．根據(jù)權(quán)利要求9的制造半導(dǎo)體器件的方法，其特征在于還包括在所說的半導(dǎo)體襯底(301)的主表面通過所說的在其側(cè)壁形成具有側(cè)壁絕緣層(323)的開孔(321)引入離子，形成具有比所說的第二雜質(zhì)濃度還高的第三雜質(zhì)濃度的，與所說的第一雜質(zhì)區(qū)(307)相接觸的第二導(dǎo)電類型的第三雜質(zhì)區(qū)(414)的步驟，所形成的所說的導(dǎo)電層(325)是與所說的第三雜質(zhì)區(qū)相接觸的。
12．根據(jù)權(quán)利要求10的制造半導(dǎo)體器件的方法，其特征在于還包括在所說的一對(duì)第二導(dǎo)電層(317)上形成不同于所說的第一和第二絕緣層(315、319)的材料的腐蝕阻斷絕緣層(518)的步驟，所說的第二絕緣層是形成在所說的第二導(dǎo)電層和所說的腐蝕阻斷絕緣層上的。
全文摘要
在一種半導(dǎo)體器件及其制造方法中,在鄰接第二雜質(zhì)區(qū)(6)的端部設(shè)置一隔離絕緣膜(2),還帶有延伸到半導(dǎo)體襯底(1)的凹槽。這就去掉了存在于隔離絕緣膜端部的晶體缺陷,因而防止了從存儲(chǔ)結(jié)點(diǎn)(10)在此部分的漏電流。因此,在鄰接雜質(zhì)區(qū)的隔離氧化膜的端部的凹槽構(gòu)造去掉了在此區(qū)域的晶體缺陷,于是消除了漏電的可能性。
文檔編號(hào)H01L21/8242GK1222766SQ98123418
公開日1999年7月14日 申請(qǐng)日期1998年10月22日 優(yōu)先權(quán)日1994年12月8日
發(fā)明者木村廣嗣, 西村正, 鶴田孝弘, 有本和民, 山形整人, 藤島一康 申請(qǐng)人:三菱電機(jī)株式會(huì)社