專利名稱：雙極型晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別是用于集成電路芯片中的放大器結(jié)構(gòu)的晶體管，該晶體管可以具有低級數(shù)字和模擬電路。
以前得知在雙極型晶體管中提供了由相互并聯(lián)的發(fā)射極指和發(fā)射極電阻構(gòu)成的發(fā)射極系統(tǒng)，每個發(fā)射極指具有一個發(fā)射極電阻，通常該電阻位于發(fā)射極區(qū)域的外部，一般是在各個發(fā)射極指的延長部分。這在某種程度上解決了由某個發(fā)射極-基極區(qū)的局部過熱而引起的電流增加的問題，這種局部過熱將導(dǎo)致熱擊穿。然而，經(jīng)驗表明即使使用鎮(zhèn)流電阻，還是會發(fā)生局部過熱，使得所有的指在與鎮(zhèn)流電阻相連的各個部分受到的加熱比其它部分的更多，紅外光譜指出正是因為在高負(fù)載條件下集電極指之間出現(xiàn)集體加熱，使得總體效率低于最優(yōu)值。
根據(jù)上述概念的解決方法是已知的，即將發(fā)射極鎮(zhèn)流電阻安置在半導(dǎo)體器件的內(nèi)部，而不是安置在細(xì)長的發(fā)射極指的延長部分或發(fā)射極插接線的線性陣列中。US-A-5 374 844和5 444 292給出了這種解決方法。這些解決方法的共同點是電阻層安置在硅中的發(fā)射極區(qū)和金屬蓋層發(fā)射極引線之間，使得其間的電流在深度方向和橫向受限于電阻通路，并且垂直于發(fā)射極方向或發(fā)射極插接線線性方向。
根據(jù)本發(fā)明的一個方面，其目的是制備一種多用途的單元型集成電路晶體管，該晶體管既可以用作單晶體管，又可以用于多個這種單元的并聯(lián)形式。
本發(fā)明的另一目的是利用分布式鎮(zhèn)流電阻進一步改善對熱擊穿的測量。本發(fā)明的這一目的和其它目的可以利用晶體管型半導(dǎo)體器件實現(xiàn)，其中發(fā)射極分隔為多個發(fā)射極部分，每一部分都具有各自的、配置在其發(fā)射極部分附近的鎮(zhèn)流電阻。
本發(fā)明的一個重要方面是將半導(dǎo)體器件的發(fā)射極部分分隔成多個單位單元，每個單位單元均具有各自的發(fā)射極和鎮(zhèn)流電阻，鎮(zhèn)流電阻集成在同一單位單元內(nèi)，這對于節(jié)省硅表面的所謂管芯面積(realestate)是十分重要的。在進一步的實施方案中，集電極和基極部分也分隔開的。
本發(fā)明的具體目的還有獲得多功能的單元結(jié)構(gòu)，這種結(jié)構(gòu)可以隨意地在半導(dǎo)體表面上倍增，簡化了設(shè)計。
盡管可以利用其它方法分隔成單位單元，但是本發(fā)明是利用絕緣體基外延硅(SOI)方案說明的。因此，利用發(fā)明的鎮(zhèn)流電阻可以補償其冷卻消弱的缺點。然后，按照優(yōu)選方法，利用垂直氧化物壁在芯片上實現(xiàn)與其它器件的隔離。由一個單元或多個單位單元構(gòu)成的半導(dǎo)體器件在VLSI結(jié)構(gòu)中與其它部分電隔離，其中的VLSI結(jié)構(gòu)可以包括各種工作在很低功率的數(shù)字電路和模擬電路。這種應(yīng)用的一個實例是用于電話系統(tǒng)的接口，SLIC(用戶線路接口電路)，其中需要多個功率晶體管來產(chǎn)生振鈴電流。更一般地講，電隔離是器件的用途更加廣泛-推挽器件可以簡單地按照達(dá)林頓對的形式配置。
在優(yōu)選結(jié)構(gòu)中，鎮(zhèn)流電阻，可以是薄膜電阻或適當(dāng)摻雜的多晶硅，電阻同時用于電場控制，如果覆蓋在pn過渡區(qū)的話，電阻的電壓必需接近基極和發(fā)射極電壓。
當(dāng)每個單元中的薄膜或多晶硅長條鎮(zhèn)流電阻在單元中平行于發(fā)射極時，就有可能使其在各個觸點上與發(fā)射極和公共發(fā)射極引線相連，使電阻值決定于所用電阻的長度。因此，用于大規(guī)模集成的標(biāo)準(zhǔn)單元是根據(jù)期望的用途，通過改變觸點，利用修正鎮(zhèn)流電阻構(gòu)成的。
利用單位單元便于修改描述晶體管的電特性的模型。單元的數(shù)目可以隨意選擇，有時可以是單個單元，在其它情況下可以包括數(shù)百個單元，以便滿足不同的應(yīng)用。
現(xiàn)在，結(jié)合附圖，由示例性實施方案出發(fā)對本發(fā)明進行描述，描述是為了說明本發(fā)明，而不是限制本發(fā)明。


圖1簡略地示出根據(jù)本發(fā)明的一個方面構(gòu)成半導(dǎo)體器件的一組單位單元。圖2示出半導(dǎo)體器件的單位單元的一般蓋層的頂視圖。圖3-5分別示出圖2單位單元沿A-A、B-B和C-C的剖面圖。圖6和7分別示出利用集總和分布鎮(zhèn)流電阻處理功率的對比曲線。圖8和9示出在不存在和存在分布發(fā)射極鎮(zhèn)流阻抗的條件下半導(dǎo)體的基極電流和集電極電流與發(fā)射極-基極電壓的關(guān)系曲線。
圖1示出半導(dǎo)體器件的部分頂視圖，器件具有一組連接到公用集電極引線12的指狀集電極。發(fā)射極分隔成多個發(fā)射極指部分，每一部分均連接到公用發(fā)射極引線10?；鶚O引線沒有在圖中示出。發(fā)射極指部分通常沿公共方向長條形配置，鎮(zhèn)流電阻基本上平行于公共方向。在該圖中還可以看出發(fā)射極鎮(zhèn)流電阻的一端連接各個發(fā)射極，另一端連接公用發(fā)射極引線10。盡管圖中沒有示出，但是還是有可能在下面具有一個基極區(qū)，該基極區(qū)分隔成多個部分，每個發(fā)射極下有一部分，使得指向各個集電極的邊緣通過各個鎮(zhèn)流電阻與夾心絕緣體重疊。在該實施方案中，集電極是與發(fā)射極的一個線性組結(jié)合的長條形指。應(yīng)當(dāng)理解的是，為了示例的目的，所示的發(fā)射極數(shù)目很低，實際數(shù)目至少應(yīng)當(dāng)高一個數(shù)量級。
圖2示出本發(fā)明進一步實施方案的蓋層結(jié)構(gòu)的頂視圖。圖3、4和5分別示出了沿圖2的A-A、B-B和C-C得到的垂直剖面圖。在該實施方案中，圖1的各個發(fā)射極指是單位單元的一部分，一個單位單元可以構(gòu)成一個完整的晶體管，其中發(fā)射極、基極和集電極獨立地配置在硅片上的隔離部分。這在所有的圖中都示出了，其中陰影部分16或者如SOI技術(shù)中常見的那樣表示絕緣層，例如氧化硅材料，或者是導(dǎo)電類型與集電極相反的層。在另一個相關(guān)實施方案中，可以隨意地倍增相同的單元結(jié)構(gòu)，然后，絕緣部分16轉(zhuǎn)換成多個單位單元的外圍部分。
因此，該單元具有n型硅1構(gòu)成的埋藏式集電極板，并在硅中擴散基極p型區(qū)2，然后在p型區(qū)中擴散n+發(fā)射極區(qū)3和p+基極連接區(qū)。n+集電極接觸區(qū)5擴散在同一表面(通常，對于pnp型雙極型晶體管，這些部件可以具有相反的導(dǎo)電類型)。
這些區(qū)域的連接是通過埋藏在頂氧化硅中的連接區(qū)實現(xiàn)的。因此，單位單元通過一組金屬連接區(qū)，例如公用發(fā)射極引線10、公用基極引線11和公用集電極引線12連接在一起。如圖2以及圖3和5中的剖面圖所示，集電極接觸區(qū)5通過K12-5表示的點接觸連接到金屬集電極引線12(還有可能制作一種長條形的連續(xù)接線)。金屬基極引線11以同樣的方式通過K11-4表示的觸點連接到基極接觸區(qū)4。
如圖所示，集電極接觸區(qū)5與發(fā)射極區(qū)3和基極區(qū)4配置在同一表面上，這在SOI方案中通常是優(yōu)選的。然而，沒有什么理由阻止在更加一般化的本發(fā)明實施方案中，在不偏離本發(fā)明的條件下將集電極連接作為埋藏層集電極配置在相對面上、或者配置在靠近下氧化層的層中。本領(lǐng)域的技術(shù)人員清楚地知道這些和其它修正都是本發(fā)明的顯然方案。
然而，公用發(fā)射極引線10和發(fā)射極區(qū)3之間的連接由于鎮(zhèn)流電阻14而變得稍稍復(fù)雜一些。這種優(yōu)選地由適當(dāng)?shù)膿诫s多晶硅制作、或者由任何適當(dāng)?shù)谋∧る娮璨牧现谱鞯淖栊蚤L條形器件覆蓋在薄SiO2層的頂部和基極區(qū)2的邊緣的頂部。
金屬公用發(fā)射極引線10點連接到絕緣的第二金屬引線13的一端，并與之平行，金屬引線13可以覆蓋單元全長的大部分，但是在這里只是全長的1/3左右。在另一端，見圖2，連接K13-14建立在第二金屬引線13和鎮(zhèn)流電阻層14之間。依次地，鎮(zhèn)流層14在K14-15(見圖5)連接到L形第三金屬引線15的短支線和覆蓋發(fā)射極區(qū)3的長支線。兩層通過多個觸點K15-3(見圖3和5)連接在一起。很清楚的是根據(jù)期望的用途，為了獲得不同數(shù)值的鎮(zhèn)流阻抗可以調(diào)節(jié)觸點K13-14的位置。
正如本領(lǐng)域的技術(shù)人員所能理解的，圖3-5的剖面圖中的厚度已經(jīng)被顯著地夸大了。這種SOI和基于SOI材料的器件的制作工藝是眾知的。在Sorin Cristoveanu and Sheng S.Li“ElectricalCharacterization of Silicon-On-Insulator Materials andDevices”，1995，K1uwer Academic Publishers，Massachusetts，USA中描述了這種材料的制作工藝。為了獲得更多關(guān)于可利用工藝步驟的信息，可以參考本領(lǐng)域的專著，例如Wolf+Tauber，“SiliconProcessing for the VLSI Era”(Lattice Press，Sunset Beach，Cal.，1986)。這些出版物作為參考包含在本公開內(nèi)容中。
在本例中，埋藏絕緣體由氧化硅和硅襯底制作。器件層的厚度在0.1和30μm之間，但是在優(yōu)選實施方案中，厚度在5和10μm之間。埋藏層的厚度可以在0.1和10μm之間變化，但是也有可能利用絕緣材料制作整個承載襯底。然后，在后續(xù)步驟中，利用這種材料制作圖3、4和5所示的各種層，其中包括添加在向下刻蝕到埋藏絕緣層的槽中的最終隔離絕緣壁。
本領(lǐng)域的技術(shù)人員還可以理解的是，圖2-5所示的單位單元，它們或者單獨地使用，或者如圖1所示大量地使用，可以具有多種可能的變化。集電極可以是埋藏集電極，或者集電極區(qū)可以是雙重的(鏡像圖2中環(huán)繞導(dǎo)體11的蓋層)，等等。
圖6和7示出了根據(jù)圖2-5制作的、具有由5×20個單位單元組成的陣列的系統(tǒng)的特性曲線，其中在圖6中，利用已有技術(shù)為每一列施加外部鎮(zhèn)流電阻，而在圖7中，每個單元具有一個阻抗大約為140Ω的鎮(zhèn)流電阻。由10W的功率曲線可以看出，在這種功率下，除了集電極電壓的高壓端之外，發(fā)生了熱擊穿，其中在高壓端雪崩擊穿出現(xiàn)得更早。同樣的、但是具有鎮(zhèn)流電阻的系統(tǒng)始終較好，除高壓端之外，在25W左右還是穩(wěn)定的。
圖8和9示出與發(fā)射極尺寸為100×2μm的單個單位單元的對比。在這兩幅圖中，以對數(shù)刻度(每個刻度代表十倍)示出了基極電流、發(fā)射極電流隨發(fā)射極-基極電壓的變化規(guī)律?；鶚O-集電極電壓恒定在+60V?？梢钥闯?，在沒有發(fā)射極鎮(zhèn)流阻抗時，發(fā)射極-基極擊穿在發(fā)射極-基極電壓大約為-0，65V、集電極電流大約為0，5mA的條件下發(fā)生(在更高的發(fā)射極-基極電壓處示出的電流受到測量儀器的限制)。在具有大約為140Ω的鎮(zhèn)流電阻時，如圖9所示，甚至在集電極電流大約為5mA時也沒有出現(xiàn)擊穿現(xiàn)象。
圍繞著附圖示出的詳細(xì)實施方案描述了本發(fā)明。并簡要地提及了一些可能的變化，但是，對于本領(lǐng)域的技術(shù)人員很清楚的是實際上存在無數(shù)種變化的可能性，本發(fā)明的范圍只受限于附屬權(quán)利要求。
權(quán)利要求
1.集成半導(dǎo)體器件，包括長條形發(fā)射極(3)，基本上平行于發(fā)射極的長條形基極(2)，和集電極(1，5)，發(fā)射極通過長條形鎮(zhèn)流電阻(14)連接到發(fā)射極引線(10)，基極連接到基極引線(11)，集電極連接到集電極引線，其中長條形鎮(zhèn)流電阻基本上平行于長條形發(fā)射極(3)和長條形基極(2)，長條形鎮(zhèn)流電阻(14)覆蓋集電極區(qū)(1)的表面部分，發(fā)射極引線(10)具有與長條形鎮(zhèn)流電阻上的第一點相連的電觸點(K13-14)，發(fā)射極(3)具有與長條形鎮(zhèn)流電阻(14)上的第二點相連的電觸點，鎮(zhèn)流電阻上的第一點和第二點之間的阻抗構(gòu)成發(fā)射極(3)的鎮(zhèn)流阻抗。
2.權(quán)利要求1的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻的長度是長條形基極(2)的長度的50-200％。
3.權(quán)利要求1或2的半導(dǎo)體器件，其中發(fā)射極引線(10)平行于長條形鎮(zhèn)流電阻，第二長條形引線(13)和夾在其間的引線(15)的第一支線的端點與發(fā)射極(3)接觸的引線(15)的第二支線發(fā)射極引線(10)連接到下面長條形鎮(zhèn)流電阻(14)上的第一點，并通過觸點(K10-13)連接到第二長條形引線(13)，長條形鎮(zhèn)流電阻上的第二點(K14-15)通過引線(15)連接到發(fā)射極(3)。
4.權(quán)利要求1-3中任何一個的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻絕緣地覆蓋在基極-集電極pn結(jié)的表面部分。
5.前述權(quán)利要求中任何一個的半導(dǎo)體器件，其中器件是用絕緣體基外延硅技術(shù)制作的。
6.前述權(quán)利要求中任何一個的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻(14)包括硅。
7.前述權(quán)利要求中任何一個的半導(dǎo)體器件，其中器件配置在芯片的某一部分上，并具有用于與包含其它半導(dǎo)體器件的其它芯片部分電絕緣的絕緣裝置(16)。
8.集成半導(dǎo)體器件，包括發(fā)射極(3)，基極(2)和集電極(5)，發(fā)射極分隔成多個發(fā)射極部分，每個發(fā)射極部分都通過隔離的、長條形鎮(zhèn)流電阻(14)連接到公用發(fā)射極引線(10)，發(fā)射極部分沿公共方向長條形配置，鎮(zhèn)流電阻(14)基本上平行于公共方向，其中公用發(fā)射極引線(10)具有平行于公共方向、鄰近每個長條形鎮(zhèn)流電阻(14)并且?guī)в信c每個長條形鎮(zhèn)流電阻(14)上的第一點相連的電觸點(K13-14)的多個部分，每個發(fā)射極部分(3)具有與長條形鎮(zhèn)流電阻(14)上的第二點相連的電觸點(15，K14-15)，鎮(zhèn)流阻抗上的第一點和第二點之間的阻抗構(gòu)成所連接的發(fā)射極部分的鎮(zhèn)流阻抗。
9.權(quán)利要求8的半導(dǎo)體器件，其中集電極和基極的接觸區(qū)(5)還分別分隔成多個集電極和基極部分，并分別連接到公用集電極和基極引線(12，11)，多個發(fā)射極、基極和集電極部分分布在單元中，使得每個單元都具有鎮(zhèn)流電阻(14)。
10.權(quán)利要求8的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻(14)的長度是基極部分長度的50-200％。
11.權(quán)利要求8-10中任何一個的半導(dǎo)體器件，其中器件是利用絕緣體基外延硅技術(shù)制作的。
12.權(quán)利要求8-11中任何一個的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻(14)包含硅。
13.權(quán)利要求8-12中任何一個的半導(dǎo)體器件，其中長條形鎮(zhèn)流電阻絕緣地覆蓋在基極-集電極pn結(jié)的表面部分上。
14.權(quán)利要求8-13中任何一個的半導(dǎo)體器件，其中單元中的公用發(fā)射極引線(10)覆蓋在長條形鎮(zhèn)流電阻上、第二長條形引線(13)和絕緣地夾在其間的引線(15)的第一支線的端點、接觸地覆蓋在發(fā)射極部分(3)上的引線(15)的第二支線，公用發(fā)射極引線(10)連接到下面長條形鎮(zhèn)流電阻(14)上的第一點，并通過觸點(K10-13)連接到第二長條形引線(13)，長條形鎮(zhèn)流電阻上的第二點(K14-15)通過引線(15)連接到發(fā)射極(3)。
15.權(quán)利要求7-12中任何一個的半導(dǎo)體器件，其中器件配置在芯片的某一部分上，并具有用于與包含其它半導(dǎo)體器件的其它芯片部分電絕緣的絕緣裝置(16)。
全文摘要
為了避免雙極型晶體管中的熱擊穿,發(fā)射極配備了鎮(zhèn)流電阻。建議使用長條形鎮(zhèn)流電阻,連接其長度的一部分以便獲得適當(dāng)?shù)淖杩购驮O(shè)計靈活性。一方面,建議將發(fā)射極(3)分隔成多個發(fā)射極部分,并為每個部分提供一個獨立的發(fā)射極鎮(zhèn)流電阻。在優(yōu)選實施方案中,集電極和基極也是分隔開的,晶體管分隔成多個單位單元,每個單位單元包含發(fā)射極、鎮(zhèn)流電阻、基極和集電極,它們通過各自的公用引線(10,11,12)連接起來。這種結(jié)構(gòu)可以優(yōu)選地在SOI技術(shù)中實現(xiàn),電絕緣可以保證數(shù)字、模擬和功率器件毫無問題地混合在同一芯片上。
文檔編號H01L29/73GK1252168SQ98803910
公開日2000年5月3日 申請日期1998年3月19日 優(yōu)先權(quán)日1997年4月4日
發(fā)明者A·K·S·瑟德貝里, N·O·厄格倫, E·H·舍丁 申請人:艾利森電話股份有限公司