專利名稱：制造動態(tài)隨機存取存儲器單元電容器的方法
技術領域：
本發(fā)明涉及制造DRAM單元電容器的方法，特別涉及形成到存儲節(jié)點的自對準存儲節(jié)點接觸孔的方法。
隨著DRAM集成度的不斷提高，單元尺寸和DRAM單元的電容器所占的面積趨于減小。為了保證這種電容器的電容為可接受的值，已采用了堆疊式電容器或溝槽堆疊式電容器，原因是這些電容器可具有較大的電容器面積，并且能夠減少DRAM單元間的干擾，為了增大其表面積，已對這種基本堆疊電容器進行了許多改變。已廣泛采用的堆疊電容器例如包括圓柱形和扇形電容器。
一般情況下，根據(jù)制造順序堆疊電容器可分為COB(位線上的電容器)結構和CUB(位線下的電容器)結構。兩者間的顯著不同在于電容器形成的時間，即，形成位線后(COB)或形成位線前(CUB)。
然而，對于例如0.30節(jié)距的兆位DRAM等很高密度的器件，COB結構的DRAM電容器的常規(guī)工藝有一些缺點。例如，四分之一微米抗蝕圖形和大高寬比接觸孔腐蝕嚴重妨礙了常規(guī)的光刻技術，因而導致了光圖形和均勻性變差，并降低了存儲節(jié)點接觸孔與存儲節(jié)點間的對不準裕度，嚴重時，會造成位線和存儲節(jié)點接觸孔間的短路。
本發(fā)明是在考慮了上述問題后做出的，因此本發(fā)明的目的是提供一種制造DRAM單元電容器的方法，通過形成到存儲節(jié)點的自對準存儲節(jié)點接觸孔，可以防止存節(jié)點接觸孔與存儲節(jié)點間的對不準。
本發(fā)明再一目的是提供一種制造DRAM單元電容器的方法，可以容易地形成大高寬比的接觸孔，從而增大位線與接觸孔間的工藝對不準裕度。
為了實現(xiàn)這些和其它優(yōu)點，根據(jù)本發(fā)明的目的，本發(fā)明包括在半導體襯底的預定區(qū)域上形成轉移柵晶體管結構，并用例如氮化硅帽蓋層和氮化硅側壁間隔層進行鈍化。在預定的相鄰柵極結構間形成多個到位線和存儲節(jié)點的接觸焊盤。淀積第一絕緣層，然后在第一絕緣層上形成位線接觸孔。在接觸孔中和第一絕緣層上淀積第一導電層，并構圖形成位線結構。在位線結構上形成平整的第二絕緣層。在第二絕緣層上依次淀積第一材料層、第三絕緣層和第二材料層。第一和第二材料層相對于第二和第三絕緣層分別具有腐蝕選擇性，在這些絕緣層為氧化層時，它們選自氮化硅層和多晶硅層。這里，第三絕緣層淀積到確定電容器高度的厚度，例如約10000埃至11000埃，第一材料層為約500埃，第二材料層約為1500-2000埃。
在第二材料層上形成負性光刻膠圖形(即相反圖形)，以限定存儲節(jié)點接觸孔和存儲節(jié)點。利用該光刻膠圖形作掩模，依次腐蝕第二材料層、第三絕緣層和第一材料層，從而形成多個第一開口。這里，通過選擇性腐蝕第三絕緣層至第二材料層形成第一開口，從而防止開口增大。在去掉了光刻膠圖形后，在半導體襯底上淀積厚約300埃的第二導電層，并進行各向異性腐蝕，在第一開口的橫向邊緣上形成側壁間隔層。必須注意，提供該側壁間隔層為的是防止位線和隨后的第二開口(即存儲節(jié)點接觸孔)間發(fā)生短路，在第二和第一絕緣層中，利用該側壁間隔層作掩模，以與第一開口的該側壁間隔層自對準的方式開出存儲節(jié)點接觸孔。在第一開口和第二開口中淀積第三導電層，并利用CMP或深腐蝕進行平面化。然后選擇性腐蝕第三絕緣層，從而形成存儲節(jié)點。在該腐蝕步驟，第一材料層用作腐蝕停止層。然后，去掉相鄰節(jié)點間的第一材料層。另外，可以形成存儲節(jié)點側壁間隔層，以增大電容器的表面積。此后，進行常規(guī)的工藝步驟，形成電容器和金屬互連。
本發(fā)明的優(yōu)點是以自對準的方式形成到存儲節(jié)點的存儲節(jié)點接觸孔，因而可以容易地形成小尺寸接觸孔，并且不發(fā)生與位線的對不準。
結合以下各附圖，所屬中領域的技術人員可以理解本發(fā)明，清楚本發(fā)明的目的，其中

圖1A-1G是展示根據(jù)本發(fā)明優(yōu)選實施例沿位線方向取的各所選制造階段的DRAM單元電容器的剖面圖；圖2A-2G是展示根據(jù)圖1A-1G所示本發(fā)明優(yōu)選實施例沿字線方向取的各所選制造階段的DRAM單元電容器的剖面圖。
下面與本發(fā)明目的一致，詳細說明制造DRAM單元電容器的方法。該電容器可以制造于通常用于DRAM制造的金屬氧化物半導體場效應晶體管上。因此，只具體介紹對理解本發(fā)明來說必要的底層結構。
圖1A-1G是展示根據(jù)本發(fā)明優(yōu)選實施例沿位線方向取的各所選制造階段的DRAM單元電容器的剖面圖，圖2A-2G是展示根據(jù)圖1A-1G所示本發(fā)明優(yōu)選實施例沿字線方向取的各所選制造階段的DRAM單元電容器的剖面圖。在圖2中，與圖1所示有相同功能的部件用相同的參考數(shù)字表示，并略去對它們的說明。
參見圖1A和2A，利用如硅局部氧化(LOCOS)或溝槽隔離等常規(guī)技術形成場氧化層102，從而在半導體襯底100上限定有源區(qū)和無源區(qū)。在半導體襯底100的預定區(qū)域中形成多個柵極結構104a、104b、104c和104d。正如該領域所公知的那樣，柵極104a-104d與半導體襯底100間設置有柵氧化層，并且該氧化層被如氮化硅帽蓋層和氮化硅側壁間隔層105鈍化。在相鄰柵極結構104a-104d之間的預定區(qū)域形成多個存儲節(jié)點和位線的接觸焊盤106a和106b。
在所得結構上形成第一平整的絕緣層108。正如從圖2A所看到的，其中形成有多個位線結構109a、109b、109c、109d。簡言之，在柵極結構104a-104d及接觸焊盤106a和106b上形成第一氧化層108a。在第一氧化層中開出位線接觸孔(未示出)，并用導電層填充之，然后構圖形成位線結構109a-109d。在位線結構109a-109d上及第一氧化層108a上形成第二氧化層，并進行平面化。
在第一絕緣層108上依次淀積第一材料層110、第二絕緣層112和第二材料層114。第一和第二材料層分別對第一和第二絕緣層108和112具有腐蝕選擇性，在絕緣層108和112為氧化層時，它們分別可以選自氮化硅層和多晶硅層。這里，第二絕緣層112淀積到確定電容器高度的厚度。例如約10000-11000埃，第一材料層110淀積到厚約500埃，第二材料層淀積到厚約1500-2000埃。
在第二材料層114上形成用于形成存儲節(jié)點的相反圖形116，以限定存儲節(jié)點接觸孔和存儲節(jié)點。例如相反圖形116為負性光刻膠圖形，利用光刻膠圖形116作掩模，依次腐蝕第二材料層114、第二絕緣層112和第一材料層110，從而形成多個第一開口117，如圖1B和2B所示。此時，通過選擇性腐蝕第二絕緣層112至第二材料層114形成第一開口117，從能夠防止開口尺寸增大。
接著，形成到第一開口117的自對準存儲節(jié)點接觸孔，該孔中將淀積有存儲節(jié)點導電材料，如圖1C-1D和2C-2D所示。利用O2等離子灰化去掉了光刻膠116后，在所得結構上淀積厚約為300埃的第一導電材料118，并利用深腐蝕技術進行各向異性腐蝕，從而在第一開口117的橫向邊緣上形成側壁間隔層118。必須注意，提供這樣形成的側壁間隔層118為的是防止位線結構109a-109d與隨后的第二開口119(即存儲節(jié)點接觸孔)間發(fā)生短路，利用該側壁間隔層118作腐蝕掩模，以與第一開口117的側壁間隔層118自對準的方式，在第一絕緣層108中形成存儲節(jié)點接觸孔119，如圖1D和2D所示。在第一開口117和第二開口119中淀積由多晶硅構成的第二導電層120。然后，利用CMP或深腐蝕技術向下進行平面化工藝到達第二絕緣層112的上表面，如圖1E和2E所示。
然后形成多個存儲節(jié)點，如圖1F-1G和2F-2G所示。參見圖1F和2F，例如濕法腐蝕第二絕緣層112，直到暴露第一材料層110的上表面為止，從而形成多個存儲節(jié)點122。因此，以彼此自對準的方式同時形成存儲節(jié)點接觸孔和存儲節(jié)點。然后，可以去掉相鄰存儲節(jié)點122間的第一材料層110。然而，如果第一材料層110為如多晶硅等導電材料，則必須在該步去除。如果是非導電材料，則可以在以后的工藝去除材料層110。可以利用深腐蝕技術去掉第一材料層110。
為了增大存儲節(jié)點的表面積，在存儲為的橫向邊緣上形成側間隔層。在圖1F和2F所示所得結構上淀積厚約300埃第三導電層。進行如深腐蝕等各向同性腐蝕，從而形成側壁124，同時去掉相鄰存儲節(jié)點122間的第一材料層，如圖1G和2G所示。該側壁間隔層124還提高了淀積介質層和平板電極層的隨后步驟期間的臺階覆蓋。
此后，進行淀積介質膜、平板電極和金屬互連的常規(guī)工藝。
另外，本發(fā)明的精髓可應用于在接觸孔上形成搭接焊盤(landingpad)。
盡管結合本發(fā)明的優(yōu)選實施例特別展示和說明了本發(fā)明，但所屬領域的技術人員應理解，在可在形式上和細節(jié)上對本發(fā)明做出各種改變，而不背離本發(fā)明的精神實質和范圍。
權利要求
1．一種制造DRAM單元的位線上電容器(COB)結構的方法，包括以下步驟在具有多個柵極結構和多個設置于相鄰的所說柵極結構之間的接觸焊盤的半導體襯底上形成第一絕緣層，所說第一絕緣層中具有多個位線結構；在所說第一絕緣層上依次形成第一材料層、第二絕緣層和第二材料層；在所說二材料層上形成相反光刻膠圖形；用所說光刻膠圖形作掩模，依次腐蝕所說第二材料層、所說第二絕緣層、和所說第一材料層，從而形成多個第一開口；去掉所說光刻膠圖形；在所說第一開口的橫向邊緣上形成由第一導電材料層構成的多個側壁間隔層，所說導電側壁間隔層相對所說第一絕緣層具有腐蝕選擇性；腐蝕相鄰的所說多個導電側壁間隔層之間的所說第一絕緣層，從而形成多個到所說接觸焊盤的自對準第二開口；用第二導電材料填充所說第一開口和第二開口；進行平面化，直到暴露所說第二絕緣層的上表面為止；及利用所說第一材料層作腐蝕停止層，腐蝕所說暴露的第二絕緣層，從而形成多個到達所說接觸焊盤的存儲節(jié)點。
2．如權利要求1所述的方法，其中所說第一和第二材料層分別選自氮化硅層和多晶硅層構成的組中。
3．如權利要求1所述的方法，其中所說第二絕緣層的厚度為約10000-11000埃。
4．如權利要求1所述的方法，其中所說第一導電材料層淀積的厚度為約300埃。
5．如權利要求1所述的方法，其中利用CMP或深腐蝕進行所說平面化的步驟。
6．如權利要求1所述的方法，還包括在腐蝕所說第二絕緣層后，腐蝕所說存儲節(jié)點間暴露的所說第一材料層。
7．如權利要求6所述的方法，其中利用各向異性腐蝕進行腐蝕暴露的所說第一材料層的所說步驟。
8．如權利要求1所述的方法，還包括通過在所說存儲節(jié)點和所說第一材料層上淀積第三導電材料層，在所說存儲節(jié)點的橫向邊緣上形成多個導電側壁間隔層，并各向異性腐蝕所說第三導電材料層和所說第一材料層，直到露出所說存儲節(jié)點的所說上表面和所說第一絕緣層為止。
9．如權利要求8所述的方法，其中所說第三導電層淀積的厚度為約300埃。
10．如權利要求8所述的方法，其中提供所說側壁間隔層用于增大所說存儲節(jié)點的表面積。
全文摘要
這里公開了一種制造DRAM單元電容器的改進方法,通過將接觸孔形成步驟與存儲節(jié)點形成步驟結合,可以提供到電容器的存儲節(jié)點的自對接觸孔,并可以增大電容器表面積。這種結合技術減少了光刻工藝,并因而降低了工藝成本。
文檔編號H01L21/8242GK1230778SQ9910079
公開日1999年10月6日 申請日期1999年2月26日 優(yōu)先權日1998年3月30日
發(fā)明者樸炳俊 申請人:三星電子株式會社