專利名稱：用易處理的硬掩模制作溝槽式電容器的制作方法
眾所周知，溝槽式電容器是一種用在集成電路(IC)，尤其是IC存儲器件上的電容器類型。盡管各種特定類型會有所差異，但一般地，溝槽式電容器的特征在于在半導(dǎo)體襯底(晶片)上形成通常垂直于襯底主平面的深槽。通常，溝槽越深越窄就越好，因為這樣可減小電容器所占據(jù)的主表面面積。減小電容器所占的平面面積可以使形成集成電路的電容器和其它器件在芯片上排布得更加緊密。集成電路的排布緊密化可以改善電路設(shè)計并提高電路性能。
形成溝槽式電容器和其它溝槽式器件一般都涉及選擇蝕刻襯底由此在襯底上形成溝槽?？刂茰喜鄹浇囊r底組成和排布在溝槽的組成部件以形成所期望的電容器或其它溝槽式器件。例如，緊靠溝槽下面的襯底區(qū)域可以摻雜電荷載流子，可沿部分溝槽排布電介質(zhì)材料，可用貯荷材料填充溝槽等。
在許多情況下，最好先在襯底表面上形成一些層再在表面上形成所期望的溝槽。例如，在形成溝槽之前，可先向襯底表面施加一層或多層“襯墊(pad)”電介質(zhì)(氧化物和/或氮化物)層。在溝槽外面通常需要這些電介質(zhì)層作為最終電路結(jié)構(gòu)的一部分或作為整個電路制造工藝的一部分。
形成溝槽的一般方法已經(jīng)公知。通常，在電介質(zhì)層上用化學(xué)汽相淀積法淀積TEOS(原硅酸四乙基酯)硬掩模。在TEOS層上施加光致抗蝕層并制作與襯底上的所期望的溝槽位置相對應(yīng)的圖形。然后對帶有已制作圖形的光致抗蝕劑的襯底進行蝕刻，由此在襯底上形成溝槽。然后根據(jù)集成電路的類型、所期望的電路性能等對襯底繼續(xù)進行加工。通常用這些溝槽來形成溝槽式電容器。
采用TEOS硬掩模的溝槽形成方法已被廣泛應(yīng)用。例如見美國專利No.5,656,535、5,348,905、5,362,663、5,618,751和5,657,092，在此其內(nèi)容被引用作為參考。不幸的是，現(xiàn)有工藝還存在著問題，即在不對已存在的氧化物結(jié)構(gòu)如襯墊氧化物產(chǎn)生有害影響的前提下難以在溝槽形成之后(埋入板形成之前)去除TEOS層。因此，TEOS層的去除必須延遲到制造工藝的下一步。在拖延過程中，就會對底層如襯墊氮化物層產(chǎn)生有害影響(如損害了其均勻性等)。
本發(fā)明提供一種用于半導(dǎo)體襯底的改進的溝槽形成方法，該方法可以避免與常規(guī)的TEOS硬掩模方法有關(guān)的問題。
本發(fā)明涉及一種在半導(dǎo)體襯底上形成溝槽的方法，該方法包括(a)提供半導(dǎo)體襯底；(b)在該襯底上施加硼硅(酸鹽)玻璃(BSG)的共形層；(c)在BSG層上形成已制作圖形的光致抗蝕層，暴露光致抗蝕層下面的部分底層；(d)穿過所述底層的暴露部分和光致抗蝕層和半導(dǎo)體襯底之間的所有其它各層進行各向異性蝕刻并進入半導(dǎo)體襯底，由此在半導(dǎo)體襯底上形成溝槽。
優(yōu)選地，在施加BSG層之前在襯底表面上有一層或多層電介質(zhì)層。在BSG層和光致抗蝕層之間可以把一層或多層化學(xué)阻擋層和/或有機抗反射涂層施加在BSG層上。步驟(d)可以包括分離的步驟，即在蝕刻BSG掩模的圖形(掩模開孔蝕刻)之后再蝕刻至襯底(溝槽蝕刻)。
本發(fā)明尤其可用于在具有襯墊電介質(zhì)層的硅襯底上形成深溝槽的情況。下面詳細描述本發(fā)明的這些和其它方面。


圖1是根據(jù)本發(fā)明實施方案的帶有BSG硬掩模的硅襯底的示意剖面圖。
圖2是在圖1所示的帶有BSG硬掩模的硅襯底上施加了化學(xué)阻擋層和光致抗蝕層的示意剖面圖。
圖3是圖2所示的施加了多個層的襯底在掩模開孔蝕刻后的示意剖面圖。
圖4是圖3所示的施加了多個層的襯底在溝槽蝕刻后的示意剖面圖。
圖5是從圖4所示的施加了多個層的襯底上去除剩余的BSG層后的示意剖面圖。
本發(fā)明涉及一種在半導(dǎo)體襯底上形成溝槽的改進方法，該方法可以避免TEOS硬掩模工藝的缺點。如通常在形成溝槽式電容器時所做的那樣，當(dāng)在形成溝槽之前襯底上有施加的襯墊電介質(zhì)層時，本發(fā)明的方法尤其有用。
優(yōu)選地，本發(fā)明的方法包括(a)提供半導(dǎo)體襯底；(b)在該襯底上施加硼硅(酸鹽)玻璃(BSG)的共形層；(c)在BSG層上形成已制作圖形的光致抗蝕層，暴露光致抗蝕層下面的部分底層；(d)穿過底層的暴露部分和光致抗蝕層和半導(dǎo)體襯底之間的所有其它各層進行各自異性蝕刻并進入半導(dǎo)體襯底，由此在半導(dǎo)體襯底上形成溝槽。
除了這些基本步驟外，本發(fā)明的方法可以包括其它一些特征，如在襯底表面上提供電介質(zhì)層，在BSG和光致抗蝕層之間使用化學(xué)阻擋層和/或抗反射涂層，以及在溝槽形成后去除BSG層。
圖1～5示意性示出本發(fā)明一個實施方案的實例。圖中所示的相對尺寸并未嚴格按符合比例示出。為了簡單，只圖示了一個溝槽的形成。本發(fā)明的方法更多地用于在給定襯底上形成多個溝槽的情況。
如圖1所示，在初始襯底1上有襯墊氧化物電介質(zhì)10和襯墊氮化物電介質(zhì)20。在襯墊電介質(zhì)層上施加BSG層。圖2中，層50代表施加的化學(xué)阻擋層或抗反射涂層，層60代表制作了圖形的光致抗蝕層，在30處暴露出下面的層。圖3示出溝槽蝕刻步驟(d)的中間步驟，此時BSG硬掩模的蝕刻(掩模開孔蝕刻)已結(jié)束。通常，在此時光致抗蝕層60的至少一部分(如果不是全部的話)已經(jīng)被去除。在光致抗蝕劑沒有完全去除的地方，最好在溝槽蝕刻前剝除?？梢酝ㄟ^用本領(lǐng)域公知技術(shù)的干法或濕法蝕刻去除剩余的光致抗蝕劑(以及有機副產(chǎn)物和有機抗反射涂層，如果它們存在的話)。光致抗蝕劑一般與進行溝槽蝕刻的化學(xué)物質(zhì)不反應(yīng)。圖4示出溝槽蝕刻步驟(d)完成后的情形。此時往往會導(dǎo)致BSG層40的部分腐蝕。最后，圖5示出去除BSG層后剩余的結(jié)構(gòu)。其優(yōu)勢是通?？梢员３蛛娊橘|(zhì)層20的平整度。
本發(fā)明所采用的半導(dǎo)體襯底可以是任一常規(guī)半導(dǎo)體襯底，優(yōu)選地是晶片的形式，半導(dǎo)體襯底優(yōu)選為單晶狀態(tài)。硅是優(yōu)選的半導(dǎo)體材料。也可以采用有摻雜的半導(dǎo)體襯底作為起始襯底，這取決于整個的集成電路設(shè)計和用途。
盡管本發(fā)明并不必須形成襯墊電介質(zhì)層，但通常地，在制造工藝中常常向襯底上形成溝槽的部位施加這種襯墊電介質(zhì)層。如果需要襯墊電介質(zhì)層，它們可以采用任一常規(guī)方法形成。襯墊電介質(zhì)層最好用化學(xué)汽相淀積法來形成。優(yōu)選地，襯底配備有至少兩層電介質(zhì)層，最靠近襯底的那層電介質(zhì)層優(yōu)選為氧化物(如氧化硅)。優(yōu)選地，至少有一層電介質(zhì)層是氮化物，如氮化硅，氮氧化硅等。優(yōu)選地，襯墊電介質(zhì)層是共形層且施加在襯底上后基本上是平整的。如果使用氧化物電介質(zhì)層，其厚度優(yōu)選為5～15nm，更優(yōu)選為10nm。如果使用了氮化物電介質(zhì)層，其厚度優(yōu)選為150～300nm，更優(yōu)選為200～250nm。
可用任一常規(guī)方法形成BSG層。優(yōu)選地，通過采用本領(lǐng)域公知技術(shù)(如美國專利No.3,751,314、5,584,941和5,677,225，其公開內(nèi)容在此引作參考)的化學(xué)汽相淀積法形成BSG層。在步驟(b)施加的BSG層厚度為約500～1000nm，更優(yōu)選地為600～700nm。BSG層的硼含量(測量B2O3)至少為約5wt％(wt％，重量百分數(shù))，更優(yōu)選地為約5.5～5.6wt％。一般地，最好要避免過多的硼，即，優(yōu)選地，硼含量不超過在形成溝槽后選擇去除(相對于氧化物、氮化物和硅而言)BSG層時所需的含量。
本發(fā)明的方法并不嚴格要求使用化學(xué)阻擋層或抗反射涂層，但是，在多數(shù)情況下，優(yōu)選地采用一層或多層化學(xué)阻擋層和/或抗反射涂層。
化學(xué)阻擋層的作用在于防止BSG層中的硼與隨后淀積的光致抗蝕層發(fā)生不期望的反應(yīng)，是否需要化學(xué)阻擋層可能取決于所用的光致抗蝕劑成分、BSG層的硼含量等。如果采用，優(yōu)選的化學(xué)阻擋層是非晶態(tài)α-硅。這種非晶態(tài)硅可以通過采用本領(lǐng)域公知技術(shù)的濺射或化學(xué)汽相淀積法形成。優(yōu)選地，采用濺射。非晶態(tài)硅施加的厚度優(yōu)選為約5～20nm，更優(yōu)選地為約10nm。
有機抗反射涂層可以單獨采用，也可以結(jié)合分離的化學(xué)阻擋層一起采用。在某些情況下，抗反射涂層可以提供足夠的化學(xué)阻擋作用從而避免采用分離的化學(xué)阻擋層(如非晶態(tài)α-硅)。如果采用抗反射涂層，優(yōu)選地將其施加在緊靠光致抗蝕層的下面。如果化學(xué)阻擋層和抗反射涂層都被采用，優(yōu)選地，抗反射涂層位于化學(xué)阻擋層和光致抗蝕層之間。優(yōu)選地，抗反射涂層材料包括聚(芳基醚)聚合物。優(yōu)選地，用常規(guī)的旋涂工藝施加抗反射涂層。
可用任一常規(guī)方法形成制作了圖形的光致抗致層。一般地，光致抗蝕層施加在襯底的最上層。然后把帶有圖形的光致抗蝕層暴露在合適的射線波長下，使光致抗蝕層的暴露部分產(chǎn)生一種或幾種性能(通常是相對溶解度)的變化。然后顯影(如，用溶劑處理)帶有圖形的暴露過的光致抗蝕劑以顯示出光致抗蝕層下面層的暴露位置(如圖2中的30)的期望圖形，該圖形與所期望的溝槽位置對應(yīng)。
然后對帶有制作了圖形的光致抗蝕層的襯底進行各向異性蝕刻，選擇性地去除直接位于光致抗蝕圖形暴露位置之下的各層的相應(yīng)部分，包括半導(dǎo)體襯底的一部分，由此形成所期望的溝槽。這種蝕刻可用任一常規(guī)的各向異性蝕刻方法，如反應(yīng)離子蝕刻或其它干蝕刻方法進行。優(yōu)選地，蝕刻涉及一種或幾種鹵化物的使用。在蝕刻穿透不同層時，蝕刻步驟涉及采用不同蝕刻條件和方法的組合。優(yōu)選地，蝕刻包括(1)掩模開孔蝕刻，其中把光致抗蝕層的圖形轉(zhuǎn)移到BSG掩模上(如圖3所示)；(2)剝除所有在襯底上剩余的光致抗蝕劑；以及(3)半導(dǎo)襯底上的溝槽蝕刻。通常，在溝槽蝕刻步驟中可以去除BSG層自身的一部分。當(dāng)半導(dǎo)體襯底上形成的溝槽深度至少為3μm，更優(yōu)選地為約4～10μm時，優(yōu)選地進行蝕刻步驟(4)。在一些情況，還可能有對留在溝槽內(nèi)的去除殘渣進行蝕后清洗的步驟。
一旦蝕刻結(jié)束，可以去除剩余的BSG層。優(yōu)選地，在對襯底進行繼續(xù)加工之前去除BSG層。優(yōu)選地，通過含HF的汽相與BSG層接觸選擇性地去除BSG層。或者，也可以使用氫氟酸和硫酸相結(jié)合的液體蝕刻方法。美國專利5,658,417中公開了合適的HF處理的例子，其內(nèi)容在此引作參考。有利的是，可以用相對于硅襯底和襯墊電介質(zhì)層非常高的選擇方式去除BSG層。通常，BSG去除后會留下基本平整的電介質(zhì)(氮化物)表面。
然后可以用已知的制造方法對形成了溝槽的襯底處理，制造組成所期望的集成電路構(gòu)造的溝槽式部件和其它器件。
權(quán)利要求
1．一種在半導(dǎo)體襯底上形成溝槽的方法，該方法包括(a)提供半導(dǎo)體材料襯底；(b)在該襯底上施加硼硅(酸鹽)玻璃(BSG)的共形層；(c)在BSG層上形成已制作圖形的光致抗蝕層，暴露光致抗蝕層下面的部分底層；(d)穿透所述底層的暴露部分和所述光致抗蝕層與半導(dǎo)體襯底之間的所有其它各層進行各向異性蝕刻并進入半導(dǎo)體襯底，由此在半導(dǎo)體襯底上形成溝槽。
2．如權(quán)利要求1所述的方法，其中在步驟(b)之前先在所述襯底上形成一層或多層共形的電介質(zhì)層，并在步驟(b)中把所述BSG層施加到所述電介質(zhì)層上。
3．如權(quán)利要求1所述的方法，其中所述電介質(zhì)層中的至少一層包含氮化物。
4．如權(quán)利要求2所述的方法，其中在步驟(c)之前先在所述BSG層上施加共形的有機抗反射涂層，由此所述抗反射涂層位于所述BSG層和在步驟(c)中形成的制作了圖形的光致抗蝕層之間。
5．如權(quán)利要求4所述的方法，其中所述蝕刻步驟包括穿透所述抗反射涂層、所述BSG層和所述電介質(zhì)層的腐蝕。
6．如權(quán)利要求1所述的方法，其中用反應(yīng)離子蝕刻法進行所述蝕刻。
7．如權(quán)利要求1所述的方法，其中用化學(xué)汽相淀積法形成所述BSG層。
8．如權(quán)利要求1所述的方法，其中步驟(b)中施加的BSG層厚度為約500～1000nm。
9．如權(quán)利要求8所述的方法，其中步驟(b)中施加的BSG層厚度為約600～700nm。
10．如權(quán)利要求2所述的方法，其中在步驟(b)之前先在所述襯底上形成兩層電介質(zhì)層，所述兩層電介質(zhì)層包括最靠近所述襯底的氧化硅層和施加在所述氧化硅層上的氮化物層。
11．如權(quán)利要求10所述的方法，其中所述氧化硅電介質(zhì)層的厚度為約0.5～1.5nm。
12．如權(quán)利要求10所述的方法，其中所述氮化物層的厚度為約150～300nm。
13．如權(quán)利要求1所述的方法，其中所述半導(dǎo)體材料從包括硅和摻雜硅的組中選擇。
14．如權(quán)利要求1所述的方法，其中在步驟(d)后從所述襯底上去除所述BSG層。
15．如權(quán)利要求14所述的方法，其中所述去除包括用含HF的汽相接觸所述BSG層。
16．如權(quán)利要求1所述的方法，其中在步驟(c)之前先在所述BSG層上施加化學(xué)阻擋層，使得所述化學(xué)阻擋層位于所述BSG層和所述光致抗蝕層之間并防止所述BSG的硼向所述光致抗蝕層遷移。
17．如權(quán)利要求16所述的方法，其中所述化學(xué)阻擋層是濺射的硅。
18．如權(quán)利要求1所述的方法，其中在步驟(d)中形成的所述溝槽在所述襯底上的深度為至少約3μm。
19．如權(quán)利要求18所述的方法，其中所述深度為約4～10μm。
20．如權(quán)利要求4所述的方法，其中所述抗反射涂層包括聚(芳基醚)聚合物。
21．如權(quán)利要求1所述的方法，其中所述BSG層的硼含量至少為約5wt％。
22．如權(quán)利要求1所述的方法，其中步驟(d)包括蝕刻BSG層，由此把光致抗蝕層的圖形轉(zhuǎn)移到BSG層上；剝除襯底上剩余的所有光致抗蝕劑；以及在半導(dǎo)體襯底上蝕刻所述溝槽。
全文摘要
一種用BSG在半導(dǎo)體襯底上形成溝槽的改進方法,包括:(a)提供半導(dǎo)體襯底;(b)在該襯底上施加硼硅(酸鹽)玻璃(BSG)的共形層;(c)在BSG層上形成已制作圖形的光致抗蝕層,暴露光致抗蝕層下面的部分底層;(d)穿透所述底層的暴露部分和光致抗蝕層與半導(dǎo)體襯底之間的所有其它各層進行各向異性蝕刻并進入半導(dǎo)體襯底,由此在半導(dǎo)體襯底上形成溝槽。
文檔編號H01L21/8242GK1230018SQ99101258
公開日1999年9月29日 申請日期1999年1月26日 優(yōu)先權(quán)日1998年1月27日
發(fā)明者馬西斯·伊爾格, 理查德·L·克萊納, 灘原壯一, 羅納德·W·努內(nèi)茲, 克勞斯·彭納, 克勞斯·羅特納, 拉西卡·斯里尼瓦桑, 杉本茂樹 申請人:國際商業(yè)機器公司, 西門子公司, 株式會社東芝