專利名稱：制造金屬氧化物半導(dǎo)體晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，特別涉及制造MOS晶體管的方法，其能夠減少由襯底缺陷產(chǎn)生的P-N結(jié)漏電流。
隨著半導(dǎo)體存儲器件的集成水平的提高，發(fā)展了千兆位單元的DRAM(動態(tài)隨機存取存儲器)器件。由于千兆位單元器件的元件按比例縮小到0.18μm以下，所以可能產(chǎn)生較大應(yīng)力。
如果應(yīng)力超過任何臨界值，則在硅襯底中產(chǎn)生位錯，以此來解除應(yīng)力。由于成比例縮小，所以形成器件隔離區(qū)的工藝從LOCOS(局部硅氧化)轉(zhuǎn)換為STI(淺槽隔離)。但是，STI可能對半導(dǎo)體襯底施加比LOCOS大的應(yīng)力。如在文章“stress-induces dislocation in siliconintegrated circuits”(P.M.Fahey et al.，IBM J.RES.DEVELOP，v.36，p.158，1992)中所述，近來不斷報導(dǎo)提高由位錯和擴展缺陷產(chǎn)生的結(jié)損傷。
在半導(dǎo)體的制造工藝中，由于很容易實現(xiàn)摻雜濃度和摻雜分布曲線而使離子注入技術(shù)在用于制造器件的P-N結(jié)的方法中是很重要的。然而，在這種離子注入工藝中具有高能量的離子穿透單晶硅。如果摻雜濃度超過任何臨界值，則硅襯底的結(jié)晶性被破壞而形成非晶層。非晶層的結(jié)晶性通過下面的退火而恢復(fù)。在退火過程中，留下的缺陷被收集以產(chǎn)生擴展缺陷、堆垛層錯和位錯環(huán)(“formation of extended effects insilicon by high energy implantation of B and P”J.Y.Cheng etal.，Phys.v.80(4)p.2105，1996；“annealing behavilours of dislocation loopsnear the projected range in high-dose as implanted(001)Si”by S.N.Hsu etal.，J Appl.Phys.v.86(9).p.4503，1990)。
圖1A是表示現(xiàn)有半導(dǎo)體襯底中的缺陷的XTEM(X-透射電子顯微技術(shù))照片。
參見圖1A，如果前述位錯、擴展缺陷和堆垛層錯穿透半導(dǎo)體器件的P-N結(jié)區(qū)‘A’，則產(chǎn)生不正常結(jié)特性。
圖1B是表示現(xiàn)有半導(dǎo)體襯底中的缺陷的SEM(掃描電子顯微技術(shù))。
參見圖1B，通過前述離子注入工藝在靠近器件隔離區(qū)和有源區(qū)的邊緣部分‘B’中產(chǎn)生缺陷。如果由于這些缺陷而使反向偏置電壓施加于P-N結(jié)上，則對P-N結(jié)又施加了不正常的反向電流。
圖2是表示現(xiàn)有半導(dǎo)體器件中P-N結(jié)的電子特性的曲線。
參照圖2，在反向偏置電壓施加于現(xiàn)有P-N結(jié)的情況下，曲線‘C’表示對于不正常結(jié)的反向偏置電流，曲線‘D’表示對于正常結(jié)的反向偏置電流。圖中示出了施加于不正常結(jié)的反向偏置電流大于施加于正常結(jié)的反向偏置電流。這些特性可能增加輔助電流，因而在制造低功耗器件中產(chǎn)生嚴(yán)重問題、使元件失效并降低成品率。
因此本發(fā)明的主要目的是提供用于半導(dǎo)體器件的方法，其能夠通過將晶格缺陷如位錯、擴展缺陷和堆垛層錯同P-N結(jié)區(qū)隔離開而形成穩(wěn)定的P-N結(jié)。
根據(jù)本發(fā)明的目的，在半導(dǎo)體襯底上形成柵極。向柵極兩側(cè)的半導(dǎo)體襯底中注入導(dǎo)電雜質(zhì)離子，從而形成源/漏區(qū)。向源/漏區(qū)中注入非導(dǎo)電雜質(zhì)，從而形成沉淀區(qū)，以便控制其中的襯底缺陷。
根據(jù)本發(fā)明的目的，向半導(dǎo)體襯底中注入第一導(dǎo)電雜質(zhì)離子，從而形成阱區(qū)。在阱區(qū)上形成柵極。向柵極兩邊的阱區(qū)中注入第一非導(dǎo)電雜質(zhì)，以便控制其中的襯底缺陷，從而以第一深度形成第一沉淀區(qū)。向柵極兩邊的阱區(qū)中注入第二導(dǎo)電雜質(zhì)離子，從而以比第一深度相對較淺的第二深度形成源/漏區(qū)。向源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷，從而形成第二沉淀區(qū)。
本發(fā)明的晶體管包括形成在半導(dǎo)體襯底中的第一導(dǎo)電阱區(qū)；通過向第一導(dǎo)電阱中注入第一非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷而形成的具有第一深度的第一沉淀區(qū)；形成在第一導(dǎo)電阱上的柵極；形成在柵極兩邊的第一阱區(qū)中并具有比第一深度相對較淺的第二深度的第二導(dǎo)電源/漏區(qū)；和通過向源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷而形成的第二沉淀區(qū)。
在該方法中，向阱區(qū)中注入第一非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷，從而形成第一沉淀區(qū)。向源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷，從而形成第二沉淀區(qū)。這樣，將襯底缺陷如位錯、擴展缺陷和堆垛層錯同P-N結(jié)區(qū)隔離開，由此形成穩(wěn)定P-N結(jié)。
附圖中圖1A是表示現(xiàn)有半導(dǎo)體襯底中的缺陷的XTEM(X-透射電子顯微技術(shù))照片；圖1B是表示現(xiàn)有半導(dǎo)體襯底中的缺陷的SEM(掃描電子顯微技術(shù))；圖2是表示現(xiàn)有半導(dǎo)體器件中P-N結(jié)的電子特性的曲線；以及圖3A-3D是表示根據(jù)本發(fā)明制造MOS晶體管的工藝步驟的流程圖。
下面參照附圖詳細介紹本發(fā)明的最佳實施例。
圖3A-3D依次表示根據(jù)本發(fā)明制造MOS晶體管的工藝步驟。
參照圖3A，在半導(dǎo)體襯底100上形成器件隔離區(qū)102，以便確定有源區(qū)和無源區(qū)。器件隔離區(qū)102是用例如STI(淺槽隔離)形成的。有源區(qū)被分為PMOS和NMOS區(qū)。常規(guī)地，向PMOS區(qū)中注入N型雜質(zhì)離子，從而形成N型阱區(qū)104a，向NMOS區(qū)中注入P型雜質(zhì)離子，從而形成P型阱區(qū)104b。向半導(dǎo)體襯底100的整個表面注入第一非導(dǎo)電雜質(zhì)，從而在N型和P型阱區(qū)104a和104b上形成第一沉淀區(qū)106。由于第一非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一種，所以第一沉淀區(qū)是由選自SiO2、SiC和SiN中的一種形成的。
第一非導(dǎo)電雜質(zhì)應(yīng)由通過注入雜質(zhì)如氧而不具有電極性化的穩(wěn)定區(qū)形成的，該穩(wěn)定區(qū)包括帶有半導(dǎo)體襯底100的化學(xué)化合物，沉淀區(qū)只包括其本身。另外，第一非導(dǎo)電雜質(zhì)的注入濃度應(yīng)該比半導(dǎo)體襯底100(即硅襯底)的固溶度(1018原子/cm3)大，并小于第一沉淀區(qū)可能形成不希望的層的濃度。這意味著如果注入到第一非導(dǎo)電雜質(zhì)中的氧的濃度太高，會形成產(chǎn)生SIMOX(注氧隔離)結(jié)構(gòu)的新SiO2層。因此不希望形成如SiO2層等新層。簡而言之，氧的注入濃度應(yīng)該低到使半導(dǎo)體襯底100不形成這種結(jié)構(gòu)。在U.S.專利4749660中已經(jīng)介紹了控制注入濃度的一種方法。
首先，參照圖3C，在具有其間插入的柵氧化物層的半導(dǎo)體襯底100上形成柵極108。用柵極108作掩模，向有源區(qū)的半導(dǎo)體襯底100中注入用于形成LDD(低摻雜漏)的低濃度導(dǎo)電雜質(zhì)離子，由此形成低濃度的源/漏區(qū)110。向N型阱區(qū)中注入P型雜質(zhì)離子，向P型阱區(qū)中注入N型雜質(zhì)離子。
然后，在柵極108兩側(cè)壁上形成間隔層109。例如，在包括柵極108的半導(dǎo)體襯底100上形成氮化硅層之后，各向異性地腐蝕該氮化硅層，以形成間隔層109。
用間隔層109和柵極108作掩模，注入用于減小薄層電阻和接觸電阻的高濃度導(dǎo)電雜質(zhì)離子，由此形成高濃度的源/漏區(qū)114。向N型阱區(qū)中注入P型雜質(zhì)離子，向P型阱區(qū)中注入N型雜質(zhì)離子。然后，在半導(dǎo)體襯底100中形成相等深度的高濃度和低濃度的源/漏區(qū)114和110，或者高濃度的源/漏區(qū)114形成得比低濃度的源/漏區(qū)110相對較深。高濃度的源/漏區(qū)114形成得比第一沉淀區(qū)106淺。
接下來通過前述方法，用柵極108和間隔層109作掩模，注入第二非導(dǎo)電雜質(zhì)，從而形成第二沉淀區(qū)116。第二非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一組。第二非導(dǎo)電雜質(zhì)的注入濃度應(yīng)該大于半導(dǎo)體襯底100的固溶度(1018原子/cm3)，并小于第一沉淀區(qū)106可能形成不希望的層的濃度。當(dāng)形成第一沉淀區(qū)106時，這與前面的意思相同。第二沉淀區(qū)116的深度比高濃度的源/漏區(qū)114的淺。
通過注入非導(dǎo)電雜質(zhì)形成的第一和第二沉淀區(qū)106和116可以起到如下作用由離子注入產(chǎn)生的晶格缺陷、由STI應(yīng)力產(chǎn)生的晶格缺陷和非晶層產(chǎn)生小層疊缺陷和位錯環(huán)。之后，這些缺陷生長為襯底缺陷，如擴展缺陷和位錯。離子注入缺陷在“Ion Implantation Science and Technology”J.F.Ziegler，pp.63-92，Academic Press 1998中已有介紹?！剩?a’-a)/a在[公式1]中，∈是半導(dǎo)體襯底的張力，a是半導(dǎo)體襯底中的球形空間的半徑，a’是沉淀的尺寸。[公式1]表示使半徑a的彈性體進入半徑a’的半導(dǎo)體襯底中的球形空間而產(chǎn)生的張力。Ui＝4×G×b×a3×∈×sinθ/r在[公式2]中，Ui是在作為襯底缺陷的電勢和半徑a’的沉淀之間操作的能量，G是半導(dǎo)體襯底(即硅襯底)的彈性系數(shù)，b是位錯的程度，a是半徑，其與球形空間的沉淀半徑幾乎相同，r是沉淀和電勢之間的距離，∈是[公式1]中的半徑。[公式2]在“Impurities andImperfections”E.R.Parker，J.Washburm，ASM，Metals Park，Ohio，p.155，1995中有介紹。
參照圖3D，本發(fā)明的MOS晶體管包括形成在半導(dǎo)體襯底100中的阱區(qū)104a和104b；形成在阱區(qū)104a和104b中的第一沉淀區(qū)106；形成在阱區(qū)104a和104b中的柵極108；形成在柵極兩側(cè)的阱區(qū)104a和104b中的源/漏區(qū)110和114，這里源/漏區(qū)110和114的深度比第一沉淀區(qū)106的淺；形成在源/漏區(qū)110和114中的第二沉淀區(qū)116。
如果沉淀區(qū)，如[公式2]中的，是在硅的單晶中，則會產(chǎn)生位錯對其沉淀起作用的力。然后，該作用力使位錯如半導(dǎo)體缺陷拉出沉淀或不再生長。在距P-N結(jié)有一點距離處形成沉淀時，襯底缺陷可能遠離P-N結(jié)的界面。因此襯底缺陷不可能穿透其界面。結(jié)果防止了由襯底缺陷引起的界面損傷。
由于在現(xiàn)有半導(dǎo)體器件中P-N結(jié)區(qū)可能被襯底缺陷如位錯損傷，所以P-N結(jié)區(qū)產(chǎn)生不正常反向偏置電流特性。但是在本發(fā)明中，靠近P-N結(jié)區(qū)形成沉淀區(qū)，由此防止襯底缺陷的生長和P-N結(jié)區(qū)的損傷。
權(quán)利要求
1.一種制造MOS晶體管的方法，包括以下步驟在半導(dǎo)體襯底上形成柵極；向所述柵極兩側(cè)的所述半導(dǎo)體襯底中注入導(dǎo)電雜質(zhì)離子；和向所述源/漏區(qū)中注入非導(dǎo)電雜質(zhì)，形成控制其中的襯底缺陷的沉淀區(qū)。
2.根據(jù)權(quán)利要求1的方法，其特征在于，所述非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一種。
3.根據(jù)權(quán)利要求1的方法，其特征在于，所述非導(dǎo)電雜質(zhì)的注入濃度約為1018原子/cm3，或是在SIMOX(注氧隔離)中抑制不希望的層如SiO2層的形成的預(yù)定值。
4.一種制造MOS晶體管的方法，包括以下步驟向半導(dǎo)體襯底中注入第一導(dǎo)電雜質(zhì)離子，從而形成阱區(qū)；在所述阱區(qū)上形成柵極；向所述柵極兩側(cè)的所述阱區(qū)中注入第一非導(dǎo)電雜質(zhì)，以便控制其中的襯底缺陷，從而形成具有第一深度的第一沉淀區(qū)；向所述柵極兩側(cè)的所述阱區(qū)中注入第二導(dǎo)電雜質(zhì)離子，從而形成具有第二深度的源/漏區(qū)，其中所述第二深度比所述第一深度相對淺；和向所述源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì)，以便控制其中的襯底缺陷，從而形成第二沉淀區(qū)。
5.根據(jù)權(quán)利要求4的方法，其特征在于，所述非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一種。
6.根據(jù)權(quán)利要求4的方法，其特征在于，所述第二非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一種。
7.根據(jù)權(quán)利要求4的方法，其特征在于，所述第一非導(dǎo)電雜質(zhì)的注入濃度約為1018原子/cm3，或是在SIMOX(被注入氧分離)中抑制不希望的層如SiO2層的形成的預(yù)定值。
8.根據(jù)權(quán)利要求4的方法，其特征在于，所述第二非導(dǎo)電雜質(zhì)的注入濃度約為1018原子/cm3，或是在SIMOX中抑制不希望的層如SiO2層的形成的預(yù)定值。
9.制造DRAM晶體管的方法，包括在半導(dǎo)體襯底中形成第一導(dǎo)電阱區(qū)；通過向所述第一導(dǎo)電阱區(qū)中注入第一非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷而形成的具有第一深度的第一沉淀區(qū)，；在所述第一導(dǎo)電阱上形成柵極；在所述柵極兩側(cè)的所述第一阱區(qū)中形成的具有第二深度的第二導(dǎo)電源/漏區(qū)，其中所述第二深度比所述第一深度相對淺；和通過向所述源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì)以便控制其中的襯底缺陷而形成的第二沉淀區(qū)。
10.根據(jù)權(quán)利要求9的方法，其特征在于，所述第一非導(dǎo)電雜質(zhì)是選自氧、碳和氮組成的一組。
11.根據(jù)權(quán)利要求9的方法，其特征在于，所述第二非導(dǎo)電雜質(zhì)是選自氧、碳和氮中的一種。
12.根據(jù)權(quán)利要求9的方法，其特征在于，所述沉淀區(qū)是以抑制在SIMOX(注氧隔離)中不希望的層如SiO2層的形成的預(yù)定濃度即約為1018原子/m3注入所述第一非導(dǎo)電雜質(zhì)形成的。
13.根據(jù)權(quán)利要求9的方法，其特征在于，所述沉淀區(qū)是以抑制在SIMOX(注氧隔離)中不希望的層如SiO2層的形成的預(yù)定濃度即約為1018原子/m3注入所述第二非導(dǎo)電雜質(zhì)形成的。
全文摘要
向半導(dǎo)體襯底中注入第一導(dǎo)電雜質(zhì)離子,由此形成阱區(qū),其上再形成柵極。向柵極兩側(cè)的阱區(qū)中注入第一非導(dǎo)電雜質(zhì),以便控制其中的襯底缺陷,從而形成具有第一深度的第一沉淀區(qū)。向柵極兩側(cè)的阱區(qū)中注入第二非導(dǎo)電雜質(zhì)離子,從而形成具有比第一深度相對淺的第二深度的源/漏區(qū)。向源/漏區(qū)中注入第二非導(dǎo)電雜質(zhì),以便控制其中的襯底缺陷,從而形成第二沉淀區(qū)。這種襯底缺陷如位錯、擴展缺陷和堆垛層錯同P－N結(jié)區(qū)隔離開,由此形成穩(wěn)定P－N結(jié)。
文檔編號H01L29/10GK1241020SQ9910941
公開日2000年1月12日 申請日期1999年6月29日 優(yōu)先權(quán)日1998年7月2日
發(fā)明者趙昶賢, 李美香, 高寬協(xié), 河大元 申請人:三星電子株式會社