專利名稱：集成電路封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種計算機(jī)領(lǐng)域，尤其涉及一種在不增加封裝體的大小及接腳數(shù)目情況下，即可將存貯器容量加倍的一種集成電路封裝結(jié)構(gòu)。
存貯器在電腦機(jī)制里扮演著十分重要的角色，而存貯器隨著微處理器(CPU)速度的加快，更是蓬勃發(fā)展。在容量上近幾年來甚至不遵循摩爾定律(Moore Uule)每二至三年推進(jìn)四倍容量的鐵則，迅速地由16M/64M/128M/256M演進(jìn)至今并繼續(xù)往更高容量發(fā)展，并配合電腦產(chǎn)業(yè)的需要將其模組化。而在習(xí)用一條64M的SDRAM存貯器模組中，是由8個存貯器IC所組成，而每個54Pin接腳的存貯器IC中，都只有一個存貯器晶片，然而在如此大的封裝體中，確只容置了一個小小的晶片，其余的空間浪費實為可惜。
本申請人鑒于上述習(xí)用存貯器封裝結(jié)構(gòu)還有諸多可改進(jìn)之處，乃積極改良創(chuàng)新，經(jīng)多年苦心研究后，終于成功研發(fā)完成本實用新型。
本實用新型的目的在于，提供一種集成電路封裝結(jié)構(gòu)，是將兩存貯器晶片間的資料匯流排獨立實施，其位置匯流排與控制匯流排則相并聯(lián)，再將其封裝于一個封裝體之下，以使存貯器容量加倍。
本實用新型的次一目的在于，提供一種集成電路封裝結(jié)構(gòu)，可有效提升一存貯器IC的整體效能，并可有效利用封裝體的內(nèi)部空間。
本實用新型的另一目的在于，提供一種集成電路封裝結(jié)構(gòu)，可有效使存貯容量倍增，并將其模組化，將帶動存貯器產(chǎn)業(yè)快速的發(fā)展。
具有上述優(yōu)點的本實用新型，是將二個或四個存貯器晶片嵌入由上、下電路板所形成的凹形結(jié)構(gòu)內(nèi)，并將各存貯器晶片間的資料匯流排分別獨立，但其位置匯流排及控制匯流排則相并聯(lián)，最后將其封裝于一個封裝體之下，以便在不增加封裝體的大小及接腳數(shù)量的情況下，可將存貯器容量增加。
本實用新型的目的是由以下技術(shù)方案實現(xiàn)的。
一種集成電路封裝結(jié)構(gòu)，其特征在于，將存貯器晶片嵌入由上、下電路板所形成的凹形結(jié)構(gòu)內(nèi)，并將各存貯器晶片間的資料匯流排分別獨立，但其位置匯流排及控制匯流排相并聯(lián)，再將其封裝于一個封裝體中。以增加存貯器容量。
本實用新型的目的還可以通過以下技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的集成電路封裝結(jié)構(gòu)，該凹形結(jié)構(gòu)內(nèi)以并排的方式，置放入二個存貯器晶片，以使存貯器的容量加倍。
前述的集成電路封裝結(jié)構(gòu)，該凹形結(jié)構(gòu)內(nèi)，是以并排堆疊的方式，置放入四個存貯器晶片，以使存貯器的容量增加四倍。
前述的集成電路封裝結(jié)構(gòu)，該堆疊方式，是將二個存貯器晶片的背面以雙面膠將其貼合成一體。
本實用新型的具體結(jié)構(gòu)由以下實施例及其附圖詳細(xì)給出。


圖1(A)是本實用新型將二個存貯器晶片封裝于一個封裝體的實施圖。
圖1(B)為圖1(A)所示的A-A線剖面圖。
圖2是本實用新型將二個存貯器晶片封裝于一個封裝體的電路圖。
圖3(A)是本實用新型將四個存貯器晶片封裝于一個封裝體的實施圖。
圖3(B)是圖3(A)所示的A-A線剖面圖。
圖4是本實用新型將四個存貯器晶片封裝于一個封裝體的電路圖。
請參閱以下有關(guān)本實用新型一較佳實施例的詳細(xì)說明及其附圖，將可進(jìn)一步了解本實用新型的技術(shù)內(nèi)容及其目的、功效。
請參閱圖1(A)，為本實用新型將二個存貯器晶片封裝于一個封裝體的實施圖，由圖中可知，二個存貯器晶片2a、2b被封裝于一個封裝體1之中，并借由存貯器晶片2a、2b并排的結(jié)構(gòu)，在不增加封裝體1的體積下，使存貯器容量加倍的一種封裝結(jié)構(gòu)。
請參閱圖1(B)，為圖1(A)所示的A-A線剖面圖，由圖中可知，其中該存貯器晶片2a是嵌合于上方電路板3及下方電路板4所形成的凹槽31內(nèi)，此時存貯器晶片2a上的焊墊21可顯露于下方電路板4所開設(shè)的孔洞41中，并可利用打線(BONDING)技術(shù)，將存貯器晶片2a上的焊墊21與下方電路板4上的焊墊42相連接，再涂上膠質(zhì)保護(hù)層5(如環(huán)氧樹脂)，使其可保護(hù)內(nèi)部的連接線6及存貯器晶片2a。并可在上、下電路板3、4間作貫孔7的處理，使得上、下兩層電路板3、4上的電路相連接，如此，將有利于表面黏著(S.M.T)的處理。本實用新型運用此結(jié)構(gòu)可有效的將存貯器容量加倍。
請參閱圖2，為本實用新型將二個存貯器晶片封裝于一個封裝體的電路圖，由圖中可知，存貯器晶片2a與存貯器晶片2b是封裝于一個54Pin的封裝體1中，其中該封裝體1上的資料匯流排(DQ0～DQ7)是由存貯器晶片2a上的資料匯流排(DQ0～DQ3)與存貯器晶片2b上的資料匯流排(DQ0～DQ3)分別獨立組成；而該封裝體1上的位置匯流排(A0～A11、BA0、BA1)及控制匯流排(CS、WE、CAS、RAS、CLK、CKE、DQM)則是分別將兩存貯器晶片2a、2b上的位置匯流排(A0～A11、BA0、BA1)及控制匯流排(CS、WE、CAS、RAS、CLK、CKE、DQM)并聯(lián)實施。將此電路特性搭配于圖1(B)所述的封裝結(jié)構(gòu)中，即可制作成一雙倍容量的存貯器IC。
請參閱圖3(A)，為本實用新型將四個存貯器晶片封裝于一個封裝體的實施圖，由圖中可知，與圖1(A)最大的不同，即是將四個存貯器晶片2a、2b、2c、2d封裝于一個封裝體1a之中，并借由存貯器晶片2a、2b、2c、2d并排且堆疊的結(jié)構(gòu)，在不增加封裝體1a的體積下，使存貯器容量增加四倍的一種封裝結(jié)構(gòu)。
請參閱圖3(B)，為圖3(A)所示的A-A線剖面圖，由圖中可知，其中上、下兩層存貯器晶片2e、2c的背面是以雙面膠8貼合成一體，并以堆疊成雙層的方式嵌合于上方電路板3a及下方電路板4a所形成的凹槽31a內(nèi)。此時上層存貯器晶片2e上的焊墊21a是與上層電路板上的焊墊32，可利用打線(BONDING)技術(shù)將其連接；而下層存貯器晶片2c上的焊墊21b可顯露于下方電路板4a所開設(shè)的孔洞41a中，并利用打線技術(shù)，將下層存貯器晶片2c上的焊墊21b與下方電路板4a上的焊墊42a相連接，再在打線處理的兩端涂上膠質(zhì)保護(hù)層5a、5b(如環(huán)氧樹脂)，使其可保護(hù)內(nèi)部的連接線6a及存貯器晶片2e、2c，并可在上、下電路板4a、4b間作貫孔7a的處理，使得上、下兩層電路板4a、4b上的電路相連接，如此將有利于表面黏著(S.M.T)的處理。本實用新型運用此結(jié)構(gòu)將可有效的將存貯器容量增加四倍。
請參閱圖4，為本實用新型將四個存貯器晶片封裝于一個封裝體的電路圖，由圖中可知，將存貯器晶片2c、存貯器晶片2d、存貯器晶片2e以及存貯器晶片2f一起封裝于一個54Pin的封裝體1a之中，其中該封裝體1a上的資料匯流排(DQ0～DQ15)是由四個存貯器晶片2a、2b、2c、2d上的資料匯流排(DQ0～DQ3)分別獨立所組成。而該封裝體1a上的位置匯流排(A0～A11、BA0、BA1)及控制匯流排(CS、WE、CAS、RAS、CLK、CKE、LDQM、UDQM)則是分別將四個存貯器晶片2a、2b、2c、2d上的位置匯流排(A0～A11、BA0、BA1)及控制匯流排(CS、WE、CAS、RAS、CLK、CKE、DQM)并聯(lián)實施。將此電路特性搭配于圖3(B)所述的封裝結(jié)構(gòu)中，即可制作成一四倍存貯容量的存貯器IC。
本實用新型所提供的集成電路封裝結(jié)構(gòu)，與其他習(xí)用技術(shù)相比時，具有下列的優(yōu)點1.本實用新型的集成電路封裝結(jié)構(gòu)，可將兩存貯器晶片封裝于一個封裝體之下，且在不增加封裝體大小及接腳數(shù)目的情況下，使存貯器容量加倍或增加四倍的一種封裝結(jié)構(gòu)。
2.本實用新型的封裝結(jié)構(gòu)，將可有效提升一存貯器IC的整體效能，并可有效利用封裝體的內(nèi)部空間。
3.本實用新型的封裝結(jié)構(gòu)，將可有效使存貯器容量倍增，并將其模組化，定可帶動存貯器產(chǎn)業(yè)快速發(fā)展。
以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，凡是依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1.一種集成電路封裝結(jié)構(gòu)，其特征在于，將存貯器晶片嵌入由上、下電路板所形成的凹形結(jié)構(gòu)內(nèi)，并將各存貯器晶片間的資料匯流排分別獨立，但其位置匯流排及控制匯流排相并聯(lián)，再將其封裝于一個封裝體中。
2.根據(jù)權(quán)利要求1所述的集成電路封裝結(jié)構(gòu)，其特征在于，該凹形結(jié)構(gòu)內(nèi)以并排的方式，置放入二個存貯器晶片。
3.根據(jù)權(quán)利要求1所述的集成電路封裝結(jié)構(gòu)，其特征在于，該凹形結(jié)構(gòu)內(nèi)，是以并排堆疊的方式，置放入四個存貯器晶片。
4.根據(jù)權(quán)利要求1所述的集成電路封裝結(jié)構(gòu)，其特征在于，該堆疊方式，是將二個存貯器晶片的背面以雙面膠將其貼合成一體。
專利摘要一種集成電路封裝結(jié)構(gòu),是在一個封裝體中可容置二個或四個存貯器晶片的結(jié)構(gòu),其特征是將存貯器晶片嵌入由上、下電路板所形成的凹形結(jié)構(gòu)內(nèi),并將各存貯器晶片間的資料匯流排分別獨立,但其位置匯流排及控制匯流排相并聯(lián),再將其封裝于一個封裝體中。以增加存貯器容量。其可在不增加封裝體的大小及接腳數(shù)量的情況下,能將存貯器容量加倍。
文檔編號H01L23/12GK2383212SQ9921470
公開日2000年6月14日 申請日期1999年6月30日 優(yōu)先權(quán)日1999年6月30日
發(fā)明者沈明東 申請人:群翼科技股份有限公司